msm7582b...msm7582b 8/22 rpr...
TRANSCRIPT
1/22
MSM7582B π/4 シフト QPSK モデム
概要 MSM7582Bは、デジタル・コードレス電話用に開発されたπ/4 シフト QPSK 変復調 LSI です。本 LSI
は移動局（PS）及び基地局（CS）用両者に適用可能に設計されており、日本の第 2 世代コードレス電
話システムに最適な LSI です。
特長 ● 単一 3V 電源動作 （VDD：2.7V～3.6V）
（変調部）
● デジタル・フィルタによるベースバンド帯域制限用ルートナイキストフィルタ（ローオフ率α=0.5）内
蔵 ● バースト立上がりランプビット 2 シンボル
バースト立下がりランプビット 2 シンボル ● 直交信号成分 I, Q アナログ出力及び√I2＋Q2 エンベロープ出力用の D/A コンバータ内蔵 ● 差動 I, Q アナログ出力形式 ● I, Q 出力 DC オフセット調整、ゲイン調整付
（復調部）
● 全デジタル化によるπ/4 シフト QPSK 復調方式 ● 入力 IF 信号周波数 1.2MHz/10.7MHz/10.75MHz/10.8MHz 適用可能 ● クロック再生回路 4 系統内蔵 （基地局用にも適用可能）
● 送受独立パワーダウン制御可能 ● アナログ基準電圧源内蔵 ● シリアル・インタフェースを用いたモード設定及びテスト回路内蔵 ● テストモード時、受信部位相検波出力、アイ・パターン、AFC 補正信号等モニタ可能 ● 伝送速度 384kbps ● 低消費電力 変調部動作時 ： typ. 15mA （VDD=3.0V 時）
復調部動作時 ： typ. 9mA （VDD=3.0V 時） 全体パワーダウン時 ： typ. 0.01mA （VDD=3.0V 時）
● パッケージ： 32 ピンプラスチック TSOP （TSOP(1)32-P-0814-0.50-1K） （製品名：MSM7582BT3-K）
作成： 2011 年 10 月 12 日
前回作成： 2007 年 4 月 24 日
FJDL7582B-06
MSM7582B
2/22
ブロック図
MSM7582B
3/22
端子接続 （上面図）
32 ピンプラスチック TSOP
MSM7582B
4/22
端子機能説明
●TXD 384kbps 送信データ入力端子です。
●TXCI 送信クロック入力端子です。コントロール・レジスタ CR0－B6 が"0"の時、この端子には TXD に同期
した 384kHz のクロックを入力して下さい。この時、本 LSI では内部の動作クロックを生成するために
APLL を用いている関係上、このクロックは連続信号である必要があります。 また、CR0－B6 が"1"の時、この端子には 3.84MHz のクロックを入力して下さい。この時、TXCO に
は TXCI を 1/10 分周した 384kHz のクロックが出力されますので、TXD にはこの 384kHz に同期して
送信データを入力して下さい。この場合には APLL を用いませんので 3.84MHz は連続である必要は
ありません。（図 1 参照）
●TXCO 送信クロック出力端子です。CR0－B6 が"0"の時、APLL 出力の 384kHz クロック信号がモニタとして
出力されます。また、CR0－B6 が"1"の時、TXCI の 1/10 分周の 384kHz のクロックが出力されます。
（図 1 参照） なお、CR0－B6＝"0"、CR5－B7＝"1"の時には、本端子にはバースト位置出力が現れます。
●TXW 送信データウィンドウ入力端子です。この端子によりバースト・データの送信タイミングを与えます。
この端子が"1"の時、変調データ出力が行われます。（図 1 参照）
MSM7582B
5/22
図 1 M7582B 送信側タイミングチャート
●I＋、I－ 変調直交信号 I 成分差動アナログ出力端子です。出力レベルは 1.6Vdc を中心値に 500mVpp で、
端子出力負荷条件は、R≧10kΩ、C≦20pF です。また、コントロール・レジスタ CR1－B7～B4 によりこ
れらの端子のゲイン調整、及び CR3－B7～B3 により I－端子のオフセット電圧調整が可能です。
●Q＋、Q－ 変調直交信号 Q 成分差動アナログ出力端子です。出力レベルは 1.6Vdc を中心値に 500mVpp で、
端子出力負荷条件は、R≧10kΩ、C≦20pF です。また、コントロール・レジスタ CR1－B3～B0 によりこ
れらの端子のゲイン調整、及び CR4－B7～B3 により Q－端子のオフセット電圧調整が可能です。
●ENV 変調直交信号のエンベロープ（√I2＋Q2 包絡線）出力端子です。出力レベルは 1.6Vdc を中心値に
500mVpp で、端子出力負荷条件は、R≧10kΩ、C≦20pF です。また、コントロール・レジスタ CR2－
B7～B4 によりこれらの端子のゲイン調整が可能です。また、この端子はテスト・モード時、復調側の各
部内部信号をモニタする時にも使用されます。詳細はコントロール・レジスタの説明を参照して下さ
い。
MSM7582B
6/22
●SG
内部基準電圧出力端子です。出力電圧値は約 2.0V で、AGND 端子との間にバイパスコンデンサ
を入れて下さい。 SG 電位を外部で使用する場合は、バッファを介して使用して下さい。
●PDN0、PDN1、PDN2 各種パワーダウン制御端子です。基本的に PDN0 は待機モード／通信モードの制御、PDN1 は変
調部の制御、PDN2 は復調部の制御です。詳細は表 1 をご覧下さい。 なお、コントロールレジスタのリセットは 200ns 以上の幅で入力して下さい。 又、電源投入時には、電源電圧が 2.7V 以上になった後、必ず 200ns 以上、モード A に固定し、一
度コントロールレジスタの初期化を実行して下さい。
表 1 パワーダウン制御内容
●VDD ＋3V 電源端子です。
●AGND アナログ信号用グランド端子です。
●DGND デジタル信号用グランド端子です。AGND と DGND は基板上では 短距離で接続して下さい。
●MCK マスタクロック入力端子です。周波数は 19.2MHz です。
MSM7582B
7/22
●IFIN
復調部変調波入力端子です。IF 周波数は 1.2MHz/10.7MHz/10.75MHz/10.8MHz の 4 通りが選択
可能です。その選択は CR0－B4、B3 で行います。
●IFCK 復調部 10.7MHz/10.75MHz IF 周波数用クロック入力端子です。IF 周波数が 10.7MHz の時は
19.0222MHz を、10.75MHz の時は 19.1111MHz を入力して下さい。また、IF 周波数が 1.2MHz 及び
10.8MHz の場合、この端子を"0"か"1"に固定して下さい。（図 2 参照）
●X1、X2 水晶発振子接続端子です。19.0222MHz 又は、19.1111MHz クロックを IFCK に用いる場合、この端
子を利用して下さい。（図 2 参照）
図 2 IFCK、X1、X2 の使用方法
●RXD、RXC 受信データ及び受信クロック出力端子です。パワーオン時これらの端子出力には、後述の SLS1、
SLS2 で選ばれるクロック再生回路が用いられた出力が現れます。（図 3 参照）
図 3 RXD、RXC タイミングチャート
●SLS2、SLS1 受信側動作スロット選択信号です。本 LSI には各チャネルにクロック再生回路が 4 回路、AFC 情報
記憶レジスタが 4 回路入っており、これらの信号により 4 回路中の 1 回路が選択使用されます。（図 3参照）
（SLS2、SLS1） ＝ （0, 0）：スロット 1 （0, 1）：スロット 2 （1, 0）：スロット 3 （1, 1）：スロット 4
MSM7582B
8/22
●RPR
クロック再生回路高速引き込み制御信号入力端子です。この端子が"1"の時クロック再生回路は高
速引き込みモードからスタートし、ある位相差内に入ると自動的に低速引き込みモードに変わります。
また、"0"の時は常に低速引き込みモードです。
●AFC AFC 動作範囲指定信号入力端子です。図 4 の様に AFC 情報は AFC 及び RPR が"1"になった時
リセットされ、一定時間経過後 AFC 動作が開始されます。AFC 平均回数は RPR が"1"の時小さく、
RPR が"0"の時大きくなります。また、AFC が"0"時には周波数誤差の算出はしませんが、保持してい
る誤差値を用い補正を行います。
●RCW クロック再生回路動作 ON/OFF 制御信号入力端子です。この端子が"0"の時 DPLL は位相修正を
行いません。
図 4 AFC 制御タイミングチャート
MSM7582B
9/22
●DEN、EXCK、DIN、DOUT
マイコン・インタフェース用シリアル・コントロール・ポートです。本 LSI 内部には 6 バイトのコントロー
ル・レジスタが用意されており、外部の CPU よりこれらの端子を用いてデータのライト／リードを行いま
す。DEN はイネーブル信号入力端子、EXCK はデータシフト用クロック信号入力端子、DIN はアドレ
ス及びデータ入力端子、DOUT はデータ出力端子です。入出力タイミングを図 5 に示します。
図 5 MCU インタフェース入出力タイミング またレジスタ・マップは以下のとおりです。
表 2 コントロール・レジスタマップ
MSM7582B
10/22
絶対最大定格
推奨動作条件 （VDD=2.7V～3.6V, Ta=－25～＋70℃）
電気的特性 ●直流特性
（VDD=2.7V～3.6V, Ta=－25～＋70℃）
MSM7582B
11/22
●アナログインタフェース特性
（VDD=2.7V～3.6V, Ta=－25～＋70℃）
MSM7582B
12/22
●デジタルインタフェース特性
（VDD=2.7V～3.6V, Ta=－25～＋70℃）
MSM7582B
13/22
タイミングチャート ●送信データ入力タイミング
●送信クロック（TXCO）出力タイミング （CR0-B6=1 の時）
●送信バースト位置（TXCO）出力タイミング （CR0-B6=0 の時、CR5-B7=1 の時）
図 6 送信側（変調側）デジタル入出力タイミング
MSM7582B
14/22
図 7 受信側（復調側） デジタル入出力タイミング
図 8 シリアル・コントロール・ポートインタフェース
MSM7582B
15/22
動作説明 ●コントロールレジスタ内容一覧
（1） CR0 （基本動作モード設定）
注記：初期値とは、PDN 端子により、リセットをかけたときに設定される値です。
B7 ..................PS/CS 選択 1／ CS 用 （クロック再生 DPLL 部 4 回路 ON） 0／ PS 用 （クロック再生 DPLL 部 2 回路 ON）
B6 ..................送信タイミングクロック選択 0／ TXCI 入力 ： 384kHz TXCO 出力 ： APLL の 384kHz 出力 送信データ TXD は TXCI の立上がりに同期して入力。APLL オン 1／ TXCI 入力 ： 3.84MHz TXCO 出力 ： TXCI の 1/10 分周の 384kHz 出力 送信データ TXD は TXCO の立上がりに同期して入力。APLL オフ
B5 ..................変調 OFF/ON 制御 1／変調 OFF（固定位相） 0／変調 ON
B4、B3 ...........受信側入力 IF 周波数選択 （0, 0） （0, 1） ： 1.2MHz （1, 0） ： 10.8MHz （1, 1） ： 10.7MHz/10.75MHz
B2 ..................送信エンベロープ出力 （I2+Q2 or √I2+Q2）選択 1／I2+Q2 出力 0／√I2+Q2 出力
B1、B0 ...........テストモード選択ビット。送信 ENV 端子に各モニタ出力が出力される。 （0, 0） ： 送信エンベロープ （I2+Q2 or √I2+Q2） 出力 （0, 1） ： 受信側位相検波出力 （1, 0） ： 受信側遅延検波出力 （1, 1） ： 受信側内部 AFC 情報出力
（2） CR1 （I, Q ゲイン調整）
B7～B4..........I＋／I－出力ゲイン設定 3mV ステップ （表 3 参照） B3～B0..........Q＋／Q－出力ゲイン設定 3mV ステップ （表 3 参照）
MSM7582B
16/22
（3） CR2 （ENV ゲイン調整）
B7～B4..........ENV 出力ゲイン調整 （表 3 参照） B3～B1..........未使用 B0 ..................LSI テスト制御ビット。読み出し専用で常に“1”です。
表 3 I、Q、ENV 出力ゲイン設定表
（4） CR3 （I－出力オフセット電圧調整）
B7～B3..........I－出力オフセット電圧調整 （表 4 参照） B2～B0..........未使用
MSM7582B
17/22
（5） CR4 （Q－出力オフセット電圧調整）
B7～B3..........Q－出力オフセット電圧調整 （表 4 参照） B2～B0..........未使用
表 4 Ich、Qch オフセット調整値
MSM7582B
18/22
（6） CR5
B7 ..................変復調バーストウィンドウ出力イネーブルビット 1／TXCO 端子に I, Q ベースバンド変調出力のバースト出力位置が出力される。 0／ TXCO 端子に送信タイミングクロック（384kHz）が出力される。
B6～B4..........ICT6～ICT4。LSI テスト制御ビット B3、B2 ...........ローカル反転モード設定ビット
（1, 1） ： ローカル反転モード （0, 0） ： 通常モード
B1 ..................発振回路部 X1、X2 端子 クロック波形整形モード切り替えビット 1／ クロック波形整形モード （下図 9 参照） 0／ 発振回路モード
B0 ..................クロック波形整形モード時 X1、X2 部パワーオン制御ビット 1／ 常時パワーオン 0／ 待機モード時の全体パワーダウン状態でパワーダウン。それ以外ではパワ
ーオン
（注） CR5－B6～B4 は本 LSI の試験に用いられる為、通常使用時には“0”に設定して下さい。
図 9 CR5－B1 によるクロック波形整形モード時の応用回路例
MSM7582B
19/22
●状態遷移時間
図 10 パワーダウン状態遷移時間
応用回路例
図 11 使用回路構成例
MSM7582BTS-K
MSM7582B
20/22
●復調部制御タイミングチャート （例）
MSM7582B
21/22
パッケージ寸法図 （単位：mm）
表面実装型パッケージ実装上のご注意
SOP、QFP、TSOP、TQFP、LQFP、SOJ、QFJ（PLCC）、SHP、BGA 等は表面実装型パッケージであり、
リフロー実装時の熱や保管時のパッケージの吸湿量等に大変影響を受けやすいパッケージです。 したがって、リフロー実装の実施を検討される際には、その製品名、パッケージ名、ピン数、パッケージ
コード及び希望されている実装条件（リフロー方法、温度、回数）、保管条件などをローム営業窓口まで
必ずお問い合わせください。
MSM7582B
22/22
ご注意 本資料の一部または全部をラピスセミコンダクタの許可なく、転載・複写することを堅くお断りします。
本資料の記載内容は改良などのため予告なく変更することがあります。
本資料に記載されている内容は製品のご紹介資料です。ご使用にあたりましては、別途仕様書を必ずご請求のうえ、
ご確認ください。
本資料に記載されております応用回路例やその定数などの情報につきましては、本製品の標準的な動作や使い方を
説明するものです。したがいまして、量産設計をされる場合には、外部諸条件を考慮していただきますようお願いいた
します。
本資料に記載されております情報は、正確を期すため慎重に作成したものですが、万が一、当該情報の誤り・誤植に
起因する損害がお客様に生じた場合においても、ラピスセミコンダクタはその責任を負うものではありません。
本資料に記載されております技術情報は、製品の代表的動作および応用回路例などを示したものであり、ラピスセミ
コンダクタまたは他社の知的財産権その他のあらゆる権利について明示的にも黙示的にも、その実施または利用を
許諾するものではありません。上記技術情報の使用に起因して紛争が発生した場合、ラピスセミコンダクタはその責任
を負うものではありません。
本資料に掲載されております製品は、一般的な電子機器（AV 機器、OA 機器、通信機器、家電製品、アミューズメン
ト機器など）への使用を意図しています。
本資料に掲載されております製品は、「耐放射線設計」はなされておりません。
ラピスセミコンダクタは常に品質・信頼性の向上に取り組んでおりますが、種々の要因で故障することもあり得ます。
ラピスセミコンダクタ製品が故障した際、その影響により人身事故、火災損害等が起こらないようご使用機器でのディ
レーティング、冗長設計、延焼防止、フェイルセーフ等の安全確保をお願いします。定格を超えたご使用や使用上の
注意書が守られていない場合、いかなる責任もラピスセミコンダクタは負うものではありません。
極めて高度な信頼性が要求され、その製品の故障や誤動作が直接人命を脅かしあるいは人体に危害を及ぼすおそ
れのある機器・装置・システム（医療機器、輸送機器、航空宇宙機、原子力制御、燃料制御、各種安全装置など）への
ご使用を意図して設計・製造されたものではありません。上記特定用途に使用された場合、いかなる責任もラピスセミ
コンダクタは負うものではありません。上記特定用途への使用を検討される際は、事前にローム営業窓口までご相談
願います。
本資料に記載されております製品および技術のうち「外国為替及び外国貿易法」に該当する製品または技術を輸出
する場合、または国外に提供する場合には、同法に基づく許可が必要です。
Copyright 2011 LAPIS Semiconductor Co., Ltd.
〒193-8550 東京都八王子市東浅川町 550-1 http://www.lapis-semi.com/jp/