* spice netlist written by s-edit win32 11gunji/tmp/widerangeamp_v8-1.pdf · 3．1提出文書...

1

WDAMPレイアウト設計作業指示書（設計用）ver.8 平成 22 年 7月 21日

横浜国立大学工学研究院

片寄祐作 240-8501 横浜市保土ヶ谷区常盤台 79-5

横浜国立大学総合研究棟W602 TEL: 045-339-4321 FAX: 045-339-4321

E-mail: [email protected] 宇宙航空研究開発機構宇宙科学研究本部

池田博一 TEL: 042-759-8362、FAX: 042-759-8546

E-mail: [email protected] 高エネルギー加速器研究機構

田中真伸 TEL：029-864-5405

E-mail: [email protected]

1．概要本件は、結晶シンチレータカロリメータ検出器のフォトダイオード信号読出し

回路に関する。本書は技術的事項の詳細を記載したものであり、契約にかかる詳細は、

別途「WDAMP用集積回路の製作調達仕様書（研究開発）」を参照のこと。製造プロセスは、UMC社の 0.25ミクロンアナログ・ディジタル混載型集積回路プロセス

-Mode 2.5V/3.3V 1P5M Metal Metal Capacitor Process)である。チップサイズは、４mm＊４ mmとする。

２．サブミット日：平成 22年 2月 XX日を目処とする。納期：提出文書については平成 22年 3月 XX日

mailto:[email protected]



2

3．納入品目等３．１提出文書 (2010-03-02 変更) GDSⅡフォーマットのレイアウト電子データ１部レイアウトプロット図（A４サイズハードコピー）１部レイアウト検証報告書１部

４．製造プロセス

-Mode 2.5V/3.3V 1P5M Metal Metal Capacitor Processとする。レイヤー表 //====================== //=== INPUT-LAYERS === //====================== LAYER MAP 1 DATATYPE 0 1001 LAYER DIFF 1001 // Diffusion LAYER MAP 3 DATATYPE 0 1002 LAYER NWEL 1002 // N-well LAYER MAP 6 DATATYPE 0 1003 LAYER TWEL 1003 // T-well for Triple Well Process LAYER MAP 11 DATATYPE 0 1004 LAYER PPLUS 1004 // P+ Imp LAYER MAP 20 DATATYPE 0 1006 LAYER VTPL 1006 // Low Vt PMOS LAYER MAP 21 DATATYPE 0 1007 LAYER VTPHL 1007 // Thick gate Low Vt PMOS LAYER MAP 22 DATATYPE 0 1008 LAYER VTNL 1008 // Low Vt NMOS; Thick gate Low Vt NMOS LAYER MAP 23 DATATYPE 0 1009 LAYER VTNI 1009 // Zero Vt NMOS LAYER MAP 24 DATATYPE 0 1010 LAYER VTNHL 1010 // Thick gate Low Vt NMOS LAYER MAP 31 DATATYPE 0 1011 LAYER ESD 1011 // ESD Imp LAYER MAP 32 DATATYPE 0 1012 LAYER PESD 1012 // P+ ESD Imp

3

LAYER MAP 36 DATATYPE 0 1013 LAYER SAB 1013 // Salicide Block LAYER MAP 37 DATATYPE 0 1014 LAYER TG 1014 // Thick Oxide LAYER MAP 38 DATATYPE 0 1015 LAYER HR 1015 // High Resistor LAYER MAP 39 DATATYPE 0 1016 LAYER CONT 1016 // Contact LAYER MAP 40 DATATYPE 0 1017 LAYER NWR 1017 // N-well Resistor LAYER MAP 41 DATATYPE 0 1018 LAYER PO1 1018 // Poly1 LAYER MAP 46 DATATYPE 0 1021 LAYER ME1 1021 // Metal1 LAYER MAP 47 DATATYPE 0 1022 LAYER VI1 1022 // Mvia1 LAYER MAP 48 DATATYPE 0 1023 LAYER ME2 1023 // Metal2 LAYER MAP 49 DATATYPE 0 1024 LAYER VI2 1024 // Mvia2 LAYER MAP 50 DATATYPE 0 1025 LAYER ME3 1025 // Metal3 LAYER MAP 51 DATATYPE 0 1026 LAYER VI3 1026 // Mvia3 LAYER MAP 52 DATATYPE 0 1027 (2010-02-15変更) LAYER ME4 1027 // Metal4 LAYER MAP 53 DATATYPE 0 1028 LAYER VI4 1028 // Mvia4 LAYER MAP 54 DATATYPE 0 1029 (2010-02-15変更) LAYER ME5 1029 // Metal5 LAYER MAP 65 DATATYPE 0 1034 LAYER MMC 1034 // Metal Cap (top Plate) LAYER MAP 66 DATATYPE 0 1035 LAYER PAD 1035 // Pad LAYER MAP 72 DATATYPE 7 1036 LAYER M1SLMK 1036 // Metal1 Slot Marking Layer

4

LAYER MAP 73 DATATYPE 7 1037 LAYER M2SLMK 1037 // Metal2 Slot Marking Layer LAYER MAP 74 DATATYPE 7 1038 LAYER M3SLMK 1038 // Metal3 Slot Marking Layer LAYER MAP 75 DATATYPE 7 1039 LAYER M4SLMK 1039 // Metal4 Slot Marking Layer LAYER MAP 76 DATATYPE 7 1040 LAYER M5SLMK 1040 // Metal5 Slot Marking Layer LAYER MAP 81 DATATYPE 0 1043 LAYER RSYMBOL 1043 // Duffusion Resistor Marker LAYER MAP 82 DATATYPE 0 1044 LAYER PSYMBOL 1044 // Poly-Resistor Marker LAYER MAP 88 DATATYPE 0 1048 LAYER FUSEMARK 1048 // Fuse Area Marker LAYER MAP 89 DATATYPE 0 1049 LAYER FLPMARK 1049 // Flip Chip Bump Pad Area Marker LAYER MAP 90 DATATYPE 0 1050 LAYER PADMARK 1050 // PAD Area Marker LAYER MAP 91 DATATYPE 0 1051 LAYER IOID 1051 // Marker for ESD protection LAYER MAP 93 DATATYPE 0 1052 LAYER ROM_ID 1052 // ROM Marker LAYER MAP 94 DATATYPE 0 1053 LAYER DP_ID 1053 // Dual Port SRAM Marker LAYER MAP 94 DATATYPE 21 1054 LAYER DP_ID1 1054 // Dual Port SRAM Marker LAYER MAP 94 DATATYPE 22 1055 LAYER DP_ID2 1055 // Dual Port SRAM Marker LAYER MAP 95 DATATYPE 0 1056 LAYER BLSP_ID1 1056 // Borderless Single Port SRAM Marker LAYER MAP 95 DATATYPE 20 1057 LAYER BLSP_ID2 1057 // Borderless Single Port SRAM Marker LAYER MAP 98 DATATYPE 0 1060 LAYER BDSP_ID 1060 // Bordered Single Port LAYER MAP 100 TEXTTYPE 0 1062 LAYER PO_TEXT 1062 // Poly Text

5

LAYER MAP 101 TEXTTYPE 0 1064 LAYER M1_TEXT 1064 // Metal1 Text LAYER MAP 102 TEXTTYPE 0 1065 LAYER M2_TEXT 1065 // Metal2 Text LAYER MAP 103 TEXTTYPE 0 1066 LAYER M3_TEXT 1066 // Metal3 Text LAYER MAP 104 TEXTTYPE 0 1067 (2010-02-15変更) LAYER M4_TEXT 1067 // Metal4 Text LAYER MAP 105 TEXTTYPE 0 1068 (2010-02-15変更) LAYER M5_TEXT 1068 // Metal5 Text LAYER MAP 111 DATATYPE 30 1072 LAYER MRSYMBOL 1072 // Metal Resistor Marker layer LAYER MAP 112 DATATYPE 30 1075 LAYER CSYMBOL 1075 // Capacitor Marker layer LAYER MAP 112 DATATYPE 36 1078 LAYER MCAP 1078 // Metal Dummy Block for Metal Cap. LAYER MAP 113 DATATYPE 30 1079 LAYER BJTSYMBOL 1079 // BJT Bipolar Transistor Marker layer LAYER MAP 114 DATATYPE 30 1083 LAYER DSYMBOL 1083 // Diode Marker layer LAYER MAP 117 DATATYPE 30 1088 LAYER LSYMBOL 1088 // Inductor Marker layer LAYER MAP 118 DATATYPE 30 1091 LAYER MMSYMBOL 1091 // Mixed Mode Device Marker layer LAYER MAP 119 DATATYPE 30 1093 LAYER RFSYMBOL 1093 // RF Device Marker layer LAYER MAP 119 DATATYPE 33 1094 LAYER SIZE9 1094 // Mark layer for device mapping LAYER MAP 30 DATATYPE 0 1100 LAYER VTPI 1100 // For DRC Purpose LAYER MAP 26 DATATYPE 0 1101 LAYER VTNHI 1101 // For DRC Purpose LAYER MAP 15 DATATYPE 1 1102 LAYER VTPHI 1102 // For DRC Purpose LAYER MAP 72 DATATYPE 8 1300 LAYER M1DUMY 1300 // Metal1 Dummy

6

LAYER MAP 73 DATATYPE 8 1301 LAYER M2DUMY 1301 // Metal2 Dummy LAYER MAP 74 DATATYPE 8 1302 LAYER M3DUMY 1302 // Metal3 Dummy LAYER MAP 75 DATATYPE 8 1303 LAYER M4DUMY 1303 // Metal4 Dummy LAYER MAP 76 DATATYPE 8 1304 LAYER M5DUMY 1304 // Metal5 Dummy LAYER MAP 7 DATATYPE 0 1900 LAYER PWBLK 1900 // Inductor PWELL BLOCK LAYER MAP 43 DATATYPE 0 1901 LAYER VARACT 1901 // Varactor layer for Vth operation LAYER MAP 87 DATATYPE 0 1902 LAYER IOMARK 1902 // IO area marker LAYER MAP 19 DATATYPE 4 1903 LAYER LVT 1903 // Low VT LAYER MAP 12 DATATYPE 0 1904 LAYER NPLUS 1904 // N+ implant area LAYER MAP 91 DATATYPE 3 1134 LAYER LOGO 1134 //LOGO LAYER MAP 86 DATATYPE 36 1227 LAYER SEALRMARK 1227 // Seal Ring Marker LAYER MAP 91 DATATYPE 1 1135 LAYER LOGOMK 1135 //LOGO_MARK layer

//end

５. チップエリア 4 mm by 4 mm （4mm角は PAD外側のエッジ） (2010-02-15変更）６. 特記事項使用デバイスの種類 MOSTr: P_25_MM(１箇所)、 P_33_MM、 N_33_MM

7

抵抗：値[Ω] 228(N+POLY), 1k(N+POLY), 10k (HR精度を要さない) 20k（N+POLY要高精度）

N+ poly抵抗のタイプ： RNNPO without Salicide Rs = 120 ohm/sq を使用する。 (2010-02-15追加) Poly抵抗幅について： 1.5um（Contactが２つ打てる幅は 1.32um） (2010-02-15追加) 容量： MIM 値[F] 0.02p, 0.8p, 1p, 2p, 3p, 4p, 6p, 10p, 16p, 64p MIM容量のダミーについて：

Polyの両サイドにはダミーをつける、ＭＩＭ容量の周囲にも精度を高めるためのダミーを付ける。

(2010-02-15追加) ダミーについて、コンタクト、アルミパターンは不用 (2010-03-2追加) 保護回路：UMCの PAD回路の標準（ARM社）ダイオード：未使用（＊保護回路による）

BJT：未使用

電源電圧： VDD=＋1.65V, VSS=‐1.65V, GND=0V （アナログ系） VDD1=＋1.65V, VSS1=‐1.65V, DGND=0V （ディジタル系）

1） AIN信号入力部のパッドには、低容量パッドを使用すること。低容量パッド：アルミ配線層 3 層、4 層を使用する。またフローティングの N-well層を設ける。

2）ディジタルアナログの分界点：パッド 17と 18、 74と 75の間(都合２箇所)でディジタル周回電源とアナログ周回電源を分離すること。但し、VSS電源については、これを周回させ、サブストレートコンタクトを打つこと。

3）１番ピンの直近に最上層メタルで「１」のマークを入れること。 4） LOGO「WDAMP」を適当な位置に挿入すること。 5）極力小さなセル単位でガードリングを設けること。 6）電源バスは上下方向、信号は左から右側へ流れるように配置すること。電

源バスは回路ブロック毎（プレアンプ部、整形増幅器部、コンパレータ部、

ディジタル回路部）に設けるものとし、都合複数の系統と設けること。

基盤の電位にていて：

UMC 0.25um は P 基盤への分離ができないプロセスのため、チップはマルチＧＮＤを使

8

用するが、GND, DGND(0V) と VSS, VSS1(-1.65V)のうち VSS(-1.65V)が基盤へのサブストレ

ートコンタクト接続に使用される。 (2010-02-15追加)

・設計ツールの種類 : TANNER S-Edit ・使用ライブラリの種類：未使用・使用メタル層の数： 4層 (1,2,3,4(top)) (2010 02-15変更)

５．ピン配置

WR

WR

WIDTHD3 WIDTHD3

WIDTHD2 WIDTHD2

WIDTHD1WIDTHD1

WIDTHD0 WIDTHD0

WIDTHC3 WIDTHC3

WIDTHC2 WIDTHC2

WIDTHC1WIDTHC1

WIDTHC0WIDTHC0

WIDTHB3 WIDTHB3

WIDTHB2WIDTHB2

WIDTHB1WIDTHB1

WIDTHB0 WIDTHB0

WIDTHA3 WIDTHA3

WIDTHA2 WIDTHA2

WIDTHA1WIDTHA1

WIDTHA0WIDTHA0

WCK

WCK

VTH

VTH

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS1

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VSS

VLADC

VLADC

VL6

VL6

VL5

VL5

VL4VL4

VL3 VL3

VL1 VL1

VH5

VH5

VH4VH4

VH2 VH2

VH1VH1

VGG2

VGG2

VGG1

VGG1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD1

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

VDD

TP

TP

TOP

SELOUT

SELOUT

SELIN

SELIN

SELCK

SELCK

RESTORE2

RESTORE2RESTORE1

RESTORE1

MONOUT

MONOUT

INITB

INITB

IBIASFB

IBIASFBIBIAS

IBIAS

HOLDB

HOLDB

Gnd

GND

Gnd

Gnd

Gnd

Gnd

Gnd

Gnd

Gnd

GND

Gnd

Gnd

Gnd

GNDGND

Gnd

GND

Gnd

GND

GNDGND

GND

GND

GND

Gnd

GND

GND

Gnd

GND

GND

Gnd

Gnd

GND GND

Gnd

Gnd

GND

GND

GND

GND

GND

Gnd

Gnd

Gnd GND

GND

Gnd

Gnd

Gnd

Gnd

DOUT

DOUT

DIN

DIN

DGND

DGNDDGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

DGND

AOUT

AOUT

AIN_D AIN_D

AIN_C AIN_C

AIN_BAIN_B

AIN_A AIN_A

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

99

98

97

96

95

94

93

92

91

90 89 88 87 86 85 84 83 82 81 80 79 78 77 76 75 74 73 72 71 70 69 68 67 66 65 64 63 62 61

60

59

58

57

56

55

54

53

52

51

50

49

48

47

46

45

44

43

42

41

40

39

38

37

36

35

34

33

32

31

302928272625242322212019181716151413121110987654321

(2010 02-26変更)

9

Pad #

信号名称パッド

名称備考

1 B1 VSS PVSS アナログ電源（-1.65 V） 2 B2 VSS PAD アナログ電源（-1.65 V） 3 B3 VDD PVDD アナログ電源（+1.65 V） 4 B4 VDD PAD アナログ電源（+1.65 V） 5 B5 GND PATH アナロググランド（０Ｖ） 6 B6 GND PAD アナロググランド（０Ｖ） 7 B7 TP PATH テストパルス入力 8 B8 GND PAD アナロググランド（０Ｖ） 9 B9 VH5 PATH 基準電圧モニター 10 B10 VL5 PATH 基準電圧モニター 11 B11 VLADC PATH ADC用基準電圧モニター 12 B12 VL6 PATH 基準電圧モニター 13 B13 VGG1 PATH 直流帰還調整電圧入力 14 B14 VGG2 PATH 直流帰還調整電圧入力 15 B15 VTH PATH 閾値電圧入力 16 B16 GND PAD アナロググランド（０Ｖ） 17 B17 GND PATH アナロググランド（０Ｖ） 18 B18 DGND PAD ディジタルグランド（0 V） 19 B19 DGND PDTH ディジタルグランド（0 V） 20 B20 HOLDB PDTHR ディジタル入力（LVTTL） 21 B21 RESTORE1 PDTHR ディジタル入力（LVTTL） 22 B22 RESTORE2 PDTHR ディジタル入力（LVTTL） 23 B23 SELOUT PDTH ディジタル出力（LVTTL） 24 B24 DOUT PDTH ディジタル出力（LVTTL） 25 B25 DGND PAD ディジタルグランド（0 V） 26 B26 DGND PDTH ディジタルグランド（0 V） 27 B27 VDD1 PAD ディジタル電源（-1.65 V） 28 B28 VDD1 PVDD1 ディジタル電源（-1.65 V） 29 B29 VSS1 PAD ディジタル電源（+1.65 V） 30 B30 VSS1 PVSS1 ディジタル電源（+1.65 V） 31 R30 VSS1 PAD ディジタル電源（+1.65 V） 32 R29 VSS1 PVSS1 ディジタル電源（+1.65 V） 33 R28 VDD1 PAD ディジタル電源（-1.65 V） 34 R27 VDD1 PVDD1 ディジタル電源（-1.65 V） 35 R26 DGND PDTH ディジタルグランド（0 V） 36 R25 DGND PAD ディジタルグランド（0 V） 37 R24 WIDTHD3 PDTH ディジタル出力（LVTTL） 38 R23 WIDTHD2 PDTH ディジタル出力（LVTTL） 39 R22 WIDTHD1 PDTH ディジタル出力（LVTTL） 40 R21 WIDTHD0 PDTH ディジタル出力（LVTTL） 41 R20 WIDTHC3 PDTH ディジタル出力（LVTTL） 42 R19 WIDTHC2 PDTH ディジタル出力（LVTTL）

10

43 R18 WIDTHC1 PDTH ディジタル出力（LVTTL） 44 R17 WIDTHC0 PDTH ディジタル出力（LVTTL） 45 R16 DGND PAD ディジタルグランド（0 V） 46 R15 DGND PDTH ディジタルグランド（0 V） 47 R14 WIDTHB3 PDTH ディジタル出力（LVTTL） 48 R13 WIDTHB2 PDTH ディジタル出力（LVTTL） 49 R12 WIDTHB1 PDTH ディジタル出力（LVTTL） 50 R11 WIDTHB0 PDTH ディジタル出力（LVTTL） 51 R10 WIDTHA3 PDTH ディジタル出力（LVTTL） 52 R9 WIDTHA2 PDTH ディジタル出力（LVTTL） 53 R8 WIDTHA1 PDTH ディジタル出力（LVTTL） 54 R7 WIDTHA0 PDTH ディジタル出力（LVTTL） 55 R6 DGND PAD ディジタルグランド（0 V） 56 R5 DGND PDTH ディジタルグランド（0 V） 57 R4 VDD1 PAD アナログ電源（+1.65 V） 58 R3 VDD1 PVDD1 ディジタル電源（+1.65 V） 59 R2 VSS1 PAD ディジタル電源（-1.65 V） 60 R1 VSS1 PVSS1 ディジタル電源（-1.65 V） 61 T30 VSS1 PVSS1 ディジタル電源（-1.65 V） 62 T29 VSS1 PAD ディジタル電源（-1.65 V） 63 T28 VDD1 PVDD1 ディジタル電源（+1.65 V） 64 T27 VDD1 PAD ディジタル電源（+1.65 V） 65 T26 DGND PDTH ディジタルグランド（0 V） 66 T25 DGND PAD ディジタルグランド（0 V） 67 T24 INITB PDTHR 制御レジスタリセット入力(LVTTL) 68 T23 DIN PDTHR 制御レジスタデータ入力(LVTTL) 69 T22 WCK PDTHR レジスタ用クロック入力(LVTTL) 70 T21 WR PDTHR レジスタ書き込み許可入力(LVTTL)

71 T20 SELCK PDTHR SELIN用クロック入力(LVTTL) 72 T19 SELIN PDTHR レジスタセレクト入力(LVTTL) 73 T18 DGND PDTH ディジタルグランド（0 V） 74 T17 DGND PAD ディジタルグランド（0 V） 75 T16 GND PATH アナロググランド（０Ｖ） 76 T15 GND PAD アナロググランド（０Ｖ） 77 T14 AOUT PATH ホールド信号出力 78 T13 MONOUT PATH プリアンプ信号出力 79 T12 GND PATH アナロググランド（０Ｖ） 80 T11 GND PAD アナロググランド（０Ｖ） 81 T10 IBIASFB PATH 基準電流入力 82 T9 IBIAS PATH 基準電流入力 83 T8 GND PAD アナロググランド（０Ｖ） 84 T7 GND PATH アナロググランド（０Ｖ） 85 T6 GND PAD アナロググランド（０Ｖ） 86 T5 GND PATH アナロググランド（０Ｖ） 87 T4 VDD PAD アナログ電源（+1.65 V） 88 T3 VDD PVDD アナログ電源（+1.65 V）

11

89 T2 VSS PAD アナログ電源（-1.65 V） 90 T1 VSS PVSS アナログ電源（-1.65 V） 91 L1 VSS PVSS アナログ電源（-1.65 V） 92 L2 VSS PAD アナログ電源（-1.65 V） 93 L3 VDD PVDD アナログ電源（+1.65 V） 94 L4 VDD PAD アナログ電源（+1.65 V） 95 L5 GND PATH アナロググランド（０Ｖ） 96 L6 GND PAD アナロググランド（０Ｖ） 97 L7 VL1 PATH 基準電圧モニター 98 L8 VH1 PATH 基準電圧モニター 99 L9 GND PATH アナロググランド（０Ｖ） 100 L10 GND PAD アナロググランド（０Ｖ） 101 L11 GND PAD アナロググランド（０Ｖ） 102 L12 AIN_A PAD アナログ信号入力 103 L13 GND PAD アナロググランド（０Ｖ） 104 L14 AIN_B PAD アナログ信号入力 105 L15 GND PATH アナロググランド（０Ｖ） 106 L16 GND PAD アナロググランド（０Ｖ） 107 L17 AIN_C PAD アナログ信号入力 108 L18 GND PAD アナロググランド（０Ｖ） 109 L19 AIN_D PAD アナログ信号入力 110 L20 GND PAD アナロググランド（０Ｖ） 111 L21 VH4 PATH 基準電圧モニター 112 L22 VL4 PATH 基準電圧モニター 113 L23 VH2 PATH 基準電圧モニター 114 L24 VL3 PATH 基準電圧モニター 115 L25 GND PAD アナロググランド（０Ｖ） 116 L26 GND PATH アナロググランド（０Ｖ） 117 L27 VDD PAD アナログ電源（+1.65 V） 118 L28 VDD PVDD アナログ電源（+1.65 V） 119 L29 VSS PAD アナログ電源（-1.65 V） 120 L30 VSS PVSS アナログ電源（-1.65 V） /end of pinlist (2010-03-15 修正)

13

|---BIAS |---DAC4B |---inv1 |---inv1 |---SW2 |--- inv1 |---SW4 |---inv1 |---SW8 |---inv1 |---CHAIN1 |---ABUF2 |---CONTROL_LCR |--- ANDP |--- inv1P |--- NANDP |--- DFFC_S |--- EDFFP |---AO22 |---DFFC_S |--- inv1P |--- inv4P |--- NANDP |--- TRBUF |---inv1 |---PRC |---RF3L |---DAC3 |---SW1 |--- inv1 |---SW4 |---inv1 |---SW8 |---inv1 |---COMMON |---ABUF2

14

|---ABUF |---inv1 |---COMP2 |---inv4P |---inv1P |--- inv1P |--- inv1 |--- inv4P |--- NANDP |--- SHPR |--- SINK |---inv1 | ---SW1 |---inv1 |--- SW2 |---inv1 |--- SW8 |---inv1 |--- TR1 |--- VI4M |--- VI8M |---DAC4B |---inv1 ==========================================

15

７．ネットリスト * SPICE netlist written by S-Edit Win32 11.31 * Written on Nov 11, 2009 at 10:26:37

.SUBCKT ABUF2 AIN AOUT VL C1 N34 N35 0.8pF C2 N36 N35 0.8pF M3 N35 VDD AOUT VSS N_33_MM L=1u W=1.2u M=1 M4 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M5 AOUT N36 VSS VSS N_33_MM L=1u W=1.2u M=10 M6 N34 AIN N38 VSS N_33_MM L=0.8u W=1.2u M=20 M7 N37 AOUT N38 VSS N_33_MM L=0.8u W=1.2u M=20 M8 N38 VL VSS VSS N_33_MM L=3u W=1.2u M=2 M9 VDD N34 N36 VSS N_33_MM L=1u W=1.2u M=2 M10 N36 VL VSS VSS N_33_MM L=3u W=1.2u M=1 M11 AOUT VSS N35 VDD P_33_MM L=1u W=3u M=1 M12 AOUT N34 VDD VDD P_33_MM L=0.4u W=3u M=10 M13 N37 N37 VDD VDD P_33_MM L=0.4u W=3u M=1 M14 N34 N37 VDD VDD P_33_MM L=0.4u W=3u M=1 .ENDS

VSS

VDD

AIN AOUT

VL

VL

VL

AOUT AOUTAINAIN ABUF2

L=0.4uM=1

W=3uL=0.4u

M=1

W=3uL=0.4u

M=10

W=3u

L=1u M=1

W=3u

L=3u

M=1

W=1.2u

L=1u

M=2

W=1.2u

L=3u

M=2

W=1.2u

L=0.8u

M=20

W=1.2uL=0.8u

M=20

W=1.2u

L=1u

M=10

W=1.2u

L=3u

M=10

W=3u

L=1u

M=1

W=1.2u

C=0.8pF

C=0.8pF

(2010-03-02 修正)

まっすぐの電極が TOPプレート、

湾曲した電極が BOTTOMプレート

（低インピーダンス側）

16

.SUBCKT ABUF AIN AOUT VL C1 N1 AOUT 0.02pF M2 AOUT N1 VSS VSS N_33_MM L=3u W=1.2u M=1 M3 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M4 N1 N1 VSS VSS N_33_MM L=3u W=1.2u M=1 M5 N4 AOUT N3 VSS N_33_MM L=0.8u W=1.2u M=20 M6 N5 AIN N3 VSS N_33_MM L=0.8u W=1.2u M=20 M7 N3 VL VSS VSS N_33_MM L=3u W=1.2u M=2 M8 AOUT N5 VDD VDD P_33_MM L=3u W=3u M=1 M9 N1 N4 VDD VDD P_33_MM L=3u W=3u M=1 M10 N5 N5 VDD VDD P_33_MM L=3u W=3u M=1 M11 N4 N4 VDD VDD P_33_MM L=3u W=3u M=1 .ENDS

VSS

VDD

AIN

AOUT

VL

VL

VL

AOUT AOUTAINAIN ABUF

L=3uM=1

W=3uL=3u

M=1

W=3uL=3u

M=1

W=3uL=3u

M=1

W=3u

L=3u

M=2

W=1.2u

L=0.8u

M=20

W=1.2uL=0.8u

M=20

W=1.2u

L=3u

M=1

W=1.2u

L=3u

M=10

W=3u

L=3u

M=1

W=1.2u

C=0.02pF

(2010-03-02 修正) まっすぐの電極が TOPプレート、



17

.SUBCKT inv1 P A Y

M2 Y A VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M1 Y A VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

.SUBCKT inv4P A Y

M2 Y A VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=4

M1 Y A VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=4

.ENDS

18

.SUBCKT COMP2 AIN DOUT ENB VH VL VTH Xinv1P_1 N35 N1 inv1P Xinv4P_1 N1 DOUT inv4P M1 N39 VH VDD VDD P_33_MM L=3u W=3.u M=2 M2 N37 N33 N39 VDD P_33_MM L=0.4u W=3.u M=2 M3 N40 N38 N39 VDD P_33_MM L=0.4u W=3.u M=2 M4 N37 N40 VSS VSS N_33_MM L=0.4u W=1.2u M=1 M5 N40 N40 VSS VSS N_33_MM L=0.4u W=1.2u M=1 M6 N41 N40 VSS1 VSS N_33_MM L=0.4u W=1.2u M=1 M7 N35 N37 VSS1 VSS N_33_MM L=0.4u W=1.2u M=1 M8 N41 N41 VDD1 VDD1 P_33_MM L=1u W=3.u M=1 M9 N35 N41 VDD1 VDD1 P_33_MM L=1u W=3.u M=1 M10 N34 VL VSS VSS N_33_MM L=3u W=1.2u M=2 M11 N38 AIN N34 VSS N_33_MM L=0.8u W=1.2u M=20 M12 N34 VTH N33 VSS N_33_MM L=0.8u W=1.2u M=20 M13 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M14 N38 N38 VDD VDD P_33_MM L=3u W=1.2u M=1 M15 N33 N33 VDD VDD P_33_MM L=3u W=1.2u M=1 M16 N38 ENB VDD VDD P_33_MM L=0.4u W=3u M=1 M17 VDD VH VDD VDD P_33_MM L=3u W=3u M=10 .ENDS

20

.SUBCKT inv1 A Y M1 Y A VSS VSS N_33_MM L=0.4u W=1.2u M=1 M2 Y A VDD VDD P_33_MM L=0.4u W=3u M=1 .ENDS

21

.SUBCKT NANDP A B Y M3 Y B 1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M4 1 A VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M2 Y B VDD1 VDD1 P_33_MM W=1.2u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M1 Y A VDD1 VDD1 P_33_MM W=1.2u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

22

.SUBCKT SHPR AOUT IN VH VL Gnd M4 N34 VH VDD VDD P_33_MM L=3u W=3.u M=2 M5 N39 IN N34 N34 P_33_MM L=0.8u W=3.u M=20 M6 N38 Gnd N34 N34 P_33_MM L=0.8u W=3.u M=20 M7 N39 VL VSS VSS N_33_MM L=3u W=1.2u M=2 M8 N38 VL VSS VSS N_33_MM L=3u W=1.2u M=2 M9 AOUT Gnd N39 VSS N_33_MM L=0.4u W=3.u M=1 M10 N36 Gnd N38 VSS N_33_MM L=0.4u W=3.u M=1 M11 AOUT N36 N37 VDD P_33_MM L=0.4u W=3.u M=1 M12 N36 N36 N33 VDD P_33_MM L=0.4u W=3.u M=1 M13 N37 N33 VDD VDD P_33_MM L=3u W=3.u M=1 M14 N33 N33 VDD VDD P_33_MM L=3u W=3.u M=1 M1 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M2 VDD VH VDD VDD P_33_MM L=3u W=3u M=10 .ENDS

23

.SUBCKT SW1 IN ON OUT Xinv1_1 ON N1 inv1 M1 IN ON OUT VSS N_33_MM L=0.4u W=1.2u M=1 M2 IN N1 OUT VDD P_33_MM L=0.4u W=3u M=1 .ENDS

24

.SUBCKT TR1A A Y

M2 Y VDD A VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M1 Y VSS A VDD P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

25

.SUBCKT SINK CONV IOUT VL Gnd Xinv1_1 N3 N16 inv1 Xinv1_2 CONV N3 inv1 M1 N2 VL VSS VSS N_33_MM L=3u W=1.2u M=1 M2 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 XSW1_1 Gnd N14 N2 SW1 XSW1_2 N2 N16 IOUT SW1 XTR1A_1 N3 N14 TR1A .ENDS

26

.SUBCKT SW2 IN ON OUT Xinv1_1 ON ONB inv1 M1 OUT ON IN VSS N_33_MM L=0.4u W=1.2u M=2 M2 OUT ONB IN VDD P_33_MM L=0.4u W=3u M=2 .ENDS

27


28

.SUBCKT TR1 A Y

M2 Y VDD1 A VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M1 Y VSS1 A VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

29

.SUBCKT VI4M IOUT VIN VL M1 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M2 N37 N37 VSS VSS N_33_MM L=3u W=1.2u M=1 M3 IOUT N37 VSS VSS N_33_MM L=3u W=1.2u M=1 M4 N38 VL VSS VSS N_33_MM L=3u W=1.2u M=10 M5 N36 VL VSS VSS N_33_MM L=3u W=1.2u M=10 M6 N35 IOUT N38 VSS N_33_MM L=0.8u W=1.2u M=1 M7 N34 VIN N36 VSS N_33_MM L=0.8u W=1.2u M=1 M8 VDD VIN N36 VSS N_33_MM L=0.8u W=1.2u M=9 M9 VDD IOUT N38 VSS N_33_MM L=0.8u W=1.2u M=9 M10 N37 N35 VDD VDD P_33_MM L=3u W=3u M=1 M11 IOUT N34 VDD VDD P_33_MM L=3u W=3u M=1 M12 N35 N35 VDD VDD P_33_MM L=3u W=3u M=20 M13 N34 N34 VDD VDD P_33_MM L=3u W=3u M=20 R14 N36 N38 20K TC=0.0, 0.0 .ENDS

30

.SUBCKT DAC4B D0 D1 D2 D3 IOUT VH Xinv1_1 D3 N34 inv1 M1 N33 N39 VSS VSS N_33_MM L=3u W=1.2u M=1 M2 N37 N39 VSS VSS N_33_MM L=3u W=1.2u M=2 M3 N38 N39 VSS VSS N_33_MM L=3u W=1.2u M=4 M4 N39 N39 VSS VSS N_33_MM L=3u W=1.2u M=8 M5 IOUT D0 N33 VSS N_33_MM L=0.4u W=1.2u M=1 M6 IOUT D1 N37 VSS N_33_MM L=0.4u W=1.2u M=2 M7 IOUT D2 N38 VSS N_33_MM L=0.4u W=1.2u M=4 M8 N39 VH VDD VDD P_33_MM L=3u W=3u M=8 M9 VDD VH VDD VDD P_33_MM L=3u W=3u M=10 M10 IOUT N34 N35 VDD P_33_MM L=0.4u W=3u M=8 M11 N35 VH VDD VDD P_33_MM L=3u W=3u M=8 .ENDS

31

.SUBCKT VI8M D0 D1 D2 D3 IOUT VH VIN VL XDAC4B_1 D0 D1 D2 D3 N36 VH DAC4B M1 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M2 N34 N34 VSS VSS N_33_MM L=3u W=1.2u M=1 M3 IOUT N34 VSS VSS N_33_MM L=3u W=1.2u M=1 M4 N35 VL VSS VSS N_33_MM L=3u W=1.2u M=10 M5 N36 VL VSS VSS N_33_MM L=3u W=1.2u M=10 M6 N38 IOUT N35 VSS N_33_MM L=0.8u W=1.2u M=1 M7 N37 VIN N36 VSS N_33_MM L=0.8u W=1.2u M=1 M8 VDD VIN N36 VSS N_33_MM L=0.8u W=1.2u M=19 M9 VDD IOUT N35 VSS N_33_MM L=0.8u W=1.2u M=19 M10 N34 N38 VDD VDD P_33_MM L=3u W=3u M=1 M11 IOUT N37 VDD VDD P_33_MM L=3u W=3u M=1 M12 N38 N38 VDD VDD P_33_MM L=3u W=3u M=20 M13 N37 N37 VDD VDD P_33_MM L=3u W=3u M=20 R14 N36 N35 20K TC=0.0, 0.0 .ENDS

32

.subckt COMMON AOUT D0 D1 D2 D3 ENBADC HOLDB MONOUT1 RESTORE SELECT SHIN VH4 VH5 VL4 VL5 VL6 VLADC VTH WIDTH Gnd CCapacitor_6 BOUT Gnd 1pF XSINK_1 START N_21 VLADC Gnd SINK XABUF_5 N_4 SLOW VL4 ABUF XVI2M_1 N_4 N_7 VL4 VI4M XABUF2_1 N_1 N_2 VL6 ABUF2 XABUF2_2 BOUT N_3 VL6 ABUF2 XSW8_1 N_3 SELECT AOUT SW8 XSW8_2 N_2 SELECT MONOUT1 SW8 XSHPR_1 N_7 SHIN VH4 VL4 Gnd SHPR XSHPR_2 ADCON N_21 VH5 VL5 Gnd SHPR XVI8M_1 D0 D1 D2 D3 SHIN VH4 SLOW VL4 VI8M RResistor_1 VTH N_8 1K TC=0.0, 0.0 XSW1_1 SLOW HOLDBB BOUT SW1 XSW1_2 SLOW HOLDBB N_5 SW1 XCOMP2_1 N_8 N_9 START VH5 VL5 ADCON COMP2 XSW1_3 Gnd HOLDBB N_6 SW1 XSW1_4 N_5 HOLDAA ADCON SW1 MMOSFET_N_1 VSS N_8 VSS VSS N_33_MM L=3u W=3u M=10 XSW1_5 N_6 HOLDAA N_21 SW1 Xinv1_1 SELECT N_18 inv1 XSW1_6 N_21 HOLDBB ADCON SW1 Xinv1P_1 N_10 N_11 inv1P Xinv1P_2 N_11 HOLDAA inv1P Xinv1P_3 N_12 N_13 inv1P Xinv1P_4 N_13 HOLDBB inv1P Xinv1P_5 HOLDB N_14 inv1P Xinv1P_6 N_14 N_15 inv1P Xinv1P_7 N_20 START inv1P Xinv1P_8 N_9 N_22 inv1P Xinv4P_1 N_22 WIDTH inv4P XSW2_3 ADCON SELECT N_1 SW2 XSW2_4 Gnd N_18 N_1 SW2

33

(2010-03-02 修正)




(2010-0７-２０修正) VI4M出力につくキャパシター値を1pFから0.5ｐFに変更

XSW2_5 SHIN RESTORE N_7 SW2 XNANDP_1 N_15 HOLDBB N_10 NANDP XNANDP_2 HOLDAA N_19 N_12 NANDP XNANDP_3 HOLDAA ENBADC N_16 NANDP XTR1_1 N_14 N_19 TR1 XTR1_2 N_17 N_20 TR1 XTR1_3 N_16 N_17 TR1 CCapacitor_1 N_6 N_5 1pF CCapacitor_2 SHIN N_7 1p CCapacitor_3 N_4 Gnd 0.5pF .ends (2010-03-02 修正) (2010-07-21 修正)

VL6

D3

D2

D1

D0

SELECT

Gnd

SHIN

HOLDB

AOUT

SLOW

MONOUT1

VL4

VH4

RESTORE

BOUT

HOLDBB

HOLDAA

HOLDBB

HOLDBB

HOLDAA

VL6

VL5

VH5

ADCON

HOLDAA

VH5

VL5

START

START

VH5

VL5

VLADC

ENBADC

WIDTH

VTH

VSS

WIDTH

WIDTH

VTH

VTH

VTH VTH

VLADCVLADC

VLADC

VLADC

VL6VL6

VL6

VL6

VL5 VL5

VL5

VL5

VL4

VL4

VL4 VL4

VH5VH5

VH5 VH5

VH4

VH4VH4 VH4

SHIN

SHIN

SELECT

SELECT

RESTORE

RESTORERESTORE RESTORE

MONOUT1MONOUT1

MON1

MON1

HOLDB

HOLDB

HOLDB HOLDB

GndGnd

GND

GND

ENBADC

ENBADC ENBADC

ENBADC

D3

D3

D2

D2

D1

D1

D0

D0COMMON

AOUT

AOUT

AOUTAOUT

1pF ---> 0.5pF

D0D1

D2D3IOUT

VHVI8M

VINVL

IOUT

VI4M

VIN

VL

TR1

TR1

TR1

INON

OUT

SW8

INON

OUT

SW8

INON

OUT

SW2

INON

OUT

SW2

INON

OUT

SW2

INON

OUT

SW1

INON

OUT

SW1

INON

OUT

SW1

INON

OUT

SW1

INON

OUT

SW1

INON

OUT

SW1

CONVIOUT

SINK

VL

INOUT

SHPR

VHVL

INOUT

SHPR

VHVL

R=1K

NANDP

NANDP

NANDP

L=3u

M=10

W=3u

4P

1

1P

1P

1P1P

1P1P

1P1P

COMP2 EN

B

INOUT

THVH

VL

C=0.5p

C=1pF

C=1p

C=1pF

ABUF

AIN

AOUT

VL

ABUF2

AIN

AOUT

VL

ABUF2

AIN

AOUT

VL

34

.SUBCKT ANDP A B Y Xinv1P_1 N2 Y inv1P XNANDP_1 A B N2 NANDP .ENDS

35

.SUBCKT DFFC_S CLB CLK DATA Q QB

M8 5 DATA VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M7 4 CB 5 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M12 7 10 8 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M11 4 C 7 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M22 14 10 VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1


M27 16 CLB 15 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M25 12 CB 16 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1



M2 CB CLK VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M4 C CB VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M13 8 CLB VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1


M34 QB 17 VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M30 Q 16 VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M20 12 CLB 13 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M6 4 C 3 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M5 3 DATA VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M10 4 CB 6 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M9 6 10 VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1




M23 16 CLB VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M14 9 CLB VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1


M1 CB CLK VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M3 C CB VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1




M33 QB 17 VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M29 Q 16 VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

37

.SUBCKT AO22 A B C D Out

M5 2 B 3 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M7 3 A VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1


M8 4 D VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M10 Out 2 VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M1 1 A VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1


M2 1 B VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M4 2 D 1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M9 Out 2 VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

.ENDS

38

.SUBCKT EDFFP CK D E Q QB RB XAO22_tsmc_1 Q N4 E D N1 AO22 XDFFC_S_tsmc_2 RB CK N1 Q QB DFFC_S Xinv1P_1 E N4 inv1P .ENDS

39

.SUBCKT TRBUF IN OEB OUT

M2 1 OEB VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M5 3 OEB VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M7 2 1 3 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M8 3 IN VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=1

M10 OUT 3 VSS1 VSS N_33_MM W=1.2u L=0.4u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=4

M1 1 OEB VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1


M4 3 OEB 2 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M6 2 IN VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=1

M9 OUT 2 VDD1 VDD1 P_33_MM W=3u L=0.4u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=4

.ENDS

40

.SUBCKT CONTROL_LCR DIN DOUT ENBADC Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9 Q10 Q11 Q12 + Q13 Q14 Q15 Q16 Q17 Q18 Q19 RB SEL01 SEL04 SEL16 SEL64 SELCK SELIN SELOUT SELQ + TPENB WCK WR XANDP_1 SELIN RB N8 ANDP XDFFC_S_1 N8 N17 SELIN DD1 BDD1 DFFC_S XDFFC_S_2 N8 N17 DD1 DD2 BDD2 DFFC_S XDFFC_S_3 N8 N17 DD2 DD3 BDD3 DFFC_S XDFFC_S_4 N8 N17 DD3 SELOUT BDD4 DFFC_S XEDFFP_1 IWCK DIN ENB Q0 N25 IRB EDFFP XEDFFP_2 IWCK Q0 ENB Q1 N31 IRB EDFFP XEDFFP_3 IWCK Q1 ENB Q2 N37 IRB EDFFP XEDFFP_4 IWCK Q2 ENB Q3 N43 IRB EDFFP XEDFFP_5 IWCK Q3 ENB Q4 N49 IRB EDFFP XEDFFP_6 IWCK Q4 ENB Q5 N55 IRB EDFFP XEDFFP_7 IWCK Q5 ENB Q6 N61 IRB EDFFP XEDFFP_8 IWCK Q6 ENB Q7 N67 IRB EDFFP XEDFFP_9 IWCK Q7 ENB Q8 N73 IRB EDFFP XEDFFP_10 IWCK Q8 ENB Q9 N79 IRB EDFFP XEDFFP_11 IWCK Q9 ENB Q10 N85 IRB EDFFP XEDFFP_12 IWCK Q10 ENB Q11 N91 IRB EDFFP XEDFFP_13 IWCK Q15 ENB Q16 N97 IRB EDFFP XEDFFP_14 IWCK N152 ENB N104 TPENB IRB EDFFP XEDFFP_15 IWCK Q16 ENB Q17 N109 IRB EDFFP XEDFFP_16 IWCK Q11 ENB Q12 N115 IRB EDFFP XEDFFP_17 IWCK Q12 ENB Q13 N121 IRB EDFFP XEDFFP_18 IWCK Q13 ENB Q14 N127 IRB EDFFP XEDFFP_19 IWCK Q14 ENB Q15 N133 IRB EDFFP XEDFFP_20 IWCK Q17 ENB Q18 N139 IRB EDFFP XEDFFP_21 IWCK Q18 ENB Q19 N145 IRB EDFFP XEDFFP_22 IWCK Q19 ENB N152 ENBADC IRB EDFFP Xinv1P_1 RB N156 inv1P Xinv1P_2 WCK N158 inv1P Xinv1P_17 SELCK N160 inv1P Xinv4P_1 N163 SELQ inv4P

41

Xinv4P_2 N156 IRB inv4P Xinv4P_3 N158 IWCK inv4P Xinv4P_4 N167 ENB inv4P Xinv4P_5 N160 N17 inv4P Xinv4P_6 N170 SEL16 inv4P Xinv4P_7 N172 SEL04 inv4P Xinv4P_8 N174 SEL01 inv4P Xinv4P_10 N176 SEL64 inv4P XNANDP_1 SELIN BDD4 N163 NANDP XNANDP_2 SELQ WR N167 NANDP XNANDP_3 DD2 BDD3 N170 NANDP XNANDP_4 DD1 BDD2 N172 NANDP XNANDP_5 SELIN BDD1 N174 NANDP XNANDP_7 DD3 BDD4 N176 NANDP XTRBUF_1 N104 SELQ DOUT TRBUF .ENDS

42

Defaul

t: Tes

t puls

e enab

led

Q15Q14

Q13Q12

ENB

IRBIWCK

TPENB

Q11Q10

Q9Q8

Q7Q6

Q5Q4

Q3Q2

Q1Q0

DOUT

RB

SELQ

DINSELQ

SELIN

SELCK

RBWCKWR

SEL16

SEL04

SEL01

SEL64

DD1DD2

DD3BDD

1BDD

2BDD

3BDD

4

SELIN

BDD1

BDD2

BDD3

BDD4

DD1 DD2 DD3

SELOUT

SELQ

Q16Q17

Q18Q19

ENBADC

Defaul

t: ADC

Enabl

ed

WRWR

WCK WCK

TPENB TPENB

SELQ

SELQ

SELOUT

SELOUT

SELIN

SELIN

SELCK

SELCK

SEL64

SEL64

SEL16SEL16

SEL04

SEL04

SEL01

SEL01

RB RB

Q19Q19Q18 Q18

Q17Q17Q16 Q16

Q15 Q15

Q14Q14Q13 Q13

Q12Q12

Q11Q11Q10 Q10

Q9Q9Q8 Q8

Q7Q7Q6 Q6

Q5Q5Q4 Q4

Q3Q3Q2 Q2

Q1Q1Q0 Q0

ENBADCENBADC

DOUT DOUTDIN DIN

CONTRO

L_LCR

TRBUF

NANDP

NANDP

NANDP

NANDP

NANDP

NANDP

4P4P 4P 4P

4P

4P 4P 4P

4P

1P

1P 1P

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

CKDE EDFFPQ QB

RBCKDE EDF

FPQ QBRB

ClBD

DFFCQ QB

ClBD

DFFCQ QB

ClBD

DFFCQ QB

ClBD

DFFCQ QB

ANDP

43

.SUBCKT PRC AIN AOUT VH VL Gnd M1 N3 AIN Gnd Gnd P_25_MM L=1u W=8u M=180 M2 AOUT Gnd N1 VDD P_33_MM L=0.8u W=3.u M=10 M3 N1 VH VDD VDD P_33_MM L=6u W=3.u M=10 M4 VSS VL VSS VSS N_33_MM L=3u W=3u M=10 M5 AOUT Gnd N3 VSS N_33_MM L=0.8u W=1.2u M=10 M6 N3 VL VSS VSS N_33_MM L=6u W=1.2u M=50 M7 VDD VH VDD VDD P_33_MM L=3u W=3u M=10 .ENDS

400μA

500μA

＊P_25_MMの使用はここだけ。＊注意電流値が大きい。

44

.SUBCKT DAC3 D0 D1 D2 IOUT VH VLOUT M1 N2 VLOUT VSS VSS N_33_MM L=3u W=1.2u M=1 M2 N3 VLOUT VSS VSS N_33_MM L=3u W=1.2u M=2 M3 N4 VLOUT VSS VSS N_33_MM L=3u W=1.2u M=4 M4 VLOUT VLOUT VSS VSS N_33_MM L=3u W=1.2u M=8 M5 IOUT D0 N2 VSS N_33_MM L=0.4u W=1.2u M=1 M6 IOUT D1 N3 VSS N_33_MM L=0.4u W=1.2u M=2 M7 IOUT D2 N4 VSS N_33_MM L=0.4u W=1.2u M=4 M8 VLOUT VH VDD VDD P_33_MM L=3u W=3u M=1 M9 VDD VH VDD VDD P_33_MM L=3u W=3u M=10 .ENDS

VH

VSS

D0 D1 D2

VDD

IOUT

VLOUT

VLOUT VLOUTVHVH

IOUTIOUTDAC3

D2

D2D1

D1D0

D0

L=3u

M=10

W=3u

L=3uM=1

W=3u

L=0.4u

M=4

W=1.2uL=0.4u

M=2

W=1.2uL=0.4u

M=1

W=1.2u

L=3u

M=8

W=1.2uL=3u

M=4

W=1.2uL=3u

M=2

W=1.2uL=3u

M=1

W=1.2u

45

.subckt RF3L D0 D1 D2 IOUT VH VIN1 VIN2 MMOSFET_N1_10 IOUT N_5 VSS VSS N_33_MM L=3u W=1.2u M=1 MMOSFET_P1_10 N_4 VIN2 N_6 VDD P_33_MM L=1u W=1u M=1 MMOSFET_P1_11 N_5 VIN1 N_6 VDD P_33_MM L=1u W=1u M=1 XDAC3_1 D0 D1 D2 N_2 VH N_3 DAC3 MMOSFET_P1_12 N_6 N_2 VDD VDD P_33_MM L=3u W=1.2u M=2 MMOSFET_P1_1 N_2 N_2 VDD VDD P_33_MM L=3u W=1.2u M=10 MMOSFET_P1_3 IOUT N_1 VDD VDD P_33_MM L=6u W=1.2u M=1 MMOSFET_N1_1 N_4 N_4 VSS VSS N_33_MM L=3u W=1.2u M=1 MMOSFET_P1_4 N_1 N_2 VDD VDD P_33_MM L=3u W=1.2u M=1 MMOSFET_N1_2 N_1 N_4 VSS VSS N_33_MM L=3u W=1.2u M=1 MMOSFET_N1_5 N_2 N_3 VSS VSS N_33_MM L=3u W=1.2u M=1 MMOSFET_N1_6 N_5 N_5 VSS VSS N_33_MM L=3u W=1.2u M=1 CCapacitor_2 N_1 VDD 4pF .ends (2010-03-02 修正)

(2010-03-02 修正)




VSS

VDD

VIN1 VIN2

IOUT

D2D1D0

VH

VDD

VSS

VIN2VIN1

VH

VH

RF3L OUTIOUT

D2

D2 D1

D1 D0

D0

21

L=3uM=2

W=1.2u

L=1uM=1

W=1uL=1u M=1

W=1u

L=3uM=1

W=1.2uL=6uM=1

W=1.2uL=3u M=10

W=1.2u

L=3u

M=1

W=1.2uL=3u

M=1

W=1.2uL=3u

M=1

W=1.2uL=3u

M=1

W=1.2uL=3u

M=1

W=1.2u

D0 D1 D2

DAC3 IOUTVH

VLOUT

C=4pF

46


47

.subckt CHAIN1 AIN AOUT DIN DOUT HOLDB INITB LG0 LG1 LKON MONOUT0 MONOUT1 RESTORE1 +RESTORE2 SELCK SELIN SELOUT TP VGG1 VGG2 VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC +VTH WCK WIDTH01 WIDTH04 WIDTH16 WIDTH64 WR Gnd CCapacitor_5 AIN PROUT 1pF CCapacitor_16 AIN PROUT2 3pF CCapacitor_6 AIN N_3 1pF CCapacitor_7 AIN N_4 2pF CCapacitor_9 AIN N_5 6pF XSW1_15 AIN LKON N_13 SW1 XRF4LD_1 D0 D1 D2 N_13 VH2 PROUT Gnd RF3L XSW1_16 Gnd N_8 N_13 SW1 XABUF2_1 PROUT2 N_1 VL3 ABUF2 XSW1_19 N_11 LG1 PROUT2 SW1 XABUF2_5 PROUT N_2 VL3 ABUF2 XSW8_1 N_2 SELQ MONOUT0 SW8 XSW4_2 TP TPENB N_7 SW4 XPRC_2 AIN PROUT VH1 VL1 Gnd PRC X64 AOUT D16 D17 D18 D19 ENBADC HOLDB MONOUT1 RESTORE2 SEL64 A64 VH4 VH5 VL4 VL5 +VL6 VLADC VTH WIDTH64 Gnd COMMON CCapacitor_21 AIN N_7 10pF XSW1_1 N_5 LG1 PROUT2 SW1 RResistor_1 VGG2 N_9 1K TC=0.0, 0.0 XSW1_2 N_6 LG0 PROUT2 SW1 XSW1_3 N_3 LG0 PROUT SW1 XSW1_4 N_4 LG1 PROUT SW1 XSW1_20 N_12 LG0 PROUT2 SW1 XSW1_5 AIN RESTORE1 PROUT2 SW1 RResistor_5 VGG1 N_10 1K TC=0.0, 0.0 Xinv1_5 LKON N_8 inv1

48

MMOSFET_N_10 AIN N_10 N_11 VSS N_33_MM L=6u W=1.2u M=8 MMOSFET_N1_1 PROUT N_9 A01 VSS N_33_MM L=6u W=1.2u M=1 MMOSFET_N_11 AIN N_10 N_12 VSS N_33_MM L=6u W=1.2u M=4 MMOSFET_N1_2 PROUT N_9 A04 VSS N_33_MM L=6u W=1.2u M=4 MMOSFET_N1_3 PROUT N_9 A16 VSS N_33_MM L=6u W=1.2u M=16 MMOSFET_N_13 AIN N_10 PROUT2 VSS N_33_MM L=6u W=1.2u M=4 MMOSFET_N1_4 PROUT N_9 A64 VSS N_33_MM L=6u W=1.2u M=64 MMOSFET_N_14 PROUT2 VL1 VSS VSS N_33_MM L=6u W=1.2u M=2 MMOSFET_N_15 VDD PROUT PROUT2 VSS N_33_MM L=0.35u W=8u M=20 X1 AOUT D4 D5 D6 D7 ENBADC HOLDB MONOUT1 RESTORE2 SEL01 A01 VH4 VH5 VL4 VL5 VL6 +VLADC VTH WIDTH01 Gnd COMMON X4 AOUT D8 D9 D10 D11 ENBADC HOLDB MONOUT1 RESTORE2 SEL04 A04 VH4 VH5 VL4 VL5 VL6 +VLADC VTH WIDTH04 Gnd COMMON XCONTROL_LCR_1 DIN DOUT ENBADC D0 D1 D2 NC1 D4 D5 D6 D7 D8 D9 D10 D11 D12 D13 D14 +D15 D16 D17 D18 D19 INITB SEL01 SEL04 SEL16 SEL64 SELCK SELIN SELOUT SElQ TPENB +WCK WR CONTROL_LCR CCapacitor_10 AIN N_6 3pF X16 AOUT D12 D13 D14 D15 ENBADC HOLDB MONOUT1 RESTORE2 SEL16 A16 VH4 VH5 VL4 VL5 +VL6 VLADC VTH WIDTH16 Gnd COMMON CCapacitor_1 A01 N_1 1pF CCapacitor_2 A04 N_1 4pF CCapacitor_3 A16 N_1 16pF CCapacitor_4 A64 N_1 64pF .ends (2010-03-02 修正)

49

VL4

VH4

MONOUT1

HOLDB

Gnd

AOUT

VSS

MONOUT0

SEL01

SEL04

SEL16

SEL64

VSS

LG1

LG1

Gnd

VH2 D2D1

D0

VL1

VH1

AIN

TP

TPENB

LG0

VGG1

VDDVSS

LG0

VSS

VSS

DOUT

SELOUT

INITB

DIN

WCK

WR

SELCK

SELIN

D7D6

D5D4

SEL01SEL04SEL16SEL64

SElQ

D8D9

D10D11

D12D13

D14D15

D16D2

D1D0

D6D5

D4D7

D8D9

D10D11

D12D13

D14D15

D16D17

D18

LKON

D19

NC1D17

D18D19

TPENB

VL5

SELQ

VGG2

VL3

A01

A04

A16

A64

RESTORE2

LG1LG0

PROUT2

PROUT

RESTORE1

VH5

VL6

VLADC

WIDTH01

WIDTH04

WIDTH16

WIDTH64

ENBADC

ENBADC

VTH

WRWR WR WR

WIDTH64WIDTH16WIDTH04WIDTH01

WCK

WCK WCKWCK

VTH

VTH VTH

VTH

VLADC

VLADCVLADC VLADC VL6

VL6VL6 VL6

VL5 VL5

VL5

VL5

VL4 VL4

VL4VL4

VL3 VL3

VL3 VL3

VL1

VL1 VL1VL1VH5

VH5VH5 VH5

VH4

VH4VH4 VH4

VH2VH2 VH2

VH2

VH1 VH1

VH1

VH1

VGG2

VGG2 VGG2

VGG2

VGG1 VGG1

VGG1 VGG1

TP

TP

TPTP

SELOUT

SELOUT

SELIN

SELIN

SELCK

SELCKSELCK

SELCKRESTORE2

RESTORE2

RESTORE2

RESTORE2

RESTORE1

RESTORE1

RESTORE1

RESTORE1

MONOUT1

MONOUT1

MONOUT1MONOUT1

MONOUT0

MONOUT0

MONOUT0MONOUT0

LKONLKON

LKON

LKONLG1LG1 LG1

LG1

LG0

LG0 LG0

LG0

INITB INITB

INITB INITB

HOLDBHOLDB HOLDB

HOLDB

Gnd Gnd

Gnd

GndDOUT DOUTDOUT

DOUTDIN

DIN

DINDIN

CHAIN1AOUT

AOUT

AOUT

AOUT

AINAIN

INON

OUTSW8

INON

OUTSW4

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

INON OUTSW1

12

D0D1

D2OUT

RF3LVH

R=1K

R=1K

AINOUT

PRCVH

VL

L=0.35u

M=20

W=8u

L=6u

M=2

W=1.2u

L=6u

M=4

W=1.2uL=6u

M=4

W=1.2uL=6u

M=8

W=1.2u

L=6u

M=64

W=1.2uL=6u

M=16

W=1.2uL=6u

M=4

W=1.2uL=6u

M=1

W=1.2u

1

CONTROL_LCRDIN

DOUTENBADC

Q0Q1

Q2Q3

Q4Q5

Q6Q7

Q8Q9

Q10Q11

Q12Q13

Q14Q15

Q16Q17

Q18Q19

RBSEL01

SEL04 SEL16SEL64SELCK

SELIN

SELOUT

SELQ

TPENB

WCKWR

C=10pF

C=3pF

C=3pF

C=6pF

C=2pF

C=1pF

C=1pF

C=64pF

C=16pF

C=4pF

C=1pF

ABUF2AIN

AOUT

VLABUF2AIN

AOUT

VL

AOUT

AOUT

COMMOND0

D1D2

D3ENBADC

ENBADC

GND

GND

HOLDB

HOLDB

MON1

MON1

RESTORE

RESTORESELECT

SHIN

VH4

VH4VH5

VH5

VL4

VL4VL5VL5

VL6

VL6

VLADC

VLADC

VTH

VTH

WIDTH

AOUT

AOUT

COMMOND0

D1D2

D3ENBADC

ENBADC

GND

GND

HOLDB

HOLDB

MON1

MON1

RESTORE

RESTORESELECT

SHIN

VH4

VH4VH5

VH5

VL4

VL4VL5VL5

VL6

VL6

VLADC

VLADC

VTH

VTH

WIDTH

AOUT

AOUT

COMMOND0

D1D2

D3ENBADC

ENBADC

GND

GND

HOLDB

HOLDB

MON1

MON1

RESTORE

RESTORESELECT

SHIN

VH4

VH4VH5

VH5

VL4

VL4VL5VL5

VL6

VL6

VLADC

VLADC

VTH

VTH

WIDTH

AOUT

AOUT

COMMOND0

D1D2

D3ENBADC

ENBADC

GND

GND

HOLDB

HOLDB

MON1

MON1

RESTORE

RESTORESELECT

SHIN

VH4

VH4VH5

VH5

VL4

VL4VL5VL5

VL6

VL6

VLADC

VLADC

VTH

VTH

WIDTH

(2010-03-02 修正) まっすぐの電極が TOPプレート、



50

.SUBCKT EDFFS CK D E Q QB RB SET XAO22_1 SET N10 D E N1 AO22 XDFFC_S_1 RB CK N1 Q QB DFFC_S Xinv1P_1 E N10 inv1P .ENDS

51

.SUBCKT CONTROL_CCR D0 D1 D2 D3 DIN DOUT LG0 LG1 LKON MON0 MON1 RB SELCK SELIN + SELOUT WCK WR XANDP_1 SELIN RB N1 ANDP XDFFC_S_1 N1 SELCK SELIN SELOUT N130 DFFC_S XEDFFP_1 ICK DIN ENB LG0 N10 N58 EDFFP XEDFFP_2 ICK LG0 ENB LG1 N16 N58 EDFFP XEDFFP_3 ICK LG1 ENB D0 N22 N58 EDFFP XEDFFP_4 ICK D3 ENB MON1 MON0 N58 EDFFP XEDFFP_6 ICK D2 ENB D3 N34 N58 EDFFP XEDFFP_8 ICK D1 ENB D2 N40 N58 EDFFP XEDFFP_9 ICK D0 ENB D1 N46 N58 EDFFP XEDFFP_10 ICK MON1 ENB N118 LKON N58 EDFFP XEDFFS_1 ICK ID7 ENB ID8 N59 N58 N57 EDFFS XEDFFS_2 ICK ID6 ENB ID7 N66 N58 N64 EDFFS XEDFFS_3 ICK ID5 ENB ID6 N73 N58 N71 EDFFS XEDFFS_4 ICK ID4 ENB ID5 N80 N58 N78 EDFFS XEDFFS_5 ICK ID3 ENB ID4 N87 N58 N85 EDFFS XEDFFS_6 ICK ID2 ENB ID3 N94 N58 N92 EDFFS XEDFFS_7 ICK ID1 ENB ID2 N101 N58 N99 EDFFS XEDFFS_8 ICK ID0 ENB ID1 N108 N58 N106 EDFFS XEDFFS_9 ICK N118 ENB ID0 N115 N58 N113 EDFFS Xinv1P_1 RB N120 inv1P Xinv1P_2 WCK N122 inv1P Xinv4P_1 N125 SELQ inv4P Xinv4P_2 N120 N58 inv4P Xinv4P_3 N122 ICK inv4P Xinv4P_4 N129 ENB inv4P XNANDP_1 SELIN N130 N125 NANDP XNANDP_2 SELQ WR N129 NANDP R1 VDD1 N57 1K TC=0.0, 0.0 R2 VDD1 N64 1K TC=0.0, 0.0 R3 VSS1 N71 1K TC=0.0, 0.0 R4 VSS1 N78 1K TC=0.0, 0.0 R5 VSS1 N85 1K TC=0.0, 0.0 R6 VSS1 N92 1K TC=0.0, 0.0

52

R7 VSS1 N99 1K TC=0.0, 0.0 R8 VDD1 N106 1K TC=0.0, 0.0 R9 VDD1 N113 1K TC=0.0, 0.0 XTRBUF_1 ID8 SELQ DOUT TRBUF .ENDS

Defaullt: Highest gain

CHIP CODE=3;; indicating KW03.

ID8

ID7

ID6

ID5

ID4

ID3

ID2

ID1

ID0

MON1

MON0

SELQ

DOUT

VDD1

VSS1

VDD1

LKON

D1D0

LG1

LG0

RB

DIN

SELQ

SELIN

SELOUT

SELCK

RBWCKWR

SELQ

ENB

ICK

D2D3

Default: LKON

WR

WR

WCKWCK

SELOUT SELOUTSELIN

SELIN

SELCKSELCK

RB RB

MON1 MON1

MON0 MON0

LKON LKON

LG1 LG1

LG0LG0

DOUT

DOUT

DINDIN

D3D3

D2D2

D1D1

D0D0

CONTROL_CCR

TRBUF

R=1K

R=1K

R=1K

R=1K

R=1K

R=1K

R=1K

R=1K

R=1K

NANDP

NANDP

4P 4P 4P

4P

1P 1P

CKDE EDFFS

Q QBRBS

CKDE EDFFS

Q QBRB

S

CKDE

EDFFS

Q

QBRB

S

CKDE

EDFFS

Q

QBRB

S

CKDE

EDFFS

Q

QBRBS

CKDE EDFFS

Q

QBRBS

CKDE EDFFS

Q QBRB

S

CKDE

EDFFS

Q QBRB

S

CKDE

EDFFS

Q

QBRB

S

CKDE

EDFFP

Q

QBRB

CKDE EDFFP

Q

QBRB

CKDE

EDFFP

Q

QBRB

CKDE

EDFFP

Q

QBRB

CKDE EDFFP

Q QBRB

CKDE

EDFFP

Q

QBRB

CKDE

EDFFP

Q

QBRB

CKDE

EDFFP

Q QBRB

ClB

D

DFFCQ

QB

ANDP

53

.subckt BIASLN IIN VH MMOSFET_P_2 VH VH VDD VDD P_33_MM L=6u W=3.u M=10 MMOSFET_N_4 VH IIN VSS VSS N_33_MM L=6u W=1.2u M=10 MMOSFET_N_5 IIN IIN VSS VSS N_33_MM L=6u W=1.2u M=10 CCapacitor_1 VH IIN 1pF .ends (2010-03-02 修正)

VH

IINVDD

VSSM1 M2

M5

Id=100uA Id=100uA

Id=100uA

VH VH

IIN IIN

BIASLNL=6uM=10

W=3.u

L=6u

M=10

W=1.2uL=6u

M=10

W=1.2u

C=1pF

(2010-03-02 修正)




54

.subckt BIAS IIN VH VL M5 VH VH VDD VDD P_33_MM L=3u W=3u M=10 MMOSFET_N_1 IIN IIN N_1 VSS N_33_MM L=0.4u W=1.2u M=10 MMOSFET_N_2 VH IIN VL VSS N_33_MM L=0.4u W=1.2u M=10 CCapacitor_1 N_1 VL 1pF CCapacitor_2 VH IIN 1pF M1 N_1 VL VSS VSS N_33_MM L=3u W=1.2u M=10 M2 VL VL VSS VSS N_33_MM L=3u W=1.2u M=10 .ends (2010-03-02 修正)

VHIIN

VDD

VSSM1

M4

VLVL VL

VH VH

IIN IIN BIAS

L=0.4u

M=10

W=1.2uL=0.4u

M=10

W=1.2u

L=3uM=10

W=3u

L=3u

M=10

W=1.2uL=3u

M=10

W=1.2u

C=1pF

C=1pF

(2010-03-02 修正)




55

.SUBCKT CHAIN2 AIN AOUT DIN DOUT Gnd IBIAS IBIASFB INITB LG0 LG1 LKON MONIN0 + MONIN1 MONOUT SELCK SELIN SELOUT VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC WCK + WR X1 D0 D1 D2 D3 DIN DOUT LG0 LG1 LKON N8 N119 INITB SELCK SELIN SELOUT WCK WR + CONTROL_CCR XABUF2_1 N111 N19 VL6 ABUF2 XABUF2_2 N109 N22 VL6 ABUF2 XBIASLN_1 VL1 VH1 BIASLN XBIAS_1 N101 VH5 VL5 BIAS XBIAS_2 IBIAS N103 N29 BIAS XBIAS_3 N98 N33 VL3 BIAS XBIAS_4 IBIASFB N104 N35 BIAS XBIAS_5 N102 N39 VL6 BIAS XBIAS_6 N99 N108 N41 BIAS XBIAS_7 N107 N45 VLADC BIAS XBIAS_8 N100 VH2 N47 BIAS XBIAS_9 N97 VH4 VL4 BIAS XBIAS_10 N105 N54 N53 BIAS C1 N100 N104 1pF C2 N98 N103 1pF C3 N101 N103 1pF C4 VL1 N103 1pF C5 N102 N103 1pF C6 N99 N103 1pF C7 N107 N108 1pF C8 N105 N108 1pF C9 N97 N103 1pF XDAC4B_1 D0 D1 D2 D3 N107 N54 DAC4B Xinv1_1 SELIN SELINB inv1 M10 VL1 N103 VDD VDD P_33_MM L=3u W=3u M=10 M11 N98 N103 VDD VDD P_33_MM L=3u W=3u M=10 M12 N101 N103 VDD VDD P_33_MM L=3u W=3u M=10 M13 N102 N103 VDD VDD P_33_MM L=3u W=3u M=10

56

M14 N99 N103 VDD VDD P_33_MM L=3u W=3u M=1 M15 N100 N104 VDD VDD P_33_MM L=3u W=3u M=1 M16 N105 N108 VDD VDD P_33_MM L=3u W=3u M=1 M17 N97 N103 VDD VDD P_33_MM L=3u W=3u M=10 M18 N107 N108 VDD VDD P_33_MM L=3u W=3u M=1 XSW2_1 Gnd SELINB N109 SW2 XSW2_3 Gnd SELINB N111 SW2 XSW4_1 AIN SELIN N111 SW4 XSW4_2 MONIN0 N8 N109 SW4 XSW4_3 MONIN1 N119 N109 SW4 XSW8_1 N19 SELIN AOUT SW8 XSW8_2 N22 SELIN MONOUT SW8 .ENDS

57

VDD

M=1

M=1

D3D2

D1D0

VLADC

D3D2

D1D0

M=1

VH5

M=10

VL6

M=10

M=10

M=10

VL4

LKON

VL1

M=10

VH1

SELINB

SELIN

SELIN

M=1

IBIAS

VL6

MONOUT

AOUT

AIN

Gnd

MONIN0

MONIN1

SELIN

SELCK

WR

WCK

DIN

INITB

SELOUT

DOUT

VH4

VH2

VDD

IBIASFB

VDD

LG0

LG1

VL3

VL5

SELINB

WR

WR

WR WR

WCK

WCK WCKWCK

VLADC

VLADC

VL6VL6

VL5VL5

VL4

VL4

VL3

VL3

VL1

VL1

VH5VH5

VH4

VH4

VH2

VH2

VH1

VH1

SELOUT

SELOUT

SELINSELIN

SELCK SELCKSELCK

SELCK

MONOUT

MONOUT MONIN1

MONIN1

MONIN0 MONIN0

LKON

LKON

LG1

LG1

LG0

LG0

INITB INITBINITB INITB

IBIASFB

IBIASFB

IBIASIBIAS

Gnd

Gnd

Gnd Gnd

DOUT

DOUT

DIN

DINDIN DIN

CHAIN2

AOUTAOUT AIN

AIN

INON

OUT

SW8

INON

OUT

SW8

INON

OUT

SW4

INON

OUT

SW4

INON

OUT

SW4

INON

OUT

SW2

INON

OUT

SW2

L=3u

M=1

W=3u

L=3u

M=10

W=3u

L=3u

M=1

W=3u

L=3u

M=1

W=3u

L=3u

M=1

W=3u

L=3u

M=10

W=3u

L=3u

M=10

W=3u

L=3u

M=10

W=3u

L=3u

M=10

W=3u

1

D0D1

D2D3

DAC4B

IOUT

VH

C=1pF

C=1pF

C=1pF

C=1pF

C=1pF

C=1pF

C=1pF

C=1pF

C=1pF

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIASIIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIAS

IIN

VH VL

BIASLN

IIN

VH

ABUF2

AIN

AOUT

VL

ABUF2

AIN

AOUT

VL

CONTROL_CCR

D0D1

D2D3

DIN

DOUT

LG0

LG1

LKON

MON0

MON1

RBSELCK

SELIN

SELOUT

WCK

WR

(2010-03-02 修正)




58

.SUBCKT DINBUF A Y Xinv1P_1 N2 N1 inv1P Xinv4P_1 N1 Y inv4P M1 N2 N5 VSS1 VSS N_33_MM L=0.4u W=3u M=1 M2 N5 N5 VSS1 VSS N_33_MM L=0.4u W=3u M=1 M3 N3 A DGND VSS N_33_MM L=0.4u W=1.2u M=1 M4 N5 A VDD1 VDD1 P_33_MM L=0.4u W=8u M=1 M5 N2 N3 VDD1 VDD1 P_33_MM L=0.4u W=8u M=1 M6 N3 A VDD1 VDD1 P_33_MM L=0.4u W=3u M=1 .ENDS

.SUBCKT DOUTBUF A Y Xinv4P_1 A N2 inv4P M1 Y N2 DGND VSS N_33_MM L=0.4u W=3u M=10 M2 Y N2 VDD1 VDD1 P_33_MM L=0.4u W=8u M=10 .ENDS

59

.SUBCKT PAD A

.ENDS .SUBCKT Pad_Bond SIGNAL .ENDS

.SUBCKT PATH PAD MESDN PAD VSS VSS VSS N_33_MM W=35.64u L=0.48u AS=1.68p AD=0.88p PS=70u PD=70u M=16 XPad_Bond_1 PAD Pad_Bond MESDP PAD VDD VDD VDD P_33_MM W=35.64u L=0.48u AS=1.68p AD=1.68p PS=70u PD=70u M=16 .ENDS

60

.SUBCKT PDTHR D Y

MESDN D VSS1 VSS1 VSS N_33_MM W=35.64u L=0.48u AS=1.68p AD=0.88p PS=3.8u

PD=3.8u M=16

XPad_Bond_1 D Pad_Bond

MESDP D VDD1 VDD1 VDD1 P_33_MM W=35.64u L=0.48u AS=1.68p AD=1.68p PS=5.8u

PD=5.8u M=16

R1 D Y 228 TC=0.0, 0.0

.ENDS

.SUBCKT PDTH D

MESDN D VSS1 VSS1 VSS N_33_MM W=35.64u L=0.48u AS=1.68p AD=0.88p PS=3.8u

PD=3.8u M=16

XPad_Bond_1 D Pad_Bond

MESDP D VDD1 VDD1 VDD1 P_33_MM W=35.64u L=0.48u AS=1.68p AD=1.68p PS=5.8u

PD=5.8u M=16

.ENDS

61

.SUBCKT PVDD1 VDD1 MESDN VDD1 VSS1 VSS1 VSS N_33_MM W=35.64u L=0.48u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=16 XPad_Bond_1 VDD1 Pad_Bond .ENDS

.SUBCKT PVDD VDD MESDN VDD VSS VSS VSS N_33_MM W=35.64u L=0.48u AS=1.68p AD=0.88p PS=3.8u PD=3.8u M=16 XPad_Bond_1 VDD Pad_Bond .ENDS

62

.SUBCKT PVSS1 VSS1 XPad_Bond_2 VSS1 Pad_Bond MESDP VSS1 VDD1 VDD1 VDD1 P_33_MM W=35.64u L=0.48u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=16 .ENDS

.SUBCKT PVSS VSS XPad_Bond_2 VSS Pad_Bond MESDP VSS VDD VDD VDD P_33_MM W=35.64u L=0.48u AS=1.68p AD=1.68p PS=5.8u PD=5.8u M=16 .ENDS

63

.subckt TOP AIN_A AIN_B AIN_C AIN_D AOUT DGND DIN DOUT HOLDB IBIAS IBIASFB INITB +MONOUT RESTORE1 RESTORE2 SELCK SELIN SELOUT TP VDD VDD1 VGG1 VGG2 VH1 VH2 VH4 VH5 +VL1 VL3 VL4 VL5 VL6 VLADC VSS VSS1 VTH WCK WIDTHA0 WIDTHA1 WIDTHA2 WIDTHA3 WIDTHB0 +WIDTHB1 WIDTHB2 WIDTHB3 WIDTHC0 WIDTHC1 WIDTHC2 WIDTHC3 WIDTHD0 WIDTHD1 WIDTHD2 +WIDTHD3 WR Gnd RResistor_4 VTH Gnd 10K TC=0.0, 0.0 XDOUTBUF_3 N_16 WIDTHA1 DOUTBUF RResistor_5 N_30 VSS1 10K TC=0.0, 0.0 XDOUTBUF_4 N_17 WIDTHA2 DOUTBUF RResistor_6 N_3 VSS1 10K TC=0.0, 0.0 XDOUTBUF_5 N_18 WIDTHA3 DOUTBUF XDOUTBUF_6 N_21 WIDTHB0 DOUTBUF XDOUTBUF_7 N_22 WIDTHB1 DOUTBUF XDOUTBUF_8 N_23 WIDTHB2 DOUTBUF XDOUTBUF_9 N_24 WIDTHB3 DOUTBUF XPATH_1 VH1 PATH XPATH_2 VL1 PATH XPATH_3 VH2 PATH XPATH_4 VL3 PATH XPATH_5 VH4 PATH XPATH_6 VL4 PATH XPATH_7 VH5 PATH XPATH_8 VL5 PATH XPATH_9 VLADC PATH X1 AIN_A N_1 N_2 N_3 N_4 N_5 N_6 N_7 N_8 MON0 MON1 N_9 N_10 N_11 N_12 N_13 TP VGG1 +VGG2 VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC VTH N_14 N_15 N_16 N_17 N_18 N_19 +Gnd CHAIN1 X2 AIN_B N_1 N_2 N_3 N_4 N_5 N_6 N_7 N_8 MON0 MON1 N_9 N_10 N_11 N_13 N_20 TP VGG1

64

+VGG2 VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC VTH N_14 N_21 N_22 N_23 N_24 N_19 +Gnd CHAIN1 X3 AIN_C N_1 N_2 N_3 N_4 N_5 N_6 N_7 N_8 MON0 MON1 N_9 N_10 N_11 N_20 N_25 TP VGG1 +VGG2 VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC VTH N_14 N_26 N_27 N_28 N_29 N_19 +Gnd CHAIN1 X4 AIN_D N_1 N_2 N_3 N_4 N_5 N_6 N_7 N_8 MON0 MON1 N_9 N_10 N_11 N_25 N_30 TP VGG1 +VGG2 VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC VTH N_14 N_31 N_32 N_33 N_34 N_19 +Gnd CHAIN1 X9 N_1 AOUT N_2 N_3 IBIAS IBIASFB N_5 N_6 N_7 N_8 MON0 MON1 MONOUT N_11 N_35 N_12 +VH1 VH2 VH4 VH5 VL1 VL3 VL4 VL5 VL6 VLADC N_14 N_19 Gnd CHAIN2 XPATH_10 VL6 PATH XPATH_11 Gnd PATH XPATH_12 VGG1 PATH XPAD_10 Gnd PAD XPATH_13 VGG2 PATH XPAD_11 VDD1 PAD XPATH_14 VTH PATH XPAD_12 VSS1 PAD XPATH_15 Gnd PATH XPAD_13 DGND PAD XPATH_16 IBIAS PATH XPAD_14 VDD1 PAD XPATH_17 IBIASFB PATH XPAD_15 VSS1 PAD XPATH_18 MONOUT PATH XPAD_16 DGND PAD XPATH_19 AOUT PATH XPAD_17 VSS PAD XPAD_18 VDD PAD XPAD_19 Gnd PAD

65

XDINBUF_1 N_36 N_35 DINBUF XDINBUF_2 N_37 N_11 DINBUF XDINBUF_3 N_38 N_19 DINBUF XDINBUF_4 N_39 N_14 DINBUF XDINBUF_5 N_40 N_2 DINBUF XDINBUF_6 N_41 N_5 DINBUF XDINBUF_7 N_42 N_4 DINBUF XPATH_20 Gnd PATH XDINBUF_8 N_43 N_9 DINBUF XPATH_21 Gnd PATH XDINBUF_9 N_44 N_10 DINBUF XPATH_22 Gnd PATH XPAD_20 VSS PAD XPATH_23 Gnd PATH XPAD_21 VDD PAD XPATH_24 Gnd PATH XPAD_22 Gnd PAD XPATH_25 Gnd PATH XPAD_23 VDD1 PAD XPATH_26 TP PATH XPAD_24 VSS1 PAD XPATH_27 Gnd PATH XPAD_25 DGND PAD XPATH_28 Gnd PATH XPAD_26 VDD1 PAD XPAD_27 VSS1 PAD XPAD_28 DGND PAD XPAD_29 Gnd PAD XPDTHR_1 SELIN N_36 PDTHR XPDTHR_2 SELCK N_37 PDTHR XPDTHR_3 WR N_38 PDTHR XPDTHR_4 WCK N_39 PDTHR XPDTH_1 SELOUT PDTH XPDTHR_5 DIN N_40 PDTHR XPDTH_2 DOUT PDTH XPDTHR_6 INITB N_41 PDTHR

66

XPDTH_3 WIDTHD3 PDTH XPDTHR_7 HOLDB N_42 PDTHR XPDTH_4 WIDTHD2 PDTH XPDTHR_8 RESTORE1 N_43 PDTHR XPDTH_5 WIDTHD1 PDTH XPDTHR_9 RESTORE2 N_44 PDTHR XPDTH_6 WIDTHC0 PDTH XPDTH_7 WIDTHD0 PDTH XPDTH_8 WIDTHC3 PDTH XPDTH_9 WIDTHC2 PDTH XPAD_30 Gnd PAD XPAD_31 DGND PAD XPAD_32 Gnd PAD XPAD_33 Gnd PAD XPAD_34 Gnd PAD XPAD_35 DGND PAD XPAD_36 Gnd PAD XPAD_37 DGND PAD XPAD_38 Gnd PAD XPAD_39 Gnd PAD XPVSS1_1 VSS1 PVSS1 XPVSS1_2 VSS1 PVSS1 XPVSS1_3 VSS1 PVSS1 XPVSS1_4 VSS1 PVSS1 XPDTH_10 WIDTHC1 PDTH XPDTH_11 WIDTHB3 PDTH XPDTH_12 WIDTHB2 PDTH XPDTH_13 WIDTHB1 PDTH XPDTH_14 WIDTHA0 PDTH XPAD_40 Gnd PAD XPDTH_15 WIDTHB0 PDTH XPAD_41 Gnd PAD XPDTH_16 WIDTHA3 PDTH XPAD_42 Gnd PAD XPDTH_17 WIDTHA2 PDTH XPDTH_18 WIDTHA1 PDTH

67

XPDTH_19 DGND PDTH XPDTH_20 DGND PDTH XPDTH_21 DGND PDTH XPDTH_22 DGND PDTH XPDTH_23 DGND PDTH XPDTH_24 DGND PDTH XPDTH_25 DGND PDTH XPVDD_1 VDD PVDD XPVDD_2 VDD PVDD XPVDD_3 VDD PVDD XPVDD_4 VDD PVDD XPVSS_1 VSS PVSS XPVSS_2 VSS PVSS XPVSS_3 VSS PVSS XPVSS_4 VSS PVSS XDOUTBUF_10 N_3 DOUT DOUTBUF XDOUTBUF_11 N_26 WIDTHC0 DOUTBUF XDOUTBUF_12 N_27 WIDTHC1 DOUTBUF XDOUTBUF_13 N_28 WIDTHC2 DOUTBUF XPVDD1_1 VDD1 PVDD1 XDOUTBUF_14 N_29 WIDTHC3 DOUTBUF XPVDD1_2 VDD1 PVDD1 XDOUTBUF_15 N_31 WIDTHD0 DOUTBUF XPVDD1_3 VDD1 PVDD1 XDOUTBUF_16 N_32 WIDTHD1 DOUTBUF XPVDD1_4 VDD1 PVDD1 XDOUTBUF_17 N_33 WIDTHD2 DOUTBUF XDOUTBUF_18 N_34 WIDTHD3 DOUTBUF XPAD_1 AIN_A PAD XPAD_2 AIN_B PAD XPAD_3 AIN_C PAD XPAD_4 AIN_D PAD XPAD_5 VSS PAD XPAD_6 VDD PAD XPAD_7 Gnd PAD XPAD_8 VSS PAD

68

XPAD_9 VDD PAD RResistor_1 TP Gnd 10K TC=0.0, 0.0 RResistor_2 VGG1 Gnd 10K TC=0.0, 0.0 XDOUTBUF_1 N_30 SELOUT DOUTBUF RResistor_3 VGG2 Gnd 10K TC=0.0, 0.0 XDOUTBUF_2 N_15 WIDTHA0 DOUTBUF .ends (2010-03-10 修正)

AIN_A

AIN_B

AIN_C

AIN_D

VSS

VDD

Gnd

VSS

VDD

Gnd

VSS1

VDD1

DGND

VSS1

VDD1

DGND

VSS

VDD

Gnd

VSS

VDD

Gnd

VSS1

VDD1

DGND

VSS1

VDD1

DGND

Gnd

Gnd

DGND

Gnd

WIDTHA0

WIDTHA1

WIDTHA2

WIDTHA3

WIDTHB0

WIDTHB1

WIDTHB2

WIDTHB3

WIDTHC0

WIDTHC1

WIDTHC2

WIDTHC3

WIDTHD0

WIDTHD1

WIDTHD2

WIDTHD3

IBIAS

IBIASFB

MONOUT

AOUT SELIN

SELCK

WR WCK

DIN

INITB

RESTORE2

RESTORE1

HOLDB

SELOUT

DOUTVTH

VGG2

VGG1VL6

VLADC

VL5

VH5

VL4

VH4

VL3

VH2

VL1

VH1

Gnd

Gnd

DGND

Gnd

DGND

TP

Gnd

Gnd

Gnd

Gnd Gnd Gnd Gnd VSS1 VSS1

Gnd

Gnd

MON0 MON1

R=10K

R=10K

R=10K

R=10K

R=10K

R=10K

PVSS

PVSS

PVSS

PVSS

PVSS1

PVSS1

PVSS1

PVSS1

PVDD

PVDD

PVDD

PVDD

PVDD1

PVDD1

PVDD1

PVDD1

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTH

PDTHR

PDTHR

PDTHR

PDTHR

PDTHR

PDTHR

PDTHR

PDTHR

PDTHR

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PATH

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

PAD

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUF

DOUTBUFDOUTBUF

DINBUF

DINBUF

DINBUF

DINBUF

DINBUF

DINBUF

DINBUF

DINBUF

DINBUF

AIN

AOUT

CHAIN2

DIN

DIN DOUT

Gnd

Gnd

IBIAS IBIASFBINITB

INITBLG0 LG1LKONMONIN0

MONIN1

MONOUTSELCK

SELCK

SELIN

SELOUTVH1 VH2 VH4 VH5VL1 VL3 VL4 VL5 VL6VLADC

WCK

WCK

WR

WR

AIN

AOUT

AOUT

CHAIN1DIN

DIN DOUT

DOUTGnd

Gnd HOLDB

HOLDB INITB

INITB

LG0

LG0 LG1

LG1LKON

LKONMONOUT0

MONOUT0

MONOUT1

MONOUT1RESTORE1

RESTORE1RESTORE2

RESTORE2 SELCK

SELCKSELIN

SELOUTTP

TP VGG1

VGG1

VGG2

VGG2VH1

VH1 VH2

VH2

VH4

VH4 VH5

VH5VL1

VL1

VL3

VL3VL4

VL4

VL5

VL5

VL6

VL6

VLADC

VLADC VTH

VTH

WCK

WCK

WR

WR

AIN

AOUT

AOUT

CHAIN1DIN

DIN DOUT

DOUTGnd

Gnd HOLDB

HOLDB INITB

INITB

LG0

LG0 LG1

LG1LKON

LKONMONOUT0

MONOUT0

MONOUT1

MONOUT1RESTORE1

RESTORE1RESTORE2

RESTORE2 SELCK

SELCKSELIN

SELOUTTP

TP VGG1

VGG1

VGG2

VGG2VH1

VH1 VH2

VH2

VH4

VH4 VH5

VH5VL1

VL1

VL3

VL3VL4

VL4

VL5

VL5

VL6

VL6

VLADC

VLADC VTH

VTH

WCK

WCK

WR

WR

AIN

AOUT

AOUT

CHAIN1DIN

DIN DOUT

DOUTGnd

Gnd HOLDB

HOLDB INITB

INITB

LG0

LG0 LG1

LG1LKON

LKONMONOUT0

MONOUT0

MONOUT1

MONOUT1RESTORE1

RESTORE1RESTORE2

RESTORE2 SELCK

SELCKSELIN

SELOUTTP

TP VGG1

VGG1

VGG2

VGG2VH1

VH1 VH2

VH2

VH4

VH4 VH5

VH5VL1

VL1

VL3

VL3VL4

VL4

VL5

VL5

VL6

VL6

VLADC

VLADC VTH

VTH

WCK

WCK

WR

WR

AIN

AOUT

AOUT

CHAIN1DIN

DIN DOUT

DOUTGnd

Gnd HOLDB

HOLDB INITB

INITB

LG0

LG0 LG1

LG1LKON

LKONMONOUT0

MONOUT0

MONOUT1

MONOUT1RESTORE1

RESTORE1RESTORE2

RESTORE2 SELCK

SELCKSELIN

SELOUTTP

TP VGG1

VGG1

VGG2

VGG2VH1

VH1 VH2

VH2

VH4

VH4 VH5

VH5VL1

VL1

VL3

VL3VL4

VL4

VL5

VL5

VL6

VL6

VLADC

VLADC VTH

VTH

WCK

WCK

WR

WR

(2010-03-10 修正)

69

８．組み立て（参考）パッケージの候補： CQFP120L (QC-120341-WZ,京セラ)

ボンディングダイヤグラム： TBD 以上

Admit DieSize

BodyThickness

LeadLength

LeadPitch

LeadWidth

LeadThickness

Stand-Off

E D E1 D1 E2 D2 0.76mmreserved A2 L1 e b C A1

64L QC-064305-WZ 18.0 24.0 14.0 20.0 7.11 7.11 6.35 X 6.35 2.79 2.0 1.00 0.35 0.15 0.2

80L QC-080311-WZ-1 18.0 24.0 14.0 20.0 8.99 8.99 8.23 X 8.23 2.79 2.0 0.80 0.35 0.15 0.2

100L QC-100316-WZ 18.0 24.0 14.0 20.0 8.99 8.99 8.23 X 8.23 2.79 2.0 0.65 0.35 0.15 0.2

120L QC-120341-WZ 31.2 31.2 27.2 27.2 10.20 10.20 9.44 X 9.44 3.05 2.0 0.80 0.35 0.15 0.2

128L QC-128303-WZ 32.0 32.0 28.0 28.0 13.00 13.00 12.24 X 12.24 3.05 2.0 0.80 0.35 0.15 0.2

144L QC-144375-WZ 31.2 31.2 27.2 27.2 10.20 10.20 9.44 X 9.44 3.05 2.0 0.65 0.30 0.15 0.2

160L QC-160360-WZ 31.2 31.2 27.2 27.2 12.00 12.00 9.44 X 9.44 3.05 2.0 0.65 0.30 0.15 0.2

208L QC-208349-WZ 31.2 31.2 27.2 27.2 14.00 14.00 13.24 X 13.24 3.05 2.0 0.50 0.20 0.15 0.2

Body Size Cavity SizePackageType

LeadCount

PackageDrawing

Total Length

CQFP

70

修正、追加について： 2010-02-15

============================================================== レイヤー表 LAYER MAP 52 DATATYPE 0 1027 LAYER ME4 1027 // Metal4 → LAYER MAP 52 DATATYPE 0 1027 LAYER ME4 1027 // Metal4

============================================================== レイヤー表 LAYER MAP 54 DATATYPE 0 1029 LAYER ME5 1029 // Metal5

→ LAYER MAP 54 DATATYPE 0 1029 LAYER ME5 1029 // Metal5

==============================================================

レイヤー表 LAYER MAP 104 TEXTTYPE 0 1067 LAYER M4_TEXT 1067 // Metal4 Text → LAYER MAP 104 TEXTTYPE 0 1067 LAYER M4_TEXT 1067 // Metal4 Text ==============================================================

レイヤー表 LAYER MAP 105 TEXTTYPE 0 1068 LAYER M5_TEXT 1068 // Metal5 Text → LAYER MAP 105 TEXTTYPE 0 1068 LAYER M5_TEXT 1068 // Metal5 Text ============================================================== ７ページ

・使用メタル層の数： 4層 (1,2,3,5(top)) → ・使用メタル層の数： 4層 (1,2,3,4(top))

==============================================================

５. チップエリア 4 mm by 4 mm → 4 mm by 4 mm （4mm角は PAD外側のエッジ）

==============================================================

71

６. 特記事項 N+ poly抵抗のタイプ： RNNPO without Salicide Rs = 120 ohm/sq

を使用する。 ==============================================================

６. 特記事項 Poly抵抗幅について： 1.5um（Contactが２つ打てる幅は 1.32um） ==============================================================

６. 特記事項 MIM容量のダミーについて：

Polyの両サイドにはダミーをつける、ＭＩＭ容量の周囲にも精度を高めるためのダミーを付ける。

==============================================================

６. 特記事項基盤の電位にていて：

UMC 0.25umは P基盤への分離ができないプロセスのため、チップはマルチＧＮＤを使用するが、GND, DGND(0V) と VSS, VSS1(-1.65V)のうち VSS(-1.65V)が基盤へのサブストレートコンタクト接続に使用される。 2010-02-26 ==============================================================

Page8 ピン配置図 9番ピン： GND-> VH5 ==============================================================

DOUTBUF (Page58)

その経路に PDTH（IO部）の ESD保護トランジスタが入ってるにで

通常ルールで作成する。

2010-03-2 ==============================================================

ネットリスト ABUF2：図を修正、キャパシターの向きを指示まっすぐの電極が TOPプレート、

湾曲した電極が BOTTOMプレート（低インピーダンス側）

==============================================================

ABUF ：図を修正、キャパシターの向きを指示 ==============================================================

CHAIN１：図を修正、キャパシターの向きを指示ネットリストを修正

72

==============================================================

RF３L：図を修正、キャパシターの向きを指示 ==============================================================

COMMON：図を修正、キャパシターの向きを指示ネットリストを修正 ==============================================================

BIASLN：図を修正、キャパシターの向きを指示ネットリストを修正 ==============================================================

BIAS：図を修正、キャパシターの向きを指示。キャパシター追加ネットリストを修正 ==============================================================

CHAIN2：図を修正、キャパシターの向きを指示 ==============================================================

６. 特記事項ダミーについて、コンタクト、アルミパターンは不用 2010-03-10 ==============================================================

“TOP のネットリスト、回路図を修正 ==============================================================

2010-3-15 ==============================================================

５．ピン配置

1)31 R30 VSS1 PVSS1 ---> 31 R30 VSS1 PAD

2)32 R29 VSS1 PAD ---> 32 R29 VSS1 PVSS1

3)33 R28 VDD1 PVSS1 ---> 33 R28 VDD1 PAD

4)34 R27 VDD1 PAD ---> 34 R27 VDD1 PVDD1

5)83 T8 GND PATH ---> 83 T8 GND PAD

6)84 T7 GND PAD ---> 84 T7 GND PATH

7)88 T3 VDD PADD ---> 88 T3 VDD PVDD

2010-7-21 ==============================================================

COMMON 回路

VI4M出力につくキャパシター値を 1pFから 0.5ｐFに変更

* spice netlist written by s-edit win32 11gunji/tmp/widerangeamp_v8-1.pdf · 3．1提出文書...

Documents