uv 9:;/ 17m8 99,
TRANSCRIPT
()
·(*
２０１４!"
２７#"
６$
ＥｌｅｃｔｒｏｎｉｃＳｃｉ＆Ｔｅｃｈ／Ｊｕｎ１５，２０１４
!!!
"#$%&#'()#
*+,
!"#$
：２０１３１２３０Ustu
：vwüxyÙuFß��à³
（ＢＫ２０１２２３７）%&'(
：�Zz
（１９８４—），$
，�f�
。'(*+
：iº
\��
。Ｅｍａｉｌ：ｌｉｄａｘｉ７１６＠１２６ｃｏｍ
UV 9:;/ 17m8 99, <: 9de��
5�Ð
（��ä?Xde÷ þÄ7�'
，�� ��÷
２２２０６１）
4
5
O¦
ＦＦＴº¢FA
ＦＰＧＡÁ¼Tâ9
ＩＰ�
。À@FA· }sUj{~^pº¢ÁÂ[|Ø^ºj
４ｋ�
ＦＦＴ9�ü�T
、T`ë}
、YmFxºTâ
。�@
Ｖｅｒｉｌｏｇ̄°��
，O@
ＭｏｄｅｌＳｉｍkl
，º
ＩＳＥ~g^�Ñ
，J
Ｘｉｌｉｎｘ��9
Ｖｉｒｔｅｘ－５ｘｃ５ｖｆｘ７０ｔ»nNª
２００ＭＨｚ9§¥ÁÂqr
，^ºst.x�hi9^º½°¦¸�vê²c
。
678
{~��¤A�
；¼Tâ
；Âʼ�f��ù
9:;<=
ＴＮ９１１７２ >?@AB
Ａ >CD=
１００７－７８２０（２０１４）０６－０４６－０５
ＲｅｓｅａｒｃｈｏｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＲｅｃｏｎｆｉｇｕｒａｂｌｅＦＦＴＩＰＣｏｒｅＢａｓｅｄｏｎＦＰＧＡ
ＬＩＤａｘｉ（ＣｏｍｐｕｔｅｒＤｉｖｉｓｉｏｎ，ＪｉａｎｇｓｕＡｕｔｏｍａｔｉｏｎＲｅｓｅａｒｃｈＩｎｓｔｉｔｕｔｉｏｎ，Ｌｉａｎｙｕｎｇａｎｇ２２２０６１，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ ＡｒｅｃｏｎｆｉｇｕｒａｂｌｅＩＰｃｏｒｅｉｍｐｌｅｍｅｎｔｅｄｏｎＦＰＧＡｉｓｄｅｓｃｒｉｂｅｄ．ＴｈｉｓＦＦＴａｒｃｈｉｔｅｃｔｕｒｅｉｓｂａｓｅｄｏｎａｂｕｔｔｅｒｆｌｙｐｒｏｃｅｓｓｗｈｉｃｈｅｍｐｌｏｙｓｐｉｐｅｌｉｎｅａｒｃｈｉｔｅｃｔｕｒｅａｎｄｆａｓｔｐａｒａｌｌｅｌｍｕｌｔｉｐｌｉｅｒ．Ａｎｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆ４ｋｐｏｉｎｔｓｂａｓｅｄｏｎｔｈｉｓＩＰｗｉｔｈｔｈｅｒｅｃｏｎｆｉｇｕｒａｂｌｅｐｏｉｎｔｓ，ｄａｔａｗｉｄｔｈａｎｄｒａｄｉｘｉｓｐｅｒｆｏｒｍｅｄ．ＴｈｉｓＩＰｉｓｒｅａｌｉｚｅｄｂｙＶｅｒｉｌｏｇａｎｄｓｉｍｕｌａｔｅｄｂｙＭｏｄｅｌＳｉｍ．ＩｔｉｓｓｙｎｔｈｅｓｉｚｅｄｂｙＩＳＥａｎｄｄｏｗｎｌｏａｄｅｄｔｏＶｉｒｔｅｘ５ｘｃ５ｖｆｘ７０ｔｔｈａｔｒｕｎｓａｔ２００ＭＨｚｃｌｏｃｋ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔａｎｄｐｅｒｆｏｒｍａｎｃｅｃｏｍｐａｒｉｓｏｎｓｈｏｗｔｈａｔｉｔｈａｓｂｅｔｔｅｒｃａｐａｂｉｌｉｔｙａｎｄｓｐｅｅｄｔｈａｎｅｘｉｔｉｎｇｒｅｐｏｒｔｅｄｒｅａｌｉｚａｔｉｏｎｓ．
Ｋｅｙｗｏｒｄｓ ＦＦＴ；ｒｅｃｏｎｆｉｇｕｒａｔｉｏｎ；ＦＰＧＡ
�{AÂc
、�G
、I,
、/(²x<MN´
，JK
,-²xbc*4~¤¥5Á
、5©64
ＦＦＴýþ
。
{£K²z�ó¶
（ＦＰＧＡ）|�?E�ü^`
a
，WjÁ=JK,-²xþ¬4wx¨!
。E
ＦＰＧＡz{
ＦＦＴ²xyWjf'bc2¾
、¦J`4dg
，
@½Wjºr½Ù$ï
、̂�$`4d[
。�F
ＦＰＧＡz{4JK,-²xbcWj$54z½Bmøø
B
，hu«Ú±z{bcü^U¦u;<
［１］。�F
ＦＰＧＡ4f'z{
ＦＦＴI4jé?«¬
：（１）h¥«
¬
，/*EOÖùɲxyh¥ýþ
，u0$54Jà
*4�¤¥ýþ
，ª/f'ó¾$#
，¼�
ＦＰＧＡ�~
z{$#gJ4
ＦＦＴ½$Zý·
。（２）U¥«¬
，*
E�Öùɲxyb^ýþ
，>E4z��5$Õ
，ª
ýþÁ6$ú
［２］。���U¥«¬4���z{��
?�
ＦＰＧＡ�z{4ÂÒ
ＦＦＴＩＰÄ
，Wj&øgJ
ÂÒ
（z{
０～４０９６gäèÂÒ
）、Jàõ|Â
Ò
、¢ñ�ÂÒ4AB
。
(
�K;�
�
２BÁþ¬s{Â�
，íðC�ïÉ&^Y
B4þ¬
。�
４ＦＦＴþ¬#-14�
２ＦＦＴþ¬YB
，
ª�x��±
，E$#4�Jߤ�áÔÕýþ?
J
，ª~²µ
（Óf'
）º�Y=>ZAk
［３］。95
ＦＦＴ²xÁ64
４ÖA~kvûç|*E�g_¨!
、
h¥ýþ
、ÒLùɲx¾ÅJ[m5�J¨!
［４］。
(
(
U ) `aU��K
gJ
Ｎ|
２4ªJ?ü
，,
ｘ（ｎ）ÅÌ
ｎ4CF¢
^éÐ
ｘ（２ｒ）＝ｘ１（ｒ）ｘ（２ｒ＋１）＝ｘ２（ｒ}），ｒ＝０，１，…，Ｎ２－１ （１）
Î,
ＤＦＴXZ
Ｘ（ｋ）＝ＤＦＴ［ｘ（ｎ）］＝∑Ｎ－１
ｎ＝０ｘ（ｎ）ＷｋｎＮ ＝∑
Ｎ／２－１
ｒ＝０ｘ（２ｒ）Ｗ２ｒｋＮ ＋
∑Ｎ／２－１
ｒ＝０ｘ（２ｒ＋１）Ｗ（２ｒ＋１）ｋＮ ＝∑
Ｎ／２－１
ｒ＝０ｘ１（ｒ）Ｗ
２ｒｋＮ ＋Ｗ
ｋＮ∑Ｎ／２－１
ｒ＝０ｘ２（ｒ）Ｗ
２ｒｋＮ
（２）
(
)
U + `aU��K
U�
２þ¬b
，0F
Ｎgjìöµ¶
ｘ（ｎ）4
ＤＦＴÌͽN¢ñ<ºj
［５］
Ｘ（ｋ）＝∑Ｎ／４－１
ｎ＝０ｘ（４ｎ）Ｗ４ｎｋＮ ＋∑
Ｎ／４－１
ｎ＝０ｘ（４ｎ＋１）Ｗ（４ｎ＋１）ｋＮ ＋
∑Ｎ／４－１
ｎ＝０ｘ（４ｎ＋２）Ｗ（４ｎ＋２）ｋＮ ＋∑
Ｎ／４－１
ｎ＝０ｘ（４ｎ＋３）Ｗ（４ｎ＋３）ｋＮ （３）
0³
（３）¤¥º¸BÞ�È
６４
5�Ð
：78
ＦＰＧＡ2ÑÒÓ
ＦＦＴＩＰÔmnde
()
·(*
!!!
"#$%&#'()#
*+,
Ｘ（ｋ） ＝ ∑Ｎ／４－１
ｎ＝０ｘ１（ｎ）Ｗ
ｎｋＮ／４ ＋Ｗ
ｋＮ∑Ｎ／４－１
ｎ＝０ｘ２（ｎ）Ｗ
ｎｋＮ／４ ＋
Ｗ２ｋＮ∑Ｎ／４－１
ｎ＝０ｘ３（ｎ）Ｗ
ｎｋＮ／４＋Ｗ
３ｋＮ∑Ｎ／４－１
ｎ＝０ｘ４（ｎ）Ｗ
ｎｋＮ／４ （４）
)
7m8 99, <: 9:¾R;
{j4
ＦＦＴＩＰÄ�f'z{½ïWXh¥6
ÂÒu@
，Ï948FE
、8�g
、FE<ºU�g¨
Y<ɳÀ4:?AEz{
［６］，_EB$«
，·Â¤
Dï@4 þýþ¸m0 þ�5m þ½Ù4Ð
^
［７－８］。ÂÒ
ＦＦＴＩＰÄkvz{
ＦＦＴþ¬�g
、F
E<h¥XµJ4ÂÒ��
，ýþ
ＦＦＴÝÞgJ
、
&ø&sJàõ|
、ùÉýþ�J
、&ø&s
ＦＩＦＯ/
64ÂÒ
，56ï@DE3'À
ＩＰ=E4Ð^
，¤
D�?EFmJàýþ¸4
ＦＦＴýþ
［９］。ÂÒ
ＦＦＴＩＰ
ĦuÐ^o/
１÷0
。
z
１ ＦＦＴº¢
ＩＰ��¿Ö�
o/
１÷0
，̄ ＩＰA~àn
ＲＡＭ、ＲＯＭ、±�q
r¾Ï
、wõ¾Ï
、¢£Jà+µ¾Ï
、ÂÒùÉý
þ¾Å
、©6Lª¾Ïm&sJà+µ¾Ï
，Ｄｉｎ＿Ｒm
Ｄｉｎ＿Ｉ|
ＦＦＴ&øJà4z'mú'
，Ｄｏｕｔ＿Ｒm
Ｄｏｕｔ＿Ｉ|
ＦＦＴºÞ¨�4z'mú'
。ＲＡＭ１m
ＲＡＭ２e
¯�
ＦＦＴ«AѲ´4&øJà
，ＲＡＭ３m
ＲＡＭ４e
¯�
ＦＦＴ«AѲ´4 þ¨�
，ＲＡＭ１m
ＲＡＭ２、ＲＡＭ３
m
ＲＡＭ４¶Zÿ!¨!
。±�qr¾ÏA~q
r=
ＲＡＭÅøJàm�
ＲＡＭ�sJà4±�
。
ＲＯＭ´e¯�
ＦＦＴÐ~4÷Ý.T
。
)
(
<: 9±²<=
� ÂÒ
ＦＦＴ²x
，/ª¡¨!o/
２÷0
，�
*E�
２ùÉm�
４ùÉýþé?ÂÒ«³
，4E
¢£
。&øJàz'mú'¢ºe¯
，Ð
４Ö
ＲＡＭ，Zz{0�¬�&ø�¬�&s
，/¾Ï!
^o/
２÷0
。
z
２ ＦＦＴＩＰ�U�z
７４
()
·(*
5�Ð
：78
ＦＰＧＡ2ÑÒÓ
ＦＦＴＩＰÔmnde
!!!
"#$%&#'()#
*+,
o/
２÷0
，�'&øJà4zJ'¢
Ｄｉｎ＿Ｒ、ú
J'¢
Ｄｉｎ＿Ｉ，Ât&øJà4±�,-
ＡＤＲ，}Ť
ø
ＲＡＭ＿ＡＤＤＲ¾Å
，¢£Y¤4½g:;,ï@g
J412Jà²ø
ＲＡＭ¾Å
，¼&øJà4zJmú
JÂt/±�§Xk4½"
，ＲＤＹ&s
１。ＢＩＴ＿ＳＦＴ¾Åb^&øJà±�4wõºÞ
，z{CF¢P
。
¼Jà±�§Xk½
，ＲＤＹ&s
１，¼
ＲＡＭ＿ＡＤＤＲÓ
ＢＩＴ＿ＳＦＴ�é־Ŵ4�־ŧXk½
，Ú#
r
ＲＡＭ¾Å
，,�'JàÅøÈ
ＲＡＭ4êE±�
。
ＲＡＭ´4JàãYÂÒgJ~^×
，¤ø
ＮＵＭ＿ＩＮ¾Å
，/´&s4Jà
ＤＯＲ／ＤＯＩM|ãY�
２ùÉÓ
�
４ùÉýþ4Jàáµ
。��12Jà¤øùÉý
þ¾Å
ＢＵＴＴＥＲＦＬＹ，ùɾÅIÑ
Ｕ＿ＳＥＬＥＣＴ¾Å¢
£ùÉýþ4¢ñ�
，z{�
２ùÉýþ
、�
４ùÉý
þ4ÂÒ¦u
。/´
Ｒ４＿ＦＦＴ|�
４ùÉýþ¾Å
，
Ｒ２＿ＦＦＴ|�
２ùÉýþ¾Å
，ùÉýþѲ´÷Ð4
÷Ý.Te¯�
ＲＯＭ＿ＲＡＴ¾Å´
，ßࢣï@¢
ñ�4ùÉýþ
，ＢＵＴＴＥＲＦＬＹ¾ÅqrÛD4±�
，
¢£/ þѲ´4÷Ý.T
。¼ùÉýþb^×
，
¨�Jà¤ø
Ｕ＿ＣＮＯＲＭ¾Å
，¤¥áµLªm©6
²x
；/´
ＰＲ,-|E êE4©6,-
，ＰＲ［１∶０］94
３?©6
，ＯＶＦ,-|Jà$s,-
，ÌÒ
１©
ª
ＦＦＴ̈�JàVs�©0TU
，Î~ÌÍ;õ²x
ÂG§Jà§Z
。¼Jà&øb^×
，̈�Jà¤ø
ＮＵＭ＿ＯＵＴ¾Å
，èF
ＤＩＴþ¬&s¨�Âܵɳ
&s
，÷jÐ~
ＮＵＭ＿ＯＵＴ¤¥±�Lª
，ＦＦＴºÞ¨
¡×4¨�zJ'¢
Ｄｏｕｔ＿Ｒ，úJ'¢|
Ｄｏｕｔ＿Ｉ，±
�,-|
Ｒ＿ＡＤＤＲ，ÂÝZ4áµmɳ&s
。
)
)
7m8>Ï?Íb@
�
ＦＦＴＩＰÄ4ùÉýþ¾Å� ´
，ùɾÅ4
ýþѲ
：o�Ö½g:;|,À¨gU÷Ý.T=
Ì4zJ̬¤¥ þ
；oòÖ½g:;|,=Ì´
4zJ¤¥LÔýþ
；�o�Ö½g:;| þ=Ì
¨�U�¨g4LÔýþ
，),ùÉýþ¾Å4¨�
&s
。ÂÒùÉýþIÑ��
２m�
４é?¢ñ�
ØÙDÞ�z{
，/¾Ï/o/
３÷0
。
z
３ ¼Tâ|Ø^º�¼z
o/
３÷0
，Jà&ø½u,-
ＥＮ,-Ò
１，Î
ªÖùÉýþ¾Å4Jà&ø¾Ï
ＮＵＭ＿ＩＮ、÷Ý.
T¾Ï
ＲＯＭ＿ＲＡＴ、¢ñ�¢£¾Ï
Ｕ＿ＳＥＬＥＣＴ¤ø
>u°±
；ＳＴＡＲＴ,-Ò
１，΢ñ�¢£¾Å
Ｕ＿ＳＥＬＥＣＴ
¾Ïº2¤ø°±Ä
。ßàE �Ò
，o�¢£
�
２þ¬ùÉýþ¾Å
，Î,&øJà4z'mú'
²ø
Ｒ２＿ＦＦＴ¾Ï
；o�¢£�
４þ¬ùÉýþ¾Å
，
Î,&øJà4z'mú'²ø
Ｒ４＿ＦＦＴ¾Ï
；o�
¢£*Y�
，ÎÐ~�°±Ä´LøÈÉ3'
，§Z�
�¢�
。¼ùÉýþb^½
，ＦＦＴýþ¨�Jà4z
J'¢
Ｄｏｕｔ＿Ｒ［ｎｂ＋２∶０］，úJ'¢
Ｄｏｕｔ＿Ｉ［ｎｂ＋２∶０］#&øJà4õJ
［ｎｂ∶０］;<�
３õ
，EF©6Lª
¾Ï¤¥©6��
。
ùÉýþ4÷Ý.Te¯�
ＲＯＭ＿ＲＡＴ´
，/´
e¯��
４ýþm�
２ýþ4÷Ý.T
，z'mú'
¢ºe¯
，IÑ�',-
ＥＮ0/>u
，Z��
ＲＯＭe¯�Ù4�E
，ï@¢ñ�4÷Ý.TmE
，IÑ
±�,-
ＡＤＲ¢���
。
*
23
、A÷Rp;�¥ÉB
,� 4
ＩＰĤ¥�F
ＭｏｄｅｌＳｉｍ4��
，�Ò
½gz�Z
２００ＭＨｚ，Jàõ|Z
３６õ
，��
２m�
４é?¢ñ�À
，¢£
１０２４gm
４０９６g4ýþ��
，
/��/(oÀ÷0
。
８４
5�Ð
：78
ＦＰＧＡ2ÑÒÓ
ＦＦＴＩＰÔmnde
()
·(*
!!!
"#$%&#'()#
*+,
z
４ ２００ＭＨｚ１０２４�F
２ＦＦＴ̂ºklst
z
５ ２００ＭＨｚ１０２４�F
４ＦＦＴ̂ºklst
/
４|
１０２４g4�
２þ¬��¨�
，��?þ¬
Àb^Jà%ø4½ÙgZ
１１３１μｓ，b^¨�&s
4½ÙgZ
１２３４μｓ，ýþ½ÙZ
１０３μｓ。/
５|
１０２４g4�
４þ¬��¨�
，�¯?þ¬Àb^Jà
%ø4½Ùg
５１３μｓ，b^¨�&s4½Ùg|
６１６μｓ，ýþ½ÙZ
８３μｓ。
z
６ ２００ＭＨｚ４０９６�F
２ＦＦＴ̂ºklst
z
７ ２００ＭＨｚ４０９６�F
４ＦＦＴ̂ºklst
/
６|
４０９６g4�
２þ¬��¨�
，��?þ¬
Àb^Jà%ø4½Ùg
５３３１μｓ，b^¨�&s4
½Ùg|
５７４１μｓ，ýþ½ÙZ
４０μｓ。/
７|
４０９６g4�
４þ¬��¨�
，�¯?þ¬Àb^Jà%ø
4½ÙgZ
２４５７μｓ，b^¨�&s4½Ùg|
２８６９μｓ，ýþ½ÙZ
４１２μｓ。_Y¦§¢E
Ｘｉｌｉｎｘmn4
Ｖｉｒｔｅｘ－５ｘｃ５ｖｆｘ７０ｔy'¤¥ÍY
、ÚAÚ_m½µ¢£
。,�È4Jà
U/(� z{¤¥#$
，/³J4�5
，Ât�
２００ＭＨｚ½gIJÀï@gJ4
ＦＦＴ²xy¤¥�?
²xÐ~4½Ù
，U��
［１０］Þþ×�È4Jl0#
o©
１÷0
。
¦
１ ＦＦＴC`DlnE
²xy
ＦＦＴgJ
Jà|6
／ｂｉｔ½gz�
／ＭＨｚ²x½Ù
／μｓÂÒ
z�Ï
��
［１０］１０２４ ３２ ２９０ １２６６
４０９６ ３２ ２９０ ５７５
��
１０２４ ３６ ２００
４０９６ ３６ ２００
１０３（�
２） ４６７
８３（�
４） ５９６
４０（�
２） ９８５
４１２（�
４） １３４２
+
RST
��� 4ÂÒ
ＦＦＴＩＰÄWjÇÈB~
、é=
;<m� =E4Ag
，z{¢ñ�ÂÒ
、õ|
ÂÒ
、&ø&sgJÂÒ
。�¦§¨�Â^s
，�
�Jà4ÂÒ
ＩＰÄWj¨!2¾t�Ef'�5
¤¼4Ag
，�
ＦＰＧＡ´Âz{5ÁJK,-²x
，�
²xÁ6mÇÈB«ÁYjd[
。tu²xgJ4Ò
L
，/dSB,YLªÃ
。
（���
５３�
）
９４
ÕÖ
：78
ＤＳＰ2Ñ×ØÇÙÚÛÜ2mn
()
·(*
!!!
"#$%&#'()#
*+,
z
９ öÓd
z
１０ x�8RzØ
è�/"
，*�ö«¬qr4_B¤z,-4
z�&s_B6k
、©65
、�É/E
、í�P®°Ö
×u@~
，®0¯¤z,-rry4ÆD«Ú
，ý¥$
Z/E
，568²DE~^
［７］。
+
RST
��9s��?�F
ＤＳＰäÎ_B¤z,-rr
y4z{«_
，àfqr�� 1x
，�ö�� Ѳ
´÷Ðb^4.��é
。�E
ＤＳＰBÁ4ýþÁ6
，
z½qr_B¤z,-
。bc¿-Z
ＴＭＳ３２０Ｆ２８１２4
ＤＳＰ�SDZýþ²xt´É©D�S�qrJK
¸¤z,-
，h�E
Ｄ／ＡÝÞy
ＤＡＣ８５６５¤¥J¾Ý
Þ
，W×*,-Lx&s¾"¤z,-
，̄�¿¤z,
-rry4r<\n!6
。
qr>?
［１］ ��´
，̈78
．�&54r<°J
［Ｊ］．?(jk�
9
，２００８（５）：３８－４２．［２］
5:�
，�y;
，Ü<
．�F
ＴＭＳ３２０Ｆ２８１２4
ＤＳＰ-Pb
c�
［Ｊ］．̀n`T´$$Ø
，２００９，３１（１）：８３－８５．［３］
�´$
，=~
，4�>
，<
．ＴＭＳ３２０Ｘ２８１ｘＤＳＰ1xt
Ｃ²
µºr
［Ｍ］．pq
：pq����#$s}~
，２００８．［４］
f.ª
．ＴＭＳ３２０Ｆ２８１ｘＤＳＰ1xtDEzÃ
［Ｍ］．pq
：p
q����#$s}~
，２００７．［５］
�Ýl
．�F
ＤＳＰ4JK,-rry�
［Ｍ］．wq
：w
qx8#$
，２００９．［６］
z-�
．�F
ＤＤＳ4¤z,-rry4deUz{
［Ｄ］．RS
：Rp8�#$
，２００５．［７］
X??
，ñ@ª
，�Å^
，<
．�F
ＡＲＭ＋ＤＳＰÂ!4
�&5¤Î,-rry�
［Ｊ］．w(`X
，２０１０，３（２０）：
檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪檪
１４１－１４４．
（N��
４９�
）
qr>?
［１］ z��
，A�
．ＷｉｎｄｏｗｓEFÀ
ＦＦＴOÄh¥þ¬4�
z{
［Ｊ］． þÄkvUr<
，２０１０（９）：７４－７７．［２］
v!B
．JK,-²x
［Ｍ］．pq
：�%#$s}~
，２００３．［３］
C�
，vDj
，EÅ�
．�F
ＣＵＤＡ4òó̬m
ＦＦＴB
u#ñ
［Ｊ］． þÄ8²
，２００９，３５（１０）：７－１０．［４］
zF
，�¿é
，?�ª
，<
．�?
ＦＦＴh¥²xÄ4� U
z{
［Ｊ］．RS`Tjk#$$Ø
：äWj$}
，２０１０，３７（４）：６３０－６３５．
［５］ �G~
，�Õ�
，H8I
，<
．�?�Fh¥ þ4BÁ
ＦＦＴＩＰÄ�
［Ｊ］． þÄUJK8²
，２０１０，３８（４）：１３９－１４１．
［６］ fbJ
，�K
，LM±
．�?5Áh¥
ＦＦＴ²xy4
ＶＬＳＩ¨!�
［Ｊ］．̀TkvDE
，２００４（１２）：４５－４８．
［７］ ＧＨＩＳＳＯＮＩＳ，ＣＯＳＴＡＥ，ＭＯＮＴＥＩＲＯＪ，ｅｔａｌ．Ｃｏｍｂｉｎａｔｉｏｎｏｆｃｏｎｓｔａｎｔｍａｔｒｉｘｍｕｌｔｉｐｌｉｃａｔｉｏｎａｎｄｇａｔｅ－ｌｅｖｅｌａｐｐｒｏａｃｈｅｓｆｏｒａｒｅａａｎｄｐｏｗｅｒｅｆｆｉｃｉｅｎｔｈｙｂｒｉｄｒａｄｉｘ－２ｄｉｔ／ｆｆｔｒｅａｌｉｚａｔｉｏｎ［Ｃ］．２０１１１８ｔｈＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＥｌｅｃｔｒｏｎｉｃｓ，ＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍｓ（ＩＣＥＣＳ），２０１１：５６７－５７０．
［８］ ＭＡＴＥＵＳＢＦ，ＥＤＵＡＲＤＯＡ，ＣéｓａｒｄａＣｏｓｔａ，ｅｔａｌ．ＭａｒｔｉｎｓｄｅｓｉｇｎｏｆｐｏｗｅｒｅｆｆｉｃｉｅｎｔｂｕｔｔｅｒｆｌｉｅｓｆｒｏｍＲａｄｉｘ－２ＤＩＴＦＦＴｕｓｉｎｇａｄｄｅｒｃｏｍｐｒｅｓｓｏｒｓｗｉｔｈａｎｅｗＸＯＲｇａｔｅｔｏｐｏｌｏｇｙ［Ｊ］．ＡｎａｌｏｇＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔｓａｎｄＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ，２０１２，７３（３）：９４５－９５４．
［９］ �¬
，�$
，�N
．Eg
ＦＦＴ�
ＴＳ２０１�45�z{
［Ｊ］．pqx8#$$Ø
，２０１０，３０（１）：８８－９１．［１０］
f%
，��
，O_�
．�?ÏÄtz½
ＦＦＴþ¬¾Ï�
Uz{
［Ｊ］．Rp8�#$$Ø
，２００９，２７（２）：２４０－２４４．
３５