1. famílias lógicas nmos e cmos - fenix.tecnico.ulisboa.pt · transistores nmos e pmos de...

1. Famílias Lógicas NMOS e CMOS

Planeamento: 2,5 semanas de aulas teóricas (7,5 horas) #1

Revisão:

Transistores NMOS e PMOS de reforço e de deplecção.

Zonas de funcionamento de um transistor MOS:

Corte, Tríodo e Saturação.

Famílias lógicas

Inversor como circuito lógico básico.

Características genéricas de uma porta lógica

Tensões limites;Margem de ruído;Potência estática e

dinâmica;Atraso de propagação;Fan in e fan out.

Circuitos Digitais NMOS.

Potência estática e dinâmica; Atraso de propagação;

Inversores NMOS com carga de reforço e de deplecção.

Característica de transferência. Efeito de corpo.

Funcionamento dinâmico.

Circuitos Digitais CMOS Convencionais.


Característica de transferência; Funcionamento dinâmico;

Circuitos Digitais CMOS Especiais.

Portas de Lógicas de Passagem.

Lógica Tri-state.

Circuitos Digitais NMOS e CMOS complexas

Projecto e dimensionamento.

9/6/2011 Electrónica I (MEEC) ©[email protected] 12


Transistor MOS

Estrutura:

D-Dreno (Drain)

G-Porta (Gate)

S-Fonte (Source)

B-Substrato ou corpo (Bulk)


Transistor MOS

D-Dreno (Drain)

G-Porta (Gate)

S-Fonte (Source)

B-Substrato ou corpo (Bulk)


Transistor MOS

Porta com tensão positiva cria zona de deplecção:

IG=0 Porta isolada

IB=0 Junções BD e BS

Polarização inversa.

ID=IS (KCL)

Se VBS=0

terminal B não intervém.


Transistor MOSCurvas Características

Saturação

Corte.


Transistor MOSZonas de Funcionamento

Corte

vGS < Vt → iD =0 Não há portadores entre D e S

Vt tensão de limiar ou de “threshold” 1~3V típico, <1V em CIs

Condução

vGS > Vt → iD ≠0 Forma-se canal (dentro da zona de deplecção): electrões atraídos para debaixo da porta –inversão de p para n

Transistor NMOS ou de canal n (electrões livres), pode conduzir

(iD ≠0 ) se vDS ≠0

Tríodo ou Saturação


Transistor MOSCondução: Tríodo

(definição varia)

proporcional a

resistência comandada por tensão

1

2

0

0

0 ( 0

[2( ) ]

)

0

1

2

[2( )

eq

GS t DS GS t

DS GS t

GS t DS

D DS

DS GS t

D n GS t DS DS

n n OX

D n GS t DS

R

v V v

i k v V v v

Wk

v V

v v V

v V v

i v

CL

i k v V v

v v V

µ

−

→ = − −

=

→

> ∧ < < −

< < −

> ∧ ≥ ≈

≡

< <

=

<

−

−

2

0

]DS

v

≈

−


Transistor MOS Condução: Saturação

2

0

(aprox.)

gerador de corrente comandado por tensão

VCCS não linear (quadrático)

amplificador

interruptor

( )

não depende de

Saturação

Tríodo e corte

GS t DS GS t

D GS t

D DS

i k v

v

v

V

i

v V v V> ∧ ≥ − >

→

→

=→ −


Resumo: NMOS

2

2

Corte:

Condução:

Saturaçã

0

0

o

Tríodo 0 2

( )

[ ( ) ]

GS t D

GS t DS D n GS t

DS GS t D n GS t DS DS

v V i

v V v i k v V

v v V i k v V v v

→

→

< =

< − < = −

< < − = −→ −


Transistor MOSParâmetro k

0

1

2

3 97

-2

2

AV

mobilidade dos electrões no canal

capacidade por unid. área

const. dielétrica do SiO

espessura do óxido "thickness"

largura do canal "width"

compriment

µ

µ

ε

ε ε

→

=

→

→

→

→

→

=

= .

n n OX

n

OX

OX

OX

OX

OX

Wk C

L

Ct

t

W

L o do canal "length"

aspect ratio"→ "W

L


Transistor MOSParâmetro k

10 0 13

2 65

2 28

min

min

min

tecnologia de 130nm (2004): nm; μm

tecnologia de 65nm (2005): nm; nm

tecnologia de 28nm (2008): nm; nm

= =

= =

< =

.OX

OX

OX

t L

t L

t L

Lei de Moore: Duplicar o número de transistores a cada 1.5 anos


Transistor NMOS Efeito de corpo

0

com0

aumenta com (NMOS)

2 2

Com componentes discretos

B ligado a S

Circ.integra

0 não há ef. corpo

há ef. corpo s

dos:

B ligado à alimentaç e ão

0,

SB

t SB

t t f SB f

SB

V

SB

V V

V V v

V

V

γ φ φ

=

= +

=

+ −

→ →

→

→

≠


Transistor PMOS

2

(mesmo funcionamento que NMOS, troca sentido das correntes e tensões)PMOS

Corte:

Condução:

Saturação

0

0

Tríodo 0

< =

< − < = −

<

→

→

=→< −

( )

SG t D

SG t SD D p SG t

SD SG t D p

v V i

v V v i k v V

v v V i k 2

igual a PMOS em relação a ;

poço faz de substrato do transistor

2

Efeito de Corpo:

− −[ ( ) ]

DD

SG t SD SD

V

v V v v


CMOS →NMOS+PMOS


Transistores MOSNMOS e PMOS (deplecção)

Mesmas equações que transistor

NMOS ou PMOS de reforço com

Vt<0


Exemplo: Circuito Básico

Vt=1V

k=100µAV-2

RD=20kΩ

VDD

=5V

2

(a) Corte

(b) Condução: Saturação? Tríodo?

Hipótese: Sa

0 3V

0

2V 2V

=100

t.

Confirma hipótese ?: Sa

A

3V t

(

c 5V)

µ

= <

= = − =

= = >

= −

= − = > −

=

→

→

.

;

( )

I t

D O DD D D DD

I GS t

D n GS t

O DD D D GS t

I G

v V

i v V R i V

v v V

i k v V

v V R i v V

v v

2

2

Condução: Saturação? Tríodo?

Hipótese: Sat.

Confirma hip.? Sat Tríodo

Hipótese:Trío

5V

=1 6 A

27V

do

2

= >

= −

= − = − < −

= − −

−→=

→

→

( ) .

[ ( ) ]

S t

D n GS t

O DD D D GS t

D n GS t DS DS

DD OOD

D

V

i k v V m

v V R i v V

i k v V v v

V vvi

R

( )2

Co

2

n

1 5 2 5 0

8 18

0 305

0 235

firma Tríodo

− − + =

< −= =

−= ≈

. .

.

.

.

I O

GS tO DS

DD O

D

D

v v

V

V v Vv v

V vi mA

R


Funcionamento Analógico Básico

PFR: O que sucede se o PFR estiver em VI=0V ou VI=5V?

ganho de tensão

Sinais = variações de tensão

AMPLIFICADOR

sinais fracos: troço linea

proporcional

r

O v I

O I

v A v

v v

→∆

≈ ∆

≈

∆ =

∆

Ov∆

I

v∆


Funcionamento Digital Básico

Se vI = 0V (0 lógico)→ vO = 5V (1 lógico)

Se vI = 5V (1 lógico) → vO ≈ 0V (0 lógico) INVERSOR

NORNAND



Revisão:




Famílias lógicas















Lógica Tri-state.





Circuitos Digitais MOS

Circuitos Digitais

Famílias lógicas

ASIC Application Specific Integrated Circuit

VLSI Very Large Scale Integration

“Full-custom”; “Semi-custom”; “Gate-array”; FPGA

FPGA Field Programmable Gate Array

alto sinais digitais nível

baix

H 1 lógica pos

o (aq

itiva

L 0 ui adoptada)

→

→

→

NMOS

CMOS

circuitos do mesmo tipo, mesma tecnologia, mesmas características

ASICs, memóriasMOS

Componentes uso geral

ouTTLBipolar

ASICsECL

→


Inversor (circuito lógico básico)

Características ideais

0

VDD

0

VDD

VDD

vIVDDVDD/2

vO


Conceitos e notaçãoTensões limites, margens de ruído

VOH → tensão de saída mínima no estado 1

VOL → tensão de saída máxima no estado 0

VIH → tensão de entrada mínima que é interpretada como estado 1

VIL → tensão de entrada máxima que é interpretada como estado 0

Margens de ruído (interessa maximizar) NMH = VOH - VIH

NML = VIL - VOL


Conceitos e notaçãoPotência dissipada: estática e dinâmica

( )

[ ]

: :

l

D DH DL

B DD l DD l DD l DD

I O

C

P P P

W QV C V

v

C V C

v

V

= +

= =

→ ⇒ →

= +

→

fo

2 2 2

rnecida pela bateria armazenada dissipada na

em carga (ou interruptor)

Potência estática

1

2

consumo médio nos estados 0 e 1

1 1 0

Potência dinâmi

0

ca

1

1 1

2 2

[ ] : :B l DD l DD l DD

B l D

I O

D

DDl

W C V C V Cv

V

W C V

v

P f C V

→ ⇒ →

= + ==

→ =

energia dissipada num período

dissipadano interruptor

2 2 2

2

2

2 0 1 1 0

potência dissipada dinâmica

1 1

2 2

1

2


Conceitos e notação

Atraso de propagação

OH OL

tempo de subida ( )

tempo de descida ( )

(tempo medido entre 10-90%

dos valores de V e V )

atraso de propagação de "High" para "Low"

atraso de propagação de "Low" para "High"

(te

r

f

PHL

PLH

t rise

fallt

t

t

→

→

→

→

( )

mpo medido entre 50% de e )

atraso de propagação

Produto atraso-potência

factor de qualidade da família lógica

(interessa que seja baixo)

1

2

Potência estática média

P PHL PLH

P D

D

I O

t t t

t P

P

v v

→

= +

⋅

→

→


Conceitos e notação

fan in, fan out

Entradas e saídas

“fan in” – número de entradas de uma porta

“fan out” – número de entradas (de portas da mesma

família lógica) que a saída de uma porta pode actuar


Catálogo de uma porta NAND



Revisão:




Famílias lógicas















Lógica Tri-state.





Circuitos NMOS

Inversor NMOS

Potência estática não nula

Menores margens de ruído

Tempos de subida, descida, propagação diferentes

Menor número de transistores

Portas NMOS

VDD

vO

A

pull-up

pull-down

Bloco

SelectorZ


Circuitos NMOS Inversor NMOS

Carga resistiva

(resistência linear)

R alta, área baixa ⇒R pouco precisa

Usa-se em memórias

Carga de reforço

(resistência não linear)

∆vO/ ∆v

I⇒margens de ruído baixas

Carga de deplecção

(aprox. fonte de corrente)

Há efeito de corpo

Pseudo N-MOS

(aprox. fonte de corrente)

Tecnologia CMOS


Inversor NMOSPotência dissipada: estática e dinâmica

considera-se: inversor ideal, resistência de carga R, interruptor ON resistência nula.

Se interruptor tiver valor de resistência não nula e alteram-se e os resultados também.

Nota:

Potência est

OH OLV V

( )

[ ]

:

;

:

fornecida pela bateria armazenada diss

2

2 2

ipada em

2

1ática

2

0 0

Potência dinâmic

consumo médio nos estados 0 e 1:

a

1 1

2

NMOS estado 1 0

1 1 0 0

2

1

= +

= =

= = =

→

→

→ ⇒ →

+

→

l

D DH DL

DDDH DL

B DD l DD l DD l D

I O

C

D

v

P P P

VP P

R

W QV C V

v

C V C V

[ ] : :

nacarga (ou interruptor)


dissipadano in

2 2 2

2

terruptor

2 0 1 1 0

potência dissipada dinâmic

1 1

2

a

2

1

2

= + =

→

=

→

→ ⇒

=

B l

I O

DD l DD l DD

B l DD

DDl

W C V C V C V

W C V

v v

P f C V 2


Inversor NMOS com carga de reforço

Característica de Transferência

M1

M2

M1

corte

M1

sat

M1

tríodo

M2 sempre saturado

1 2

2

1 1 1 1 1

2

2 2 2 2 2

1 2 2 1 2 1 1 2

constante inclinaçã

1 2

o

( /inclinação

, saturados e =0

1( ) ( / )

2

1( ) ( / )

2

/ /

( ) line /ar

λ

µ

µ

= − =

= − − =

∆= − = −

∆

= → = − + −

→

D I t n OX

D DD O t n OX

D D O DD t t I

O IO

I

M M

i k v V k C W L

i k V v V k

v W Lk

C W L

i i v V V k k

k

V k k v

v vv

1

2

1 2

2

interessa elevado:

margens de ruído maiores área maior

usualmente:

)

( / )

/ 8 ;≥

−

∆

∆

=OH D

I

D t

O

W L

k k

V V

mas

V

v

v




M1

M2

1 0

2 0

com

2

0

aumenta com (NMOS)

Com componentes discretos

B ligado a S

Circ.integrado

0 não há ef. corpo

há ef. corpo em

s:

B ligado à alimentação,

porque

2

0

SB

SB

t SB

t t

t t f

SB

SB

V

V

M V

V V

V V

V V vγ φ

=

= →

≠

→ →

→

=

= + + 2 m2 enor OH Df

D tV V Vφ

⇒ −

= −



Funcionamento dinâmico

( ) ( ) ( ) ( )22 2 2

tempo de atraso ;

1( );

1

22

pLH

D pLH l OH OLa D Dv Fv Da D

t

i t C i i iV V= − = +




( ) ( ) ( ) ( ) ( ) ( )1 2 1 2 1 2

0

1 2

1tempos de atraso ; despreza-se efeito de corpo: ( )

1

2

2

1( );

2

pHL p

D D D D D Dav

LH p pHL pLH

D D pHL l O BH OLv A Ca Ci i i

t t t t t

i i t C V V i i i − = − + −

≠ = +

− = −


M1

M2

Inversor NMOS com carga de deplecção


M1 c.

M2 tr.

M1 s.

M2 tr.

M1 ,M2

sat.

M1 tríodo

M2 saturado

2

2

2 2 2

2

2

2 2 2

2 20

com0

se (saturação)

se (tríodo)

2 ( ) ( )

efeito de corpo

2 2

vantagens em relação à carga de reforço:

margens de ruído m

SB

DD O t

D t

DD O t

D t DD O DD O

t t f O f

V

V v V

i k V

V v V

i k V V v V v

V V vγ φ φ

=

− ≥

=

− <

= − − −

= + + −

aiores área menor

( )

produto atraso-potência menor (pouco)

OH DD

e

V V=


Inversor NMOS com carga de deplecção


( ) ( ) ( ) ( ) ( )

( ) ( ) ( ) ( )

1 2 1 1 2

2 2

1 2

2 2

1tempos de atraso ; (

1

2

)2

1( );

2

1( );

2

1

2

pHL pLH p pHL pLH

D D pHL l OH OLav

D

D D D D Dav B C C

D D Dav DpLH l OH OLav F

i

t t t t t

i i t C V V i i i i

i ii t C iV V

≠ = +

− − = + −

= +

−

= −

=



Revisão:




Famílias lógicas

















Lógica Tri-state.9/6/2011 Electrónica I (MEEC) ©[email protected] 51


Circuitos CMOS convencionais

Inversor CMOS

Potência estática nula

Maiores margens de ruído

Portas CMOS

convencionaisVDD

vOvI

transistor de

“pull-up”

transistor de

“pull-down”


Conceitos e notaçãoPotência dissipada: estática e dinâmica

( )

[ ]

:

;

:

fornecida pela bateria armazenada dis

em

2 2 2

Potência estática

10

2

0 0

Potência

consumo médio nos estados 0 e 1

CMOS estado 1 0

1

dinâmica

1 1

2 2

1 0 0 1

→

→ →

→ ⇒ →

= + =

= =

= = = +

l

D DH DL

DH DL

B DD l DD l DD l DD

I O

C

P P P

P P

W QV

v

V

v

C V C V C

[ ] : :

sipada nacarga (ou interruptor)


dissipadano interrupt r

2 2 2

2

o

1 1

2 2

1

2

2 0 1 1 0

potência dissipada dinâmica

= + ==

⇒ →

→

→

B l DD l DD l DD

B l

I

DD

O

W C V C V C V

W C V

v v

P 2= DDlf C V


M1

M2

Inversor CMOS convencionalCaracterística de transferência (estática)

1 2

1 2

Circu

1 2

1 2

1 2 1ito simétri o

2c

, adaptados

Não há efeito de corpo:

:

B S ( 0, )

( / ) (

/ )

B B DD

t t

n

D D

t

p

i i

V V V

V V V

k L WM

k LM

Wµ µ

≡ = =

= =

= → =

=

1 2, saturados

2

/

2

2

2

DDt

DD DDDD t

I

t

DD

O

M M

VV

V VV V V

v V

v

> −

< − − =

=

+

→


Inversor CMOS convencionalCaracterística de transferência (estática)

( )1 2

1 2 1 2

2 2

tríodo, saturado

, adaptados, =0

1

2 2( ) 2 2( )

1 2

1 , 2

por estarem ad

2( ) ( )

2

1(5 2

aptados h

)8

á

I t O O DD I t

D D

O OO I t O DD I t

I

DDO IH

IH DD

I I

OI IH

I

t

M M

i i M M

dv dvdv v V v V v V

dv dv

v V v v V v V

Vv V

V V

dv

dvv V

dv

V

λ=

→

→ → + − − = − − −

= − ∧ =

− − = − −

= −

⇒

→

= −

simetria: 2 2

5 , 1 2.1 2.9

Caract. Transf. próxima do ideal margens de ruído elevadas

Potência estát

1(3 2 )

ica nu

8

Exemplo:

la

IL DD t

DD DDIH IL

DD t IL IH

V VV V

V V V V V V V V

V V V

− = −

→

=

= +

= → = ∧ =

→


Inversor CMOS convencionalAtraso de propagação

( )1 2, adaptados, =0

pHL pLH pt t t M M λ= =



( )1 2

1

2

1

1

2

1

2

2

, adaptados, =0

1 :

( ) ; ( )

2 :

12( ) ;

12( )

2 )

(

1

)

(

l tA

DD

pHL pLH p

O DD t l O D A

D DD t O DD DD t

O DD t D l O

OD DD t O O

l DD tO O

DD t

B

l

t

t t t M M

v V V C v I t

I k V V v V V V

v V V i dt C dv

dvki k V V v v dt

C V Vv v

V V

kt

C

C Vt

k V V

λ= =

→ > − ∆ =

→ = − ∆ = − − ⇒

→ < − = −

→ = − − − = −−

=

−

−

− =

/23 4

ln2 ( )

Exemp

2( )

0.85lo , 1:

DD

DD t

D

V

DD t V V

lDD

D tlB

DD

D

DD

t p

t

D

V

V V

CV V V

VCt

k

V tkV

V V V−

⇒−

=

−

= → =

−=∫ ⋯



Oscilador em anel (usado para medir

atraso)

n inversores

n ímpar

2p

T n t=


Portas NMOS com carga de reforço

NOR

L L H

L H L

H

A B Y

L L

H H L

NAND

L L H

L H H

H

A B Y

L H

H H L

,

A,B

,

Porta NOR: Por

Comparação: ,

1inversor com 2 ita NAND:

O.K necessário duplicar W

p

nversor com 2

maior, menor menor,

orta

o

s

. mai r

A B OH

eq A B eq A B

eq OL eq OL

Q Q A B V

W W W W

L L L L

k V k V

= = =

= =

→ →

→

→ →

NOR preferíveis


Portas NMOS com carga de deplecção

NOR

L L H

L H L

H

A B Y

L L

H H L

NAND

L L H

L H H

H

A B Y

L H

H H L

,

A,B

,

Porta NOR: Por

Comparação: ,

1inversor com 2 ita NAND:

O.K necessário duplicar W

p

nversor com 2

maior, menor menor,

orta

o

s

. mai r

A B OH

eq A B eq A B

eq OL eq OL

Q Q A B V

W W W W

L L L L

k V k V

= = =

= =

→ →

→

→ →

NOR preferíveis


Portas CMOS convencionais

NOR

L L H

L H L

H

A B Y

L L

H H L

NAND

L L H

L H H

H

A B Y

L H

H H L

, , ,

, , ,

Porta NOR: Porta NAND:

Dimensionamento:

(Bloco NMOS) (Bloc

inversor com

(Bloco PMOS)

inversor

com 2

N inversor N AeB N inversor

P inversor P AeB P inversor

W W W

L L L

W W W

L L L

⇒ =

⇒ =

, , ,

, , ,

o NMOS)

inversor com 2

(Bloco PMOS)

inversor c

Equivalente a inversor: considera-se pior s

om

ituaçã

N inversor N AeB N inversor

P inversor P AeB P inversor

W W W

L L L

W W W

L L L

⇒ =

⇒ =

→

o


Dimensões dos transistores

NMOSblocos transistor equivalente:

PMOS

margens de ruído, atraso nunca são piores que no inversor

1Tríodo: condutividade equivalente proporcional a

1 para elo

2

l :

equiv inversor

OX

eq

k k

Wk C

L

W

L

µ

≥

→

=

1 1 1

1 2 1 2

min Admite-se: todos os transistores com (área é proporcional a )

série:

2

3 inversor com transistores adaptados: ( / ) ( / ) NMOS

eq

n n p p

W W W W W

L L L L L

L W

W L W Lµ µ

− − −

= + + = + +

= ⇒

⋯ ⋯

Porta NOR: Porta NAND:

para

: PMOS: /

(com N entradas) (com N entradas)

(Bloco NMOS): (Bloco NMOS): N

(Bloco PMOS): N ( / ) (Bloco PMOS): ( / )

área 1 área

C

n p

n p n p

n n

p p

W W

W W

W W

NLW N NLW N

µ µ

µ µ µ µ

µ µ

µ µ

= + = +

→

MOS portas NAND são preferíveis.


Exemplo

( )

min

___________

___________

Admite-se todos os transistores com 0.25

Inversor com transistores adaptados:

0.375 1.25

Associações série/paralelo

Bloco NMOS:

Leis de Morgan:

n p

L m

W m W m

y C D B A

A BA B

A B

µ

µ µ

=

= =

= + ⋅ +

= ⋅+

⋅

⋯

A B= +



Revisão:




Famílias lógicas

















Lógica Tri-state.



Circuitos CMOS especiais Portas Pseudo-NMOS

Porta CMOS convencional com

N entradas ⇒ 2N transistores

Portas CMOS especiais com

N entradas ⇒ N+1 transistores:

Simplifica alguns circuitos; pode conduzir a menor área e consumo.

Semelhante a NMOS com carga de reforço, não há efeito de corpo em M2.

VOL ≠0 ⇒kn= 4 a 10 kp

para reduzir VOL

id ≠0 com saída L

(Pd estática ≠0)

Piores margens de ruído

Usado em circuitos com saída quase sempre a H: ex. descodificadores de endereços para memórias.

Porta NOR com menor área que NAND.


Porta de Passagem/Interruptor NMOS

( )

( )

2

0

com0

_ 0

2

0

corr. carga decrescente

2 2

com 1.5

corr. descarga constante até

depois entra

baixo

na zona de tríodo mas desc

SB

OH

D DD O t

t t f O f

V

O final DD t t t

D DD O t

O DD t

i k V v V

V V v

v V V V V

i k V v V

V

V

v V

γ φ φ

=

= − −

= + + −

= − ≈ →

= − −

= −

arrega

até 0


Porta de Passagem/Interruptor CMOS

vOVtn VDD-Vtp VDD

Qp tem ef.

corpo

vOVtp VDD-Vtn VDD

Qn tem ef.

corpo

•Há sempre 1 trans. a conduzir, níveis lógicos não se degradam.

•Resistência equivalente varia pouco.


Portas CMOS especiais Portas de passagem

CMOS convencional : interruptores comandados pelas entradas ligam saída a VDD ou massa.

CMOS com portas de passagem: interruptores comandados por algumas entradas, ligam saída a uma das restantes entradas.

X2

X1

X2

X2

X1

X2

Y=X1.X2

Y=X1.X2

• Regra: Cada nó deve estar sempre ligado a uma entrada, ou a VDD ou à massa.


Portas CMOS especiais Interruptor NMOS+inversor CMOS

1

1

conduz estática 0

Acrescentar para restaurar

se a tecnologia permitir,

interruptor NMOS com 0

A DD O DD t

P d

R O DD

t

v V v V V

Q P

Q v V

V

= → = − →

→ → ≠

=

≈


Portas CMOS especiais Exemplos

Multiplexer EXOR

Problemas Recomendados

#1 2.1-2.4 [CCTBM] e/ou 4.1-4.33 [MC]

#3 8.1, 8.2 [CCTBM] e/ou 10.38-10.45 [MC]

#4 8.3, 8.4 [CCTBM] e/ou 10.12-10.24 [MC]

#5 8.5-8.8 [CCTBM] e/ou 10.25-10.56 [MC]


1. famílias lógicas nmos e cmos - fenix.tecnico.ulisboa.pt · transistores nmos e pmos de...

Documents