6

2. デバイスプロセス概要

2.1 エレクトロニクス機器とエレクトロニクス・デバイス

エレクトロニクス･デバイスとはエレクトロニクス機器の機能を担う重要構成要素

である。その最も重要なのは半導体素子であり、その中心は IC である。従ってデバ

イスプロセス 1 では半導体 IC のプロセス技術を中心に話しを進める。

最初にエレクトロニクス機器と半導体素子の現在の生産状況について述べよう。電

子情報技術産業協会(JEITA)の 2006 年統計によると世界のエレクトロニクス機器の生

産額は 148 兆円、そのうち日系企業の生産額は 40 兆円、全世界の 27%である。この金

額はどの程度の意味があるのかすぐにわからないのは、我々の個人的貨幣観念からあ

まりにかけ離れているからである。日本の GDP が約 500 兆円、通常国家予算が 82 兆

円、輸出総額が 66 兆円、輸入総額が 57 兆円という統計数値と比較すると多尐感じが

わかる。

日本企業のエレクトロニクス機器国内生産額は 20 兆円、内輸出額は 15 兆円である。

従って国内生産額は GDP の 4%であるが日本の外貨獲得の 23%である。一方世界の半

導体生産額は 28 兆円であり、これはエレクトロニクス機器生産学の 5.6%にあたる。

日系企業の半導体生産額は 6 兆 2 千億円、全世界の約 22%である。20 年前に日本は世

界の半導体製造基地と呼ばれ、生産比率は全世界の約 50%であった。現在では半導体

の地域別生産比率を非常に大雑把に言えば、日本、米国、ヨーロッパが各 20%弱、韓

国･台湾･中国を中心とする東アジア諸国が 40%強である。以上でわかるように半導体

素子とエレクトロニクス機器は日本の産業の中で極めて重要な位置にある。

2.2 IC の機能とチッププロセス

(1)半導体素子の分類

半導体素子には様々な種類があるが、分類にも様々な観点がある。以下には 6 項目

の観点を整理する。

第一の観点は個別半導体と IC(Integrated circuit：集積回路)の区別である。一つの素子

の内部に同じ機能をもつ複数の電気回路(多くの場合にはトランジスタ)が組み込まれ

ているか否かによる。個別半導体はダイオード(整流器)、サイリスタ、発光ダイオー

ド、オペアン(オペレーショナルアンプリファイア)等々特殊な機能をもつものが多い。

生産総額の上では IC が全体の約 86%で圧倒的に多い。以下の第二から第六までの観点

は主として IC の分類に関するものである。

第二の観点は IC の基板構成がモノリシックかハイブリッドかの区別である。前者

は基板自体が半導体物質でありその中に様々な電気回路が形成されるが、後者は基板

がセラミックスやガラス等の絶縁体物質でその上に IC や個別トランジスタ、抵抗、

コンデンサ、インダクタ等々回路素子が取り付けられて全体として IC の機能を果す。

生産額の上ではシリコンウェーハから出発して製造されるシリコン・モノリシック IC

が圧倒的に多い。

7

第三の観点はモノリシック IC の単位回路要素であるトラジスタの構造形態による

区別であり、主なものはバイポーラ(接合型)か MOS(チャネル効果型)かである。MOS

はまたチャネル部分の伝導機構により n-MOS、p-MOS の二種類に区分されるが、同じ

IC 内部で n-MOS トラジスタと p-MOS トランジスタを 1 組のペアとした多数のトランジ

スタを組み込んだ IC は CMOS(complementary：相補性)と呼ばれる。CMOS は消費電力が

尐ないので生産額の上では全体の約 79%であり、圧倒的に多い。バイポーラはトラン

ジスタ回路の応答速度が大きく、アナログ素子に使われ全生産額の約 10%を占める。

同じ IC チップの中にバイポーラと MOS の異なるタイプのトラジスタを組み込んだも

のは bi-MOS と呼ばれて、構造が複雑であるが全生産額の約 5%である。このほかには

ECL(emitter coupled logic)、GaAs、TTL(transistor-transistor logic)、NMOS 等の素子形態がある

が合計でも全生産額の約 6%に過ぎない。

第四の観点はデジタルとアナログの区別であり、信号処理電気回路方式の相違を示

す。デジタルはメモリ、ロジック、メモリ･ロジック混載等の IC で使われる。アナロ

グは増幅器や電圧制御器で使われる。生産額の上ではデジタルが圧倒的に多い。

第五の観点は開発形態で、標準品とカスタム(オーダーメード)である。IC の製造に

は設計、製造から検査まで大変な人手と工程が必要であり、莫大な量産により単価が

実用的レベルに抑えられる。従って洋服のオーダーメードのように 1 個だけ特殊な IC

を作るのは工業的には成立しないが、それでも既存の IC では性能を出すことが難し

い特殊な商品への応用を目指して作られるものはカスタム IC とよばれ標準品または

汎用品と区別される。

第六の観点は生産形態で、多品種尐量生産と尐品種大量生産の区別である。IC メー

カーにとっては経営の観点からは、IC 市場を独占して尐品種大量生産するのが理想で

あるが、一方では他社との競争のために IC 生産工場を多品種尐量生産に対応せねば

ならぬ場合も多い。

以上 6 項目にわたり半導体素子の分類観点を説明したが、まとめると最も代表的な

ものは MOS-IC である。以下の半導体素子プロセス技術では特別に断らない限り

MOS-IC の製造を暗黙の前提とする。第五、六の観点は直接にはプロセス技術には関連

しないが間接的に影響を与える場合もある。

(2)IC の集積度、代表的 IC、主要用途

IC の集積度は 1 チップ内のトランジスタの数で表 2-1 に示すように分類される。

これらの中で代表的なVLSI, ULSIはメモリ ICのRAM(random access memory, DRAM, SRAM)、

ROM(read on memory, フラッシュメモリ)やロジック(logic, 論理演算素子, MPU, MC)及び

メモリ・ロジック混載 IC(system IC, システム IC)である。そして生産額の上ではこれら

の合計が半導体素子の約 70%を占める。

半導体素子の使用製品はエレクトロニクス機器と呼ばれるが、それらは主な用途と

その比率は次のようになる。第一位はコンピュータとその周辺機器で全半導体生産額

の約 32%にあたる。第二位は民間消費品(家庭電気製品)で全体の約 21％にあたる。第

8

三位は通信機器で全体の約 17%にあたる。第四位は産業機器で全体の 14%である。第

五位は防衛･宇宙用途で全体の約 12%にあたる。第六位は運輸関連用途で全体の約 4%

にあたる。

表 2-1 IC の集積度(1 チップ内トランジスタ数 N)と呼称

N 呼称

1 N≦102 小規模集積回路 SSI(small scale integrated circuit)

2 N≦104 中規模集積回路 MSI(medium scale integrated circuit)

3 N≦5×105 大規模集積回路 LSI(large scale integrated circuit)

4 N≦5×106 超大規模集積回路 VLSI(very large scale integrated circuit)

5 N≧5×106 極超大規模集積回路 ULSI(ultra large scale integrated circuit)

半導体素子の代表である VLSI, ULSI の特徴的性能はメモリの場合には記憶容量と読

み出し･書き込み速度である。記憶容量が大きく読み出し･書き込み速度が速いほど高

性能と言える。またロジックの場合には演算回数と演算速度が特徴的性能でいずれも

大きいほど高性能と言える。

(3)ムーアの法則

半導体素子は歴史的に振返ると幾つかの重要な発見、発明を積重ねて発展して来た

比較的新しい技術製品である。その出発点は 1947 年のベル電話研究所のバーデイー

ン、ブラッテイン、ショクレーの 3 名が行なったトランジスタの発明である。トラン

ジスタは真空管に代わる固体電子機能素子と認められて、すぐに産業化された。1950

年代には単体のトランジスタやダイオードが生産され、その代表的応用性品は携帯式

トランジスタラジオであった。製品化された最初の半導体素子はゲルマニウムを使う

接合型(バイポーラ)であった。1957 年フェアチャイルドのジーン･ホーニがシリコンを

使うプレーナ型を発明したが、それは安定した特性を容易に得ることができ、また一

枚のシリコンウェーハから大量の素子を作製するので工業生産に適しており、ゲルマ

ニウムを置き換えるとともに IC の発明に繫がった。1958 年にはフェアチャイルドの

ロバート・ノイスとテキサスインストルメンツのジャック・キルビーがそれぞれ独立

に IC の発明をした。キルビーの発明はゲルマニウムのトランジスタを金線で接続す

る構造であり、一方ノイスの発明はシリコンのプレーナ型トランジスタをアルミニウ

ム配線で接続する構造であり、後者の方がずっと現代の IC に近い。

1 個のチップの中のトラジスタ数は最初僅か数個に過ぎなかったが、その数は年年

増加した。1960 年代前半には SSI の生産が始まり、1960 年代後半から 1970 年代前半

には MSI の生産に発展した。1964 年インテルのゴードン・ムーアはそれまでの経験か

ら IC の製品開発スピードは 1 チップ内のトランジスタ数が 1.5 年で 2 倍のペースで行

なわれると予測した。これは決して自然法則でも工学的法則でもないが、IC チップメ

9

ーカの開発目標とされるようになり「ムーアの法則」と呼ばれ、不思議なことにほぼ

半世紀の間この法則は大体有効であった。ただ 1.5年で 2倍というのは分り難いので、

同じペースであるが 3 年で 4 倍と言われることが多い。

ムーアの法則を充たすためには、チップ面積を一定とする条件下では、トランジス

タと配線の寸法を 1.5 年毎に 1/√2(3 年毎に 1/2)に縮尺すればよい。しかし実用的には

全ての寸法を同じ割合で縮尺する必要はなく、チップ寸法に影響を与える部分の寸法

を優先的に縮尺すればよい。チップ寸法に影響を与える部分の寸法を特性長と呼び、

後に尐し詳しく説明する。トランジスタや配線幅をこのような急速なペースで毎年縮

小するのは技術的に大変難しいので、歴史的には 3 年毎にチップ面積を 2 倍にしてト

ランジスタ数は 4 倍にするペースで製品開発が行なわれてきた。これは 3 年毎に特性

長を 1/2 に縮小するのではなく 1/√2 に縮小することになる。しかしいずれにせよムー

アの法則は IC の加工寸法の微細化を毎年続けるという技術開発課題を IC メーカが自

分自身に対して設定するものである。

図 2-1 はインテルのマ

イクロプロッセサの製品

発表年とそのトランジス

タ数及び演算速度の歴史

的進展を示す。図中の番

号や英語は製品のコード

名称である。図 2-2 は

DRAM の新製品発表年度

のトランジスタ数、記憶

容量、特性長の歴史的進

展を示す。DRAMA の場合

には 1bit は 1 個のトラン

ジスタに接続した 1 個の

キャパシタに蓄えられる

電荷であるから周辺回路

を除き記憶容量はほぼト

ランジスタ数に相当し、3

年で 4 倍に記憶容量が増

える。これら二つの図で

は 1 チップ内ドランジス

タ数が 3 年毎に 4 倍にな

り、それが方対数グラフ

の直線で示されている。

図 2-1 MPU のﾄﾗﾝｼﾞｽﾀ数の進展

図 2-2 DRAM のﾄﾗﾝｼﾞｽﾀ数･記憶容量と特性長の進展

10

図 2-3 に CMOS トラン

ジスタの 3 次元的構造

を、図 2-4 に MOS トラ

ンジスタの断面構造を

示す。このような構造に

おいてトランジスタの

特徴的寸法は①トラン

ジスタのゲート幅(図の

LL)、②トランジスタの

接合深さ(図の XJC)、③

トランジスタのゲート

絶縁膜の厚み(図の tOX)

の 3 項目である。この内

①はトランジスタの面

積に影響を与え、②と③

はチップ面に垂直方向

の寸法であるから直接

チップ面積には影響を

及ぼさない。一方 IC チ

ップの寸法はこのほか

に多数のトランジスタ

を接続する④金属配線

の幅である。IC の初期

から VLSI の時代までは

配線幅に比べてトラン

ジスタの寸法は小さく

従ってチップ面積を決めるのは配線幅であり、それを特性長と呼んでいた。しかし

ULSI の時代に入り、配線の微細化が進むとトランジスタの寸法も配線幅と同様にチ

ップ面積に影響を及ぼすので双方を縮小する技術開発が必要となった。そして現在の

ULSI では①と④が殆ど同じ寸法であるから普通は①を特性長と呼ぶ。

図 2-5 には MOS－IC の特性長、接合深さ、ゲート絶縁膜の寸法の 1960 年から 2000

年までの進展を示す。トランジスタの特徴的寸法が年代の経過に従い対数的に減尐す

るのがわかる。図 2-6には 1個のMOSトランジスタのゲート電極の断面構造写真を 1980

年代と 2000 年代を並べて示す。また図 2-7 には 1 個の MOS トランジスタの二次元的

寸法を 1960 年代から 1990 年代まで変遷する様子を示す。

図 2-3 CMOS トランジスタの 3 次元的構造

図 2-4 MOS トランジスタの断面構造と

ゲート幅 LL, 接合深さ XJC, ゲート絶縁膜厚 tOX

11

図 2-7 MOS トランジスタの二次元的寸法：上か

ら下へ順に 1960, ‘70, ’80, ‘90 年代の変遷を示す

(4)半導体プロセス概要

半導体製造工程は大別して設計と作製の 2 段階(フェイズ)に分けられる。本テキス

トで扱うデバイス・プロセス主要部分は第二段階の作製に属し、更にその中のウェー

ハプロセスと呼ばれる工程であり、それはシリコンウェーハ表面を加工して IC の機

能を作りあげる作業である。

本題に入る前に半導体製造工程全体の簡単に説明する。製造の第一段階の「設計」

は次の 5 段階の順序に従い進められる。

① デバイス機能設計：目的とする機能とその性能を決める。それらは多数の数値的

表示項目に分解された仕様書(specification：スペック)になる。

② 論理回路設計：AND, OR, NOT, INPUT, CARRY, SUM 等の論理記号を使いデバイスの機

能を果す論理回路設計図面を描く。論理記号の組み合せはスイッチ、インバータ、

ロジックゲート等々を意味する。

③ トランジスタ回路設計：論理回路設計図面をトランジスタ、抵抗、コンデンサ、

ダイオード等の回路要素記号を使い電気回路図面に描き変える。MOS とバイポー

ラのトランジスタは区別された表示記号を使う。

④ レイアウト(パタン)設計：トランジスタ回路設計図面を描き変えて MOS トランジ

スタのソース電極、ドレイン電極、ゲート電極、トランジスタ間の配線等々の配

置図面にする。人間の住む住居建築物の設計図面に相当する。建築物の設計図面

図 2-5 MOS－IC の特性長、接合深さ、ゲート絶

縁膜の歴史的進展

図 2-6 MOS トランジスタのゲート電極の断面

構造 SEM 写真

(左)1980 年代ゲート長 2.0μm,

(右)2000 年代ゲート長 0.35μm

12

は縮小であるが、IC の場合には拡大図面である。まず数個から数十個のトランジ

スタを含む部分設計図面を描き、最後にこれらをあわせた全体図面にするが、全

体図面の大きさは例えば 1m×3m 程度の大きさになる。図 2-3 に示すように IC は 3

次元構造をとるが、その設計は多数の部屋を持つ何階建てかのビルデイングの設

計に似ており、各層毎のレイアウト設計図面を描く必要がある。

⑤ マスク作製(レテイクル作製)：レイアウト設計図面をガラス板に縮小白黒のパタン

に描き変える。レイアウト全体図面を 1 チップの 5~10 倍程度の寸法にしたパタン

のガラス板をレテイクルまたはマスターマスクと呼ぶ。同一レテイクルのパタン

をチップと同一寸法に縮尺しながら繰返してウェーハ全面を同じパタンで敷き詰

めるようにした作製されたガラス板をマスクと呼ぶ。

製造の第二段階「作製」ではマスクのパタンを写真技術によりウェーハ上に転写し

てウェーハの加工を開始する。なお後に述べるが、最近は縮小投影露光技術によりレ

テイクルからウェーハ上に直接パタンを転写するが、そのレテイクルをマスクとも呼

ぶ。図 2-8 にはマスクとウェーハ上のチップの相関性を示す。

図 2-8 マスクとウェーハの関係(7 枚のマスクを使う場合)

13

製造の第二段階「作製」は次の 4 段階の順序で進められる。

① ウェーハ作製プロセス：ウェーハ表面を加工して IC の機能を作りあげる作業であ

る。本テキストのデバイスプロセスでは主にこの工程について説明する。

② ウェーハ機能検査：ウェーハの状態のままで機能検査をする。

③ 組み立て(パッケージ)：ウェーハを分断してチップを切り離した後に接続端子やピ

ンを付けて、プラスチックでモールドしたり、放熱用セラミック基板に接着した

り、容器ケースに収容し最終的な素子の形態に組み立てる。

④ デバイス検査：素子の形にして最終的な性能検査をする。

最も重要なのはウェーハ作製プロセスである。そこでは大体 7 種類の製造装置が使

われるが、それらは①露光装置、②CMP 装置、③イオンインプラ装置、④エッチ・ク

リーニング装置、⑤CVD 装置、⑥PVD 装置、⑦検査装置である。真新しいウェーハ上

に IC の機能を備えるためにこれらの装置を用いて約 400 回のプロセス･ステップの加

工を行なう。参考のために DRAM を作るプロセス･ステップを表 2-2 に 7 段階のプロセ

ス･ブロックに分けて示し、またそれぞれのイメージを図 2-9(#1)~(#7)に示す。

表 2-2 DRAM ウェーハ作製プロセス

#1 両ウェル形成ブロック

#2 フィールド酸化膜形成アイソレーションブ

ロック

#3 ゲート酸化膜･ゲートポリ形成ブロック

#4 ソース・ドレイン形成ブロック

#5 スタックキャパシタ形成ブロック

#6 第 1 層 Al ビット線形成ブロック

#7 第 2 層 Al ワード線形成ブロック

図 2-9(#1) 両ウェル形成ブロック

図 2-9(#2) フィールド酸化膜形成アイソ

レーションブロック 図 2-9(#3) ゲート酸化膜･ゲートポリ形成

ブロック

14

図 2-9(#4) ソース・ドレイン形成ブロック 図 2-9(#5)スタックキャパシタ形成ブロック

図 2-9(#6) 第 1 層 Al ビット線形成ブロック

図 2-9(#7)第 2 層 Al ワード線形成ブロック

Poly-Si ゲート 2 層 Al 配線 CMOS-DRAM ウェーハプロセス構成要素分類 プロセスブロック 要素プロセス名称 大分類

#1 #2 #3 #4 #5 #6 #7

合計

1 熱酸化 ⑧ 1 1 1 1 2 6

2 Si3N4 膜堆積 ⑤ 1 1 1 3

3 ﾘｿｸﾞﾗﾌｨｰ(露光･ﾊﾟﾀﾝ転写) ① 2 1 1 3 3 3 3 16

4 ｴｯﾁﾝｸﾞ(ｳｪｯﾄ･ﾄﾞﾗｲ) ④ 3 1 2 1 3 1 4 15

5 ｲｵﾝ注入 ③ 2 1 1 3 2 9

6 ｱﾆｰﾙ熱拡散 ⑧ 1 1 2

7 Poly-Si 膜堆積 ⑤ 1 1 2

8 活性化熱処理 ⑧ 1 1

9 BPSG 膜堆積 ⑤ 1 1 2

10 ﾘﾌﾛｰ平坦化 ⑧ 1 1

11 TiN 膜作製 ⑥ 1 1

12 Al-Si-Cu 膜堆積 ⑥ 1 2 3

13 ｺﾝﾀｸﾄｱﾛｲ熱処理 ⑧ 1 1

14 層間絶縁膜堆積 ⑤ 1 1

15 SOG 塗布 ⑧ 1 1

16 熱処理 ⑧ 1 1

17 ﾊﾟｼﾍﾞｰｼｮﾝ膜堆積 ⑤ 1 1

合計回数 10 6 6 10 13 8 13 66

大分類記号：①露光、②CMP、③ｲｵﾝｲﾝﾌﾟﾗ、④ｴｯﾁ･ｸﾘ-ﾆﾝｸﾞ、⑤CVD、⑥PVD、⑦検査、⑧その他

表 2-3 poly-Si ゲート 2 層 Al 配線 CMOS ウェーハプロセス要素技術分類

15

上記プロセス・ブロック(#1)~(#7)で使われる要素プロセス技術を表 2-3 にまとめて示

す。この表では要素プロセス技術毎に示される大分類は、先に述べた 7 項目にその他

を加えた 8 種類の製造装置によって行なわれることを示す。さらにプロセス･ブロッ

ク毎に各要素プロセス技術の数が割り当てられているのは、そのブロックで使われる

回数である。例えばプロセス･ブロック(#1)の両ウェル形成には 10 回のプロセスステ

ップの加工処理が行なわれ、合計では 66 回の加工処理が行なわれることを意味する。

ただしこれには主要な加工を示すに過ぎず、フォトレジスト塗布･剥離、クリーニン

グ(有機溶媒･酸･アルカリ・純水等により洗浄)、CMP 等は省略され書かれておらず、

それらを加えると全部で約 400 回のプロセス・ステップ数になる。

表 2-4 には特性長 0.25μm の DRAM を直径 200mm のウェーハを使い一週間に 5,000

枚生産する IC メーカのウェーハ作製工場おける製造装置の構成例を示す。製造装置

区分は先に述べた 7 種類に従って分類されている。各装置を通過するプロセス・ステ

ップ数、1 ラインの装置台数、装置単体価格、生産性が示されている。プロセス･ステ

ップの合計は約 400 回、製造装置合計台数は約 530 台、装置価格合計金額は約 1,000

億円である。生産量の WPW, WPH は一週間当りウェーハ処理枚数と一時間当りウェー

ハ処理枚数を現す単位である。

以上のウェーハ作製プロセスの前には Si 単結晶インゴットの作製と切断研磨を経

て真新しいウェーハを作る製造工程があり、またウェーハ作製プロセスの後にはウェ

ーハ検査、チップ切断、ダイシング、ワイヤボンド、パッケージ、デバイス最終検査

が行なわれる。図 2-10 にはそれらを含めた半導体製造プロセス全体の流れのイメージ

を示す。この中で破線に囲まれた部分がテキスト本題のウェーハ作製プロセスである。

また図 2-11 にはウェーハ、チップ、トランジスタの寸法を比較してわかり易く示す。

但しこの図のウェーハ直径 100~150mm と書いてあるのは一昔前のことであり、後に述

べるように現在では直径 200~300mm のウェーハが使われている。

表 2-4 IC メーカのウェーハ作製工場における装置構成例

(特性長 0.25μm, 生産量 5000WPW, ウェーハサイズ 200mmの DRAM工場)

装置区分 ステップ数(回) 台数 装置価格 M$(億円) スループット(WPH)

露光 50 94 1.3~4.5 66~67

CMP 6 19 1.2 40

イオンインプラ 14 19 2.5~3.4 75~120

エッチ・クリーニング 119 228 0.3~1.4 33~119

CVD 54 129 0.8~1.9 32~150

PVD 4 15 3.6 35

検査 150 27 0.4~2.2 75~250

合計 397 531 950

16

図 2-10 半導体素子製造プロセス全体の流れと

ウェーハ作製プロセス

図 2-11 ウェーハ、チップ、トランジスタの寸法

比較(現在の主流ウェーハは 200~300mm)

2.3 FPD, HDD 等

(1) FPD と LCD

エレクトロニクス・デバイスの次の代表例はフラット・パネル・デイスプレイ(FPD,

flat panel display：平面表示機器)である。デイスプレイは文字や単純なパタンからや複

雑な静止画像や動画まで様々な画像的情報を伝達するのがその使命である。半導体素

子がエレクトロニクス機器の心臓部あるいは頭脳部でありながら機器の表にその姿

を現さないのに対して、デイスプレイは機器の顔となり、人間がそれを見ること自体

がその機能である。

表 2-5 はデイスプレイの分類である。FPD の中では液晶表示機器(LCD, liquid crystal

display)が最も広く使われている。FPD を使うエレクトロニクス機器はコンピュータ、

携帯電話、携帯情報端末、テレビ、デジタル家電機器、液晶プロジェクタ等々である。

LCD の最近の全世界生産額は約 5 兆 3 千億円であり、半導体素子の 1/5 程度にあたる。

図 2-12 に LCD の断面構造を示す。この図により LCD の簡単な動作原理を説明する。

先ず最初にガラス基板と液晶の説明をしよう。LCD は二枚のガラス基板を約 10μm

程度の狭い間隔で配置して、その間に TN 液晶(twisted nematic liquid crystal)とよぶ特殊な

ディスプレイディスプレイ((表示機器表示機器))ととFPDFPDの分類の分類

ディスプレイ

ディスプレイ

ブラウン管ブラウン管(CRT)(CRT)

フラットパネルフラットパネルディスプレイディスプレイ(FPD)(FPD)

自発光型自発光型

発光表示発光表示

電光表示電光表示

フィールドエミッションフィールドエミッション(FED)(FED)

発光ダイオード発光ダイオード(LED)(LED)

蛍光表示菅蛍光表示菅(VFD)(VFD)

プラズマディスプレイプラズマディスプレイ(PDP)(PDP)

有機ＥＬ有機ＥＬ(OELD)(OELD)

無機ＥＬ無機ＥＬ(IELD)(IELD)

受光型受光型((非発光型非発光型))

EE--ペーパーペーパー

DMD(DMD(デジタルマイクロミラーデバイスデジタルマイクロミラーデバイス))

液晶液晶(LCD)(LCD)

半透過型半透過型透過型透過型

反射型反射型

表 2-5 デイスプレイと FPD の分類

図 2-12 LCD の断面構造 注：電光表示はネオンサイン、電球等

17

液体を封止したものである。液晶は有機高分子の集まりであるが、1 個の TN 液晶分

子は長さ数十Å程度の長楕円立体構造をしており、ラグビーボールや米粒を小さくし

たようなイメージである。TN 液晶は全体としては液体でありながら、その中の各分

子の長軸を並行に揃える配置をする性質がある。液晶の名称は結晶的液体という意味

からつけられた。液晶を挟む二枚のガラス基板の表面には液晶分子の幅と同程度の寸

法の微小な溝が全面に付けられているが、一方のガラス基板の溝の方行と他方の対向

ガラス基板の溝の方行はちょうど 90°角度が異なる。溝に触れる液晶分子は長軸を溝

の方行に並べるのでそれに溝から近い位置の分子もそれに揃って配置する。二枚のガ

ラス基板の溝の方行が 90°角度がずれているので、一方のガラス基板から離れるに従

い液晶分子の長軸の方行は次第に捻じれて反対側のガラス基板に近づくと長軸の捻

じれ角度はちょうど 90°になるような分子配置となる。一方両方のガラス面には溝の

下に透明導電膜(ITO：indium-tin-oxide 薄膜が多く使われる)のパタンが付けられており電

圧を印加すると液晶に電界を与えることができる。電界中では液晶分子は長軸を電界

に平行に揃えるが、電界による分子の整列の方が溝の方行による力よりずっと強い。

次に偏光板と液晶の中を通過する光の説明をしよう。LCD では通常の光ではなく偏

光を使い、そのためにガラス基板の外側にはそれぞれ一枚ずつの偏光板が設けられて

いる。偏光板は光の振動面の特定な方行だけを通過させる性質を持っているが、2 枚

の偏光板はそれぞれ接するガラス基板の液晶配列用溝と同方行に偏光面を揃える。二

枚のガラス基板に挟まれた液晶を通過する光は偏光面が液晶分子の長軸に揃えられ

る。従って第一の偏光板を通過して一方のガラス基板の外側から液晶の中に入射した

光は、進むに従い偏光面が捻じれて反対側のガラス基板では偏光面が 90°だけ回転し

て光が出て行くが、それはその外部に接する第二の偏光板の偏光面と同じであるから

偏光板の外に出て行く。しかしもし透明導電膜に電圧を印加すると液晶分子は二枚の

ガラス基板の間で長軸を電界に平行に揃えて配置して、このとき液晶の中で偏光面は

変化しないので第二の偏光板を通過できない。こうして液晶と偏光板を組み合せるこ

とにより透明導電膜パタンに電気を印加しないときには光が通過し印加すると通過

しないようにすることができ、これを表示機能として利用する。

表 2-6 に以上の説明をまとめて示す。なお TFT、カラーフィルター、バックライト

等は後に AM-LCD の箇所で説明する。

表 2-6 LCD の構成要素とそれらの機能

TN 液晶分子 ･･･長さ数十Å、短軸･長軸比 3~5 の棒状。集合すると長軸を揃えて

配列。光に対して偏光面が長軸に平行になる。

ガラス基板 ･･･液晶を数μm の間隙に封止。液晶は内側の溝に長軸を揃えて配

列。電界印加により液晶分子を再配列。透明電極･スイッチ作用

の TFT を配備。

偏光板 ･･･液晶に入射して通過する光の偏光面を揃える。

18

カラーフィルター･･･ピクセル(picture cell：画素)の色を与える。

バックライト ･･･後ろ面ガラス基板から光を送る。

LCD の表示パタンで最も単純なものは固定した特定のパタンである。次は日の字型

のパタンを使う数字であり、それはデジタルウォッチや電卓で使われる。更に高精細

な文字、画像等の表示には微細点のマトッリクスが使われる。図 2-13 は単純マトリッ

クス LCD パネルの構造を示し、図 2-14 はその製造プロセスを示す。

単純マトリックス LCD

は二枚のガラス基板上に

設けた直行するデータ線、

走査電極に印加する電圧

の組合せで光の透過する

時間を時分割してパタン

表示するので、パタンを

高精彩にして走査線密度

が高くかつ走査周期を短

くすると、電圧印加を意

図しない走査線にも表示

信号が入りクロストーク

が生じる。クロストーク

は液晶配向電界依存性の

しきい値電界を高くする

ことによりある程度抑制

できるが、走査線数の多

いパソコン用パネル等で

は通常の TN 液晶では画

質が悪すぎる。しきい値

特性を急峻化してクロス

トークを低減するために

STN セ ル (super-twisted

nematic cell)を用いる。STN

では先に説明した 2 枚の

ガラス面間の TN 液晶の

捻り角度が 90°であった

のを 200~270°にしてま

た 2 枚のガラス板の間隙

を 0.05μm 以下の精度で

均一に保つ。

図 2-13 単純マトリックス LCD パネルの構造(上)正面、(下)断面

図 2-14 単純マトリックス LCD パネルの製造プロセス

19

走査線

a-Si TFT 信号線

参考配線

蓄積容量

画素電極

(ITO)

図 2-16 AM-LCD ピクセル(画素)の構造

(平面 10μm×3μm)

図 2-17 a-Si TFT の構造(図 2-16 の A-A 破線断面図、

縦方向倍率強調)

マトリックスの画素毎にスイッチを備える構造の方式がアクテイブ・マトリックス

LCD(AM-LCD, active-matrix LCD)である。図 2-15 に AM-LCD の構成を示す。RGB の各ユット

画素毎にスイッチ作用をする薄膜トランジスタ(TFT, thin film transistor)あるいはダイオ

ードを備えている。スイッチの ON/OFF は走査線とデータ線時分割駆動であるが、各

画素は通常は OFF 状態であり、信号が入らない限り ON にならずクロストークが生じ

ないから TN セルが使用できる。2 枚のガラス基板の後部に配置される TFT スイッチ

の備わる多数の画素電極の設けられた方をアレイ基板と呼ぶ。対応する RGB の色素が

塗布された方はカラーフィルタ基板と呼ぶ。隣合う RGB 各 1 個を 1 組が 1 つのカラー

ユニットとなる。液晶セルの背後のバックライトから出た光は各画素に対応する液晶

の中を進みカラーフィルタを通過して偏光板により透過あるいは透過阻止が制御さ

れるが、それは既に最初に述べた LCD の原理と同じである。ただ図 2-15 はあまり複雑

になるので、後ろ側の偏光板が省略されまた偏光面の捻じれも示されていない。

図 2-16 にはアレイ基板の上に形成される画素(ピクセル：picture cell)の構造を示す。

1 個のサブ画素の大きさは 10μm×3μm であるが、RGB の 3 個 1 組で 10μm×10μm

の画素カラーユニットとなる。画素電極の透明導電膜は ITO(indium tin oxide：酸化イン

ゲート電極 ゲート絶縁膜

ドレイン電極 ソース電極

半導体層 保護膜

画素電極

蓄積容量 図 2-18 逆スタッガ型 a-Si TFT の構造

とプロセスフロー

図 2-15 AM-LCD の構成

A

A

20

ジウム錫)である。画素電極には信号制御用の X 電極配線・Y 電極配線からその隅に設

けられた TFT を介して電圧が印加できる。

図 2-17 には a-Si TFT の構造を、図 2-18 には逆スタッガ型 a-Si TFT の構造とその製造

プロセスフローを示す。

スイッチ作用をする TFT は AM-LCD の最重要部分であるが多くの場合には a-Si

(amorphous-silicon, 非晶質シリコン)によって形成されている。しかしその応答速度を早

くするために低温 poly-Si(poly-silicon, ポリシリコンまたは多結晶シリコン)を使ったり、

高温 poly-Si を使ったりする。高温 poly-Si は結晶粒径が大きくキャリアーの移動度が三

者中で最も高く、低温 poly-Si はこれに次ぎ、 a-Si は非晶質であり移動度は最も小さい

からトランジスタの応答速度もこの順序に従う。しかしその高温 poly-Si 薄膜の作製は

約 900℃で行なわれるので耐熱性の高い石英ガラス基板を使わねばならず高額になる。

一方 a-Si 薄膜作製は約 300℃で行なわれるので安価な白板ガラスを使用することがで

きる。低温 poly-Si は a-Si をレーザ照射処理するためにその中間的コストがかかる。高

温 poly-Si を使う AM-LCD は液晶プロジェクター等のように比較的小画面で厳しい環境

条件下で使用される製品に応用され、パソコンやテレビのような多くのエレクトロニ

クス機器では a-Si を使う AM-LCD が応用されている。

図 2-19 には a-Si TFT を用いる AM-LCD の生産工程を示す。図 2-13 に示した単純マト

リックス LCD と比較すると相当複雑である。図の中で＊印は薄膜作製が行なわれる

ことをしめす。薄膜作製技術は IC でも FPD でもよく使われる共通的な重要プロセス

要素技術であるのでここで特別に示した。

図 2-20 はモジュー

ル工程を示す。図 20-19

に示すモジュールと

なる前の生産工程で

はアレイ基板もカラ

ーフィルター基板も

一枚ずつ生産される

訳ではなく、何枚かを

まとめて一枚のマザ

ーガラス基板の上に

作製する。これは IC

のウェーハ作製の際

にウェーハ上に多数

のチップを同時に作

製するのと同じ考え

方である。しかし IC

の場合には 1枚のウェ

ーハ上には数百個の

アレイ基板

Gate 電極形成＊

Channel 形成(n+/ I /GI）＊

Source 電極形成＊

Passivation膜形成＊

画素電極膜形成＊

RED層形成

樹脂またはCr-BM形成＊

カラ－フィルタ基板

GREEN層形成

配向膜形成

BLUE層形成

スペ－サ層形成

対向電極膜形成＊

配向膜形成

モジュ－ル工程へ

フォト工程

フォト工程

フォト工程

フォト工程

フォト工程ITO

ITO

ＳｉＮx

積層ﾒﾀﾙ

3層CVD

積層ﾒﾀﾙ

PIPI

樹脂Ｃｒ

＊は薄膜作製

駆動ICチップ貼付、偏光板取付、バックライト組込等

図 2-19 a-Si TFTを用いる AM-LCDの生産工程

21

チップを配置できる

が、小さな表示画面の

LCD の場合には 1 枚の

マザーガラス基板か

ら IC と同様多数のモ

ジュールを得ること

ができるが、大きな表

示面積の場合にはそ

れができない。LCD の

表示画面の大きさは

小さいものから非常

に大きいものまであ

るが、現在その最大の

ものは対角 60 インチ

の大型テレビである。

このような大面積表示 LCDは 2m×3m程度のマザーガラスを使ったとしてもそこから、

得られるアレイ基板はせいぜい数枚程度に過ぎない。LCD の画素を先に述べた最先端

の IC と比べると加工寸法は IC の方がずっと微細であるが、LCD は微細なパタンをこ

のように広い面積のマザーガラス基板を使い全体に渡り高精度に配置しなければな

らないという特徴がある。LCD のこのような特徴は時々ジャイアント･マイクロエレ

クトロニクスと称される。

(2)PDP

FPD の中で PDP(plasma display panel：プラズマデイスプレイ)は大画面テレビ等に男要

されている。LCD が受光型であるのに対して PDP は自発光型で明るく、また放電を利

用するので液晶よりも高速応答性に優れて動画表示に適しているといわれる。しかし

1 個の放電セルは 1mm×1mm 程度で大きいから高精細の面からは LCD には及ばない。

図 2-21 に PDP の画素断面

構造を示す。PDP は前面ガラ

ス基板と背面ガラス基板を

封止して内部に Xe(キセノン)

ガスを封入した真空状態に

維持され、画素は隔壁により

区画されて立方体空間を形

成しており、RGB の各画素毎

に隔壁と背面ガラスに囲ま

れた5個の面上はRGBいずれ

かの蛍光塗料が塗布されて

Cu, Al, Ag

ITO

MgO

図 2-21 PDP の画素構造と電極薄膜・保護被覆薄膜

アレイ基板

ｶﾗｰﾌｨﾙﾀ型基板アライメント

→ シール材つぶし

スクライブパネル内真空排気

液晶注入偏光板貼付

5 4

2

3

87

6

シール硬化アニール

偏光板

セル封止

1

図 2-20 LCD モジュールプロセス

(2 枚のガラス基板を①～⑧の順序でモジュールに組立てる)

22

いる。前面ガラスの透明電極

膜配線と背面ガラスの銅電

極配線の間に電圧を印加す

ると、Xe ガスの真空放電が

起こり紫外線が放出され蛍

光塗料を照射して RGB の光

が前面の透明導電薄膜を通

過して外部に出て行く。ITO

透明導電膜の上部は MgO 薄

膜により放電による劣化を

防止するように保護されて

いる。

図 2-22 に PDP の生産工程

を示す。図 2-19 の AM-LCD の

生産工程と比べて簡単であ

る。大面積表示画面の PDP

のガラス基板サイズは大型

LCD と同様であるが、ガラス

素材が AM-LCD では厚み

0.7mm の白板ガラスであるの

に対して PDP では厚み 3mm

程度の青板ガラスを使う。こ

れは AL-LCD がシリコン薄膜

半導体をスイッチング用ト

ランジスタとして使用する

ために無アルカリガラスが

必要であるのに対して、PDP

はその問題がないためであ

る。

(3)HDD

磁気デイスク装置 (HDD,

hard disk drive)はかっては大

型コンピュータの周辺記録装置であったものがデイスクの高密度化と小型化の進展

に伴い現在ではパソコンはじめ多くのエレクトロニクス機器の大容量情報記録に使

用されている。

図 2-23 は 3 種類の HDD と小型 HDD 組込携帯型ミュージックレコーダを示す。HDD

はカバーをはずして内部の磁気デイスクとアームが見える状態にした写真である。デ

前面ガラス基板 背面ガラス基板

パネル完成

表示電極形成（ITO）＊

バス電極形成(Cr/Cu/Cr）＊

透明誘電体層形成（印刷）

保護膜形成（MgO）＊

アドレス電極膜形成(Cu, Al, Ag)＊

誘電体層形成

隔壁（バリアリブ）形成

蛍光体層形成（印刷）

シ－ル層形成（ﾃﾞｨｽﾍﾟﾝｽ）

組 立

封着・排気・ガス封入

エ－ジング

＊は薄膜作製

図 2-22 PDP の生産工程

図 2-23 3 種類の HDD(上)と小型 HDD 組込

携帯型ミュージックレコーダ(下)

23

イスクの外形寸法は 3.5 イ

ンチ、2.5/1.8 インチ、1 イン

チが標準化されている。3.5

インチ HDD はデイスクト

ップパソコンと単独の磁気

デイスク装置に使われ、2.5

インチ HDD はノートパソ

コンに使われ、1インチHDD

は携帯端末、ミュージック

レコーダ、デジタルカメラ、

自動車のナビゲーション装

置等に使われる。

図 2-24はHDDの構成を示

す。主要部品は磁気デイス

ク、磁気ヘッドが先端に取

り付けられた回転アーム、

リント基板である。磁気デ

イスクは両面に磁性薄膜が

形成された直径 3.5~1 イン

チの薄い円板である。回転アームはその先端に微小な磁気ヘッドが取り付けられてお

り、デイスクを高速回転しながらその表面に磁気ヘッドをほとんど接するようにして

記録の書き込みと読み出しを行なう。デイスクの記録容量、回転速度等

の仕様数値代表例が図 2-23 に示されている。

HDD の重要性能は記録容量であり、それはデイスクの面積当り記録密度で決まる。

HDD は 1960 年代から本格的に使われたが、初期 IBM の大型コンピュータでは直径 50

センチメートル程度大きなデイスクが使われた。しかし記録密度は歴史的にはちょう

ど IC のムーアの法則のように毎年進展して、それに伴いデイスクの寸法も次第に小

さくなった。現在も毎年記録密度を向上する技術開発が続けられている。デイスクの

記録密度向上はデイスクに形成される磁気薄膜の特性向上の他に、記録・読み出しの

電子回路方式の性能向上、磁気ヘッド方式の性能向上が組合されて達成されるが、こ

の 3 つの面で様々なこれまで技術革新が行なわれた。その中の幾つかはプロセス技術

に関るものである。

2.4 デバイスプロセス概要の問題

(1) 2006 年の世界の電子機器、半導体素子生産額はそれぞれいくらか。

(2) WSTS2007 年度秋季半導体市場予測資料を見て次の問いに答えなさい。

図 2-24 HDD の構成(主要部品：デイスク、

磁気ヘッドと回転アーム、プリント基板)

24

(3) 半導体素子の機能的分類による代表的種類をあげよ。

(4) 半導体 IC の中で ULSI とは何か説明せよ。

(5) 自分が知っている現在の代表的な半導体 IC(ULSI)の名称製品を 2 つ挙げて、その性

能が何によって表されるか簡単に述べよ。

(6) 半導体 IC のトランジスタの構造形態による分類を簡単に述べ、その中で現在最も

多く製造されるタイプは何か説明せよ。

(7) 半導体素子生産工場はどうなっているか下記 3 項目について述べよ。

(a) 製造装置大分類は何種類か。

(b) プロセスステップ数はいくつか。

(c) 1 ライン製造装置総額はいくらか(5kW/W)。

(8) IC(ULSI)の性能は何によって規定されるか。次のそれぞれについて述べよ。さらに

それらを支配するのは IC のどのような特徴的性質か説明せよ。

(a)メモリー, (b)ロジック.

(9) ULSI の特徴的寸法は何で規定されるか 4 項目をあげ、さらに現在主流デバイスのそ

れぞれの代表的値を示せ。

(10) ムーアの法則を説明し、そのために IC が辿る微細化の歴史的変化について簡単に

述べよ。

(11) 1960 年代の MOS トランジスタの 2 次元的面積はどの程度か、1990 年代はどの程度

か、この 30 年間のトランジスタ 1 個の面積比縮小はいくらになるか。これをムー

アの法則と比べてみなさい。

(12) IC 製造の 2 つの段階(フェイズ)は何と何か。第 1 のフェイズを第 2 のフェイズに移

すためにどのような方法がとられるか説明せよ。

(13) IC 製造における設計のフェイズを作製のフェイズをフェイズに移すときにマスク

を 10~20 枚使う。なぜこのように多くの種類のマスクを使うのか説明せよ。

(14) LCD, PDP, HDD の正式な英語名称、日本語名称を示しなさい。

(15) 2006 年の LCD 世界生産額はどの程度か。

(16) 自分の身近にある LCD を組込んだ具体的な電子機器を考えよう。それら 5 種類の

電子機器の名前を挙げて、それぞれの LCDは単純マトリックス方式か、AM方式か、

あるいはその他の方式か説明せよ。

(17) LCD の構造や機能に関連する次の質問に答えなさい。

(a) ITO 膜はどのような役割を果たすのか。

(b) 液晶には様々な種類があるが、LCD に通常使われる液晶はどのようなタイプか。

(c) AM-LCD の 1 個の画素の寸法はどの程度か。

(18) AM-LCD の最重要部分は何か。それはどのようなプロセスで作製されるか。

(19) PDP は LCD と比較した場合にどのような利点があるか説明しなさい。

(20) HDD の磁気記録される部分はデイスクと呼ばれる磁性薄膜が形成された比較的薄

い円板であるが、その材質は何か。