- 1 -

중 간 연 구 보 고 서

차 년 도(3 )

기술개발- INTERCONNECTION -

연구수행기관 삼 성 전 자 주: ( )

한국전자통신연구소

- 2 -

제 출 문

한국전자통신연구소장 귀하

기술개발 위탁연구의 중간보고서 차년도 를 별첨과 같이 제출합니INTERCONNECTION ( 3 )

다.

년 월 일1988 11 30

수행연구기관 : 삼성전자 주( )

사업 책임자 : 김 광 교

과제 책임자 : 이 종 길

참여 연구원 : 류지효 이철진,

안용철 김석식,

김원철 오영선,

HA KHANH D.,

LEE BRAIN PA,

YUAN TING H,

HSU CHUNG

- 3 -

중 간 보 고 서

과 제 명 기술개발1. : INTERCONNECTION

수행연구기관 삼성 전자 주2. : ( )

과제책임자 이 종 길3. :

일정계획대 진도4.

- 4 -

가 진도 설명.

기술(1) SHALLOW JUNCTION

No 부 제 명 진행정도 비고

1 기초자료조사 및 분석 완료 완 료

2 를 이용한R.T.A SHALLOW형성JUNCTION

진행중

기술(2) CONTACT

No 부 제 명 진행정도 비 고

1 기초자료조사 및 분석 완 료

2 저항 감소CONTACT 완 료

3 개선CONTACT STEPCOVERAGE 진 행 중

주요 연구개발 내용 및 중간 결과5.

가 기술. Shallow junction

에 따른 형성 정도 평가 완료(1) Thermal budget S/D

형성의 한계성 검토 진행중(2) S/D

나 기술. Contact

저항 감소를 위한 적정화 검토 완료(1) Contact barrier metal thickness

개선을 위한 공정 검토 진행중(2) Stepcoverage

- 5 -

기대되는 성과6.

고집적도의 에 적용 가능(1) device

의 및 의 향상(2) Device speed reliability

주요 연구기기 및 시설사용 내용7.

가 기술. Shallow junction

(1) Ion Implanter(NV-10-160)

(2) Furnace(Thermco 5204)

(3) R.T.A (Heatpulse 2146)

(4) 4-Point Probe(VR30)

(5) A.S.R (SSM 130)

나 기술. Contact

(1) Sputter(MCH-9000)

(2) Furnace(Thermco 5204)

(3) R.T.A (Heat pulse 2146)

(4) Stepper(NSR-1505 G4C)

(5) Dry etcher(DV-2000)

(6) HP 4145

문제점 및 건의사항8.

없음

기타 사항9.

없음

- 6 -

구체적인 중간결과10.

별책

- 7 -

별책

구체적인 중간결과- -

- 8 -

목 차

제 장 서 론1

제 장 기술2 Shallow junction

제 절 개요1

제 절 실험방법 및 측정2

준비 및 이온주입1. Wafer

방법과 측정2. Anneal

제 절 결과 및 토의3

의 변화1. Sheet resistance

의 변화2. Junction depth

후속 열처리에 따른 의 한계성 평가3. junction

제 장 기술3 Contact

제 절 개 요1

제 절 실험방법2

제 절 실험결과 고찰3

변화1. Sheet resistance

발생 상태2. Hillock

에 따른 변화3. Heat cycle photo intensity

제 장 결 론4

참고문헌

- 9 -

제 장 서론1

- 10 -

제 장 서 론1

의 집적도가 증가되고 미세화되어 감에 따라 구조에서 를Device transistor channel length

감소시켜 왔다.

이 의 감소는 의 를 요구하고 있으며 몇 해 전부터 여channel length S/D junction shallow ,

러 사람들에 의하여 계속해서 연구되어 왔으며 그 방법 또한 많이 보고되고 있다, .

그런데 실제 를 제작하기 위해서는 여러 번의 고온 열처리가 필요하기 때문에device

의 영역을 형성하는 것은 더욱더 어렵게 된다 그래서 본 연구에서는shallow junction S/D .

영역 형성 후 실시되는 후속열처리 변화에 따라서 의 및S/D S/D sheet resistance

의 변화특성을 봄으로써 그 한계성를 평가하는데 있다junction depth .

또한 과 에서의 문제점 즉 에 의한Al silicon contact junction spike, silicon precipitation

특성저하 등의 문제점을 해결하기 위하여 을contact fail, electromigration barrier metal

사용하여 저항감소 효과는 확인이 되었으나 양산공정에 적용하기 위한contact , back data

는 거의 확보되어 있지 않다 따라서 본 연구에서는 을 사용하였을 경우. barrier metal

의 생성상태 에 따른 변화 등을metal photo intensity, hillock , heat cycle sheet resistance

평가하여 기초 로 활용하고자 한다data .

- 11 -

제 장 기술2 Shallow junction

- 12 -

제 장 기술2 Shallow junction

제 절 개 요1

최근 모든 의 고집적화 추세에 따라 의 는 점점 감소되고device transistor channel length

있다.

이 의 감소는 의 구조에서 나타나는channel length transistor short channel effect, punch

현상의 문제가 발생되므로 결국 영역의 가 감소되는 것을 요한through S/D junction depth

다.

또한 의 감소를 위해서 이 영역의 감소도 역시 필요device circuit delay sheet resistance

도 한다.

이러한 요구에 의해서 몇 해 전부터 여러 사람들에 의하여 계속해서 연구되어 왔으며 그,

방법 또한 많이 보고되어 있다.

그런데 실제 를 제작하기 위해서는 여러 번의 고온 열처리가 필요하기 때문에device

의 영역을 형성하는 것은 더욱더 어렵게 된다shallow junction S/D .

그래서 본 연구에서는 영역 형성 후 실시되는 후속 열처리 변화에 따라서 의S/D S/D

및 의 변화특성을 봄으로써 그 한계성을 평가하는데 있다sheet resistance junction depth .

- 13 -

제 절 실험방법 및 측정2

준비 및 이온주입1. Wafer

본 연구에 사용된 는 비저항이wafer 15 Ω-인 과p-type(100) 10 Ω-인 이n-type(100)

었다.

N+ 접합형성을 위해서는 에p-type wafer 75As+, , 40 keV, 5.0×1015 ions/를 주입하였

으며, P+ 접합은 에n-type wafer , 49BF+2, 50keV, 5.0 × 1015 ions/를 주입하여 형성

하였다.

방법과 측정2. Anneal

은 로 진행하였다Anneal R.T.A(rapid thermal annealer) . N2를 로 사용하였으ambient gas

며 의 온도에서 을 로 변화시켜 가면서 실시하, 900 ~ 1150 an-neal time 5sec~100sec

였다.

이후 로 를 측정하였으며 과, 4-point probe sheet resistance(Rs) , concentration profile

측정은 를 사용하였다junction depth A.S.R.(automatic spreading resistance probe) .

자세한 실험공정 순서도를 에 나타내었다Fig.1 .

제 절 결과 및 토의3

의 변화1. Sheet resistance

이온주입 후 신행되는 은 의 활성화 재분포에 영향을 미치는 중요한 요인이anneal dopant ,

되며 그 처리조건에 따라 특성도 각각 달라진다, sheet resistance .

- 14 -

후속 열처리에 따른 주입된 에의 영향을 살펴보면 다음과 같은 세 가지 단계로 나누dopant

어 볼 수 있다.

처음에는 주입된 의 활성화에 영향을 미치며 두 번째 단계에서는 활성화와 더불어dopant ,

의 재분포 즉 확산을 일으키게 하며 마지막은 의 활성화보다는 오로지 재분dopant , dopant

포를 촉진시키는 단계라고 할 수 있다.

그리고 이때 후속열처리의 인 온도는 각 단계에서의 정도에 영향을 미치며 시간, parameter ,

은 각 단계를 나누는 분기점으로 작용한다고 볼 수 있다.

는 이온주입에 대하여 및 에 따른Fig.2 arsenic R.T.A.anneal temperature time sheet

값의 변화를 나타내었다resistance .

의 온도에서 처리한 경우를 보면 처리시간의 증가에 따라 의1050 anneal sheet resistance

변화량이 그렇게 크지 않다 그리고 이상의 시간에서는 거의 변화가 없다. 30sec .

그러나 의 온도에서 진행한 경우에는 시간이 증가함에 따라1100 , 1150 sheet

가 감소하다가 정도에서 포화상태가 되고 있음을 알 수 있다resistance 30sec .

이온주입에 대하여 및 에 따른 값의 변화Boron anneal temperature time sheet resistance

를 에 나타내었다Fig.3 .

N+경우와는 달리 모든 경우에 시간이 에서 로 변화1050 , 1100 , 1150 10sec 40sec

함에 따라서 P+의 Rs 는 거의 변화가 없다(sheet resistance) .

이러한 현상은 P+의 Rs에 미치는 요소는 후속열처리의 시간보다는 온도라는 것을 알 수 있

으며 다른 측면으로 보면 주입된 이온은 각 온도에서의 이내에 대부분이 활성, boron 10sec

화된다는 것을 알 수 있다.

- 15 -

의 변화2. Junction depth

후속열처리에 따른 N+의 변화를 에 표시 하였다junction depth Fig.4 .

후속열처리의 시간증가에 따른 의 감소율은 점점 작아져서 되sheet resistance saturation

는 반면에 에서 보는 바와 같이 의 증가율은 계속 커지고 있다Fig.4 junction depth .

이는 앞에서 언급한 바와 같이 각각의 온도에서 이온의 에서는arsenic silicon substrate

는 일정하므로 주입된 불순물은 어떤 정해진 시간 내에 그 온도에서의solid solubility solid

만큼만 활성화되고 나머지 이온은 확산되기 때문이다solubility .

에Fig.5 P+의 후속열처리에 따른 의 변화를 나타내었다 변화특성은junction depth . N+ 경

우와 거의 같다.

후속열처리에 따른 의 한계성 평가3. junction

에Fig.6, Fig.7 N+,P+ 각각에 대하여 후속 열처리 온도 시간에 따른 의 한계성 평, junction

가 그래프를 그려놓았다.

삼각형으로 표시한 것은 의 목표치sheet resistance (N+: 60 / ,PΩ ㅁ + 를 나타낸: 120 / )Ω ㅁ

것이며 원형은 의 목표치, junction depth (N+: 0.2 , P + 를 표시한 것이다: 0.3 ) .

에서 볼 수 있는 바와 같이Fig.6. N+의 경우에 및 의 목표치를sheet resistance junction

동시에 만족하려면 의 온도에서 의 온도에서 를 후속, 1100 20~30sec, 1150 10~15sec

열처리를 택하여야 한다.

- 16 -

P+의 경우에 대해서는 에 나타낸 바와 같이 의 온도에서 의Fig.7 950 25~60sec, 1100

온도에서 의 시간을 요한다5~20sec .

실험 공정 순서도Fig.1.

- 17 -

열처리에 따른Fig.2. R.T.A N+의 의 변화sheet resistance

- 18 -

열처리에 따른Fig.3. R.T.A P+의 의 변화sheet resistance

- 19 -

열처리에 따른Fig.4. R.T.A N+의 의 변화junction depth

- 20 -

열처리에 따른Fig.5. R.T.A P+의 의 변화junction depth

- 21 -

후속 열처리 에 따른Fig.6. (R.T.A) N+의 형성의 한계성 평가junction

- 22 -

후속열처리 에 따른Fig.7. (R.T.A) P+의 형성의 한계성 평가junction

- 23 -

제 장 기술3 Contact

- 24 -

제 장 기술3 Contact

제 절 개 요1

가 고집적화됨에 따라 의 수가 증가하고 가 감소하여 저항이 급Device contact size contact

격히 증가하여 된다 또한 의 가 감소하여 저항이 증가하고. metal line width line

및 에 의한 의 등은 앞으로 고집적electrormigration stress migration metal line open

의 성능 향상을 위하여 반드시 개선되어야만 한다device .

과 의 에서의 문제점 즉 의 이 내로 되어 발생하는A silicon contact , sub Si atom A diffusionℓ ℓ

속에 포함되어 있던 이 되어 발생하는 에서의junction spike, A Si Precipitation contactℓ

의 신뢰성 저하등을 방지하기 위하여 등soild phase epitaxial growth, metal line TiN, Ti

의 을 사용하였으며 그 결과 저항감소면에서 양호한 결과를 얻었으barrier metal , contact

나 를 생산 공정에 적용하기 위하여는 보다 많은barrier metal process device back data

가 필요하게 된다 즉 의. metal electromigration, stress migration, contact step coverge

등의 신뢰성 을 사용하였을 경우의 특성 변화 즉metal , barrier metal etch , metal surface

반사율 변화에 따른 작업 특성변화 등이 검토되어야 한다 본 연구에서는photo . substrate

와 형성 방법에 따른 의 변화를metal layer sheet resistance, photo intensity, hillock As

과 를 변화시키며 평가하였다deposition alloy temperature .

- 25 -

제 절 실험방법2

직경 비저항 인 를 사용하였으며 는5inch 15 -cm P-type wafer substrate lowΩ

temperature oxide, N+, P+로 하였다split . N+와 P+를 형성하기 위하여 buffer oxide

를 형성 후 과25nm As BF2를 각각 energy 40KeV, dose 5.0 E15ions/로 ion

을 실시하고 된 의 은implantation implantation dopant activation 950 , 30min N 2 ambient

의 조건으로 실시하였다.

Oxide, N+,P+ 각각의 에 의 형태로 을 하substrate A , A /TiN/Ti, A /Ti metal depositionℓ ℓ ℓ

였다 여기서 각 의 는 이며. metal layer thickness A -1%S i 800nm, TiN 60nm, Ti 60nmℓ

은TiN Ar 16 SCCM, N2 의 조건으로 하였다24 SCCM pressure 0.5pa deposition .

위의 조건으로 형성된 을 부터 까지 간격으로 동안 반복열처sample 400 550 50 30min

리 하며 의 갯수를 측정하였다 측정은sheet resistance, photo intensity, hillock . sheet

의 경우 를 사용하였으며 는 을 사용하였resistance M-gauge photo intensity NANOSPEC

다 은 을 사용하여 로 당 씩 측정하여. Hillock -step scan length 400 wafer 2 pointα

의 를 측정하였다hillock height .

제 절 실험결과 및 고찰3

변화1. Sheet resistance

- 26 -

의 경우 의 변화는 거의 없었으나 까지는 약A /oxide sample sheet resistance 450 alloyℓ

간 감소하다 부터 약간 증가하여 에서는 상태보다 약 정도500 550 As deposition 5%

증가하였다 이것은 까지의 는 시 생긴 여러 가지 들을 제거하고. 450 alloy deposition defect

을 안정화 시키는 역할을 하나 이상의 온도에서 의 가 감소A film 500 A film viscosityℓ ℓ

하고 고용도가 증가함에 따라 가 증가하고 여러 가지 불순물이 내로 되defect film diffusion

어 가 증가하는 것으로 추측할 수 있다sheet resistance .

와 의 을 사용한 을 분석하기 전에 의 종류에 대Ti TiN barrier metal sample barrier metal

하여 간단히 언급하면 로 크게 가지passive barrier, sacrificial barrier, stuffed barrier 3

로 분류한다 은 또는 와 반응하지 않음으. passive barrier metal upper layer under layer

로서 역할을 하는 것이고 은 또는barrier sacrificial barrier metal upper layer under

와 반응하나 반응속도가 느려서 역할을 하는 것이며 은layer barrier stuffed barrier metal

빠른 확산경로가 되는 를 다른 물질로 채워서 을grain boundary grain boundary diffusion

억제하는 것이다 참조. Fig.2 .

이와 같은 관점에서 볼 때 는 에 속하며 은Ti sacrificial barrier metal TiN passive barrier

특성과 특성을 같이 갖고 있다고 말할 수 있다stuffed barrier .

- 27 -

을 보면 까지는 가 약간만 증가하다가A /Ti/oxide sample 400 sheet resistance 450ℓ

부터 급격히 증가하는 것을 볼 수 있다 반면에 의 경우는. A /TiN/Ti/oxide sample 450ℓ

부 터 증가하기는 하나 증가하는 정도는 에 비하여 훨씬 작다 처음A /Ti/oxide . 400ℓ

에서 가 약간 증가하는 것은 을 사용하였을 경우 사용alloy sheet resistance barrier metal

하지 않았을 경우에 비하여 의 가 작고 또는 으로부터 불순물이A grain size Ti TiNℓ

되어 가 증가하는 것으로 생각된다 이상의 영역에서outdiffusion sheet resistance . 450

가 급격히 증가하는 것은 와 가 반응하여 막중에 포함됨으로서sheet resistance Ti oxide

가 증가되는 것으로 생각되며 을 과 사이에 삽입하였을 경우sheet resistance TiN film A Tiℓ

는 이 역할을 하여 에 불순물이 포함되는 것을 억제함으로서TiN film diffusion barrier Aℓ

의 증가 또한 억제된 것으로 생각된다 참조sheet resistance . Fig.3. .

의 경우 의 경우처럼 급격한 의 증가는 관찰되지 않았A /Ti/Si A /Ti/oxide sheet resistanceℓ ℓ

으나 후 약 정도 증가하였으며 의 유무에 따른 변화는 특별한 경550 alloy 30% TiN film

향성이 발견되지 않았으며 또한 의 불순물의 종류에 따라서도 차이는 없었다Si substrate .

참조Fig.4. Fig.5. .

이상의 결과로 볼 때 로 완전한 역할을 하지는 못하나 어느 정도TiN 60nm barrier barrier

역할은 하는 것으로 생각된다 는 완료 후 을 를 사용하여. Fig.6. 550 alloy A A etchant ℓ ℓ

한 후의 표면을 촬영한 것이다 의 경우 과 와 의 화합wet strip silicon SEM . A /Ti/Si A Ti Siℓ ℓ

물로 생각되는 물질이 되지 않은 채 남아 있으며 로 생각되는 도 관찰되etch A spike holeℓ

었다.

의 경우에는 표면에 특별한 잔유물은 보이지 않으며 도 관찰되었A /TiN/Ti/Si TiN A spikeℓ ℓ

다.

- 28 -

는 의 보다 의 이 수는 작으나 그 크기는A spike A /Ti/Si sample A /TiN/Ti/Si sample spikeℓ ℓ ℓ

훨씬 크게 관찰되었다 이 수는 작으나 그 크기는 훨씬 크게 관찰되었다 그 이유는. spike .

의 경우 가 또는 와 반응한 후 이 전면을 통하여 내로A /Ti/Si Ti A Si Si wafer A diffusionℓ ℓ ℓ

되지만 의 경우 이 역할을 하여 의 에서A /TiN/Ti/Si TiN film barrier TiN film weak pointℓ

가 되어 계속 가 성장하기 때문인 것으로 생각된다spike start spike .

의 변화 및 변화 관찰만으로는 의 반응상태Metal sheet resistance surface barrier metal

및 상태를 추측하기는 어려우며 보다 정확한 분석을 위하여는silicon diffusion SIMS,

등의 분석이 뒷받침 되어야 할 것으로 생각된다X-ray .

발생 상태2. Hillock

상태에서는 어느 경우도 이상의 이 관찰되지 않았으나As deposition height 100nm hillock

이 반복됨에 따라 의 수가 증가하였다 만 사용한 경우보다heat cycle hillock . A A /TiN/Tiℓ ℓ

의 경우가 의 발생이 작았으며 보다는 의 구조가 작았다 에 가hillock A /TiN/Ti A /Ti . A Tiℓ ℓ ℓ

추가될 경우 의 이 억제되는 것이 보고되어 있으며 이러한 특성 때문에A migration hillockℓ

의 발생이 억제되는 것으로 생각된다.

- 29 -

의 경우는 의 때문에 이 많이 발생한다는 보고가 있으나A /TiN/Ti TiN film nitrogen hillockℓ

특별히 많이 생기는 것은 관찰되지 않았으며 후 의 경우와 비슷한 갯550 alloy A /oxide ℓ

수의 이 보이나 그 크기면 에서는 의 경우보다 훨씬 작은 것을 알 수 있었hillock A /oxideℓ

다 이상의 결과로서 생각할 때 실제공정에 적용하기 위한 구조로서. metal substrate silicon

과 양호한 특성을 위하여 로서 을 하고 과 의contact first layer Ti film deposition A Tiℓ

방지 의 방지 등을 위하여 로서reaction , substrate silicon diffusion barrier layer TiN film

을 한 다음 을 하기 전 얇은 을 하여deposition A deposition Ti film deposition Aℓ ℓ

의 구조를 형성함으로서 의/Ti/TiN/Ti/sub A electromigration, stress migration, hillockℓ

방지 등에 양호한 특성을 얻을 수 있을 것으로 생각된다.

참조Table 1. Fig.7

에 따른 변화3. Heat Cycle Photo intensity

는 을 사용하여 에서 측정하였다Photo intensity NANOSPEC wavelength 480nm .

후 는 가 가deposition photo intensity A /oxide 59.8, uniformity 0.9% A /Ti/oxide 63.0,ℓ ℓ

는 로 만 사용하였을 경우보다uniformity l.1% A /TiN/Ti/oxide 62.2, uniformity l.1% Aℓ ℓ

또는 의 을 사용한 경우가 약간 높게 나타났으며 는 어Ti TiN/Ti barrier metal uniformity

느 경우나 정도로 양호하게 나타났다 이것은 만 사용하였을 경우보다1% . A barrier metalℓ

을 사용하였을 경우 의 가 감소하기 때문인 것으로 생각된다 참조A grain size . Fig.8. .ℓ

후의 변화는 생성특성에서의 경향과 거의 유사한 특성을 나타Alloy Photo intensity hillock

내었으며 이것은 이 심하게 발생 될수록 표면에서의 난반사가 심하게 일어나 반사율hillock

이 저하되기 때문인 것으로 생각된다.

- 30 -

에 따른 발생Table 1. Heat cycle hillock status

- 31 -

에 따른 상태 변화Fig 1. Heat cycle metal test process sequence.

- 32 -

Fig 2. Schematic drawings of three diffusion barrier types

- 33 -

Fig.3. The variation of Sheet resistance as a function of Alloy Temperature

- 34 -

-40-

Fig.4. The variation of Sheet resistance as a function of Alloy Temperature

- 35 -

Fig.5. The variation of Sheet resistance as a function of Alloy Temperature

- 36 -

(a)Al/Ti/Sub (b) Al/TiN/Ti/Sub

후 상태Fig 6. Al etch Si surface

- 37 -

에 따른 발생Fig 7. (a) Heat cycle hillock status ( Al/oxide )

- 38 -

에 따른 발생Fig 7. (b) Heat cycle hillock status ( Al/Ti/oxide )

- 39 -

에 따른 발생Fig 7. (c) Heat cycle hillock status ( Al/TiN/Ti/oxide )

- 40 -

의 분포Fig 8. (a) A1 grain size ( oxide substrate )

의 분포Fig 8. (b) A1 grain size ( Ti substrate )

- 41 -

의 분포Fig 8. (c) A1 grain size ( TiN/Ti substrate )

- 42 -

제 장 결 론4

- 43 -

제 장 결 론4

본 보고서에서는 기술에서 중심이 되고 있는 에interconnection shallow junction, contact

대한 연구결과를 보고한다.

이에 대한 결론을 아래와 같이 요약한다.

형성1. Shallow junction

후속열처리에 따른 형성한계에 대한 평가결과를 아래와 같이 요약한다junction .

구 분 개 발 목 표 실 적후속열처리 조건(R.T.A)

TEMP TIME

N+

75As+, 40 KeV5.0 x 1015

ions/

-Junction depth

≤ 0.2

-Sheet resistance

≤ 60 /Ω ㅁ

≤0.2

≤60 /Ω ㅁ

1050

1100

1150

1200

45~48sec

17~32sec

10~18sec

7~8sec

P+

49BF+2, 50 KeV5.0 x 1015

ions/

-Junction depth

≤ 0.3

-Sheet resistance

≤ 120 /Ω ㅁ

≤0.3

≤120 /Ω ㅁ

900

950

1000

1050

1100

40~70sec

25~65sec

10~55sec

5~42sec

1~20sec

- 44 -

2. Contact

가 의 을 사용하였을 경우 까지 특이한. TiN/Ti barrier metal 450 alloy sheet resistance

의 증가는 없었으며 후에도 의 경우처럼 급격한 변화는 나타나지 않았다550 alloy Al/Ti ·

나 을 사용하였을 경우 만 사용하였을 경우보다 의 발생갯수 및 크· barrier metal Al hillock

기에서 양호한 특성을 나타내었다.

다 을 사용하였을 경우 의 가 만 사용한 경우보다 작기 때문. barrier metal Al grain size Al

에 는 약간 높아진다photo intensity .

- 45 -

참 고 문 헌

- 46 -

참고문헌

1. W. Fichtney, R. M. Levin and G. W. Taylor IEEE Electron, Dev. Letter-3,34

(1982)

2. H.Ryssel, H.Glawisching, “ Ion implantation equipment end techniques "p.392,

springer-verlag berlm(1983)

3. SUPREM-3 , " One dimensional process analysis program " Version 3-2, Tech.

modeling associates Inc. Sep.1984.

4. V.Wada and N.Hashhnato, J.Electrochem. SOC.127, NO.401, 1987 .

5. M.Delfino and M.E.Lunnon, J.Electrochen, Soc. Vol 132 NO .2 . 1985.

6. H.Muller, H.Ryssel and I.Ruge “Ion implantation in SemiconductorII " p85 springer

Verlay berlin 1981.

7. R.A.Powell, "Activatieor of shallow junction, high dose BF+2 implants into silicon

by rapid Thermal processing"Tech report Seg 64 Varian Co.1984.

8. Avid Kamgar etal J.App1,Phys lett,45 No.7. Oct.1984.

9 . Y. Paulear " Inter connect materials for VLSI circuits " Solid state tech.

April.1987

10. I. Suni, M.Blomberg " Performance of titanium notride diffusion barriers in

aluminum-titanium metallization schemes for integrated ciridlits " J.Vac.Sci Technol

Nov/Dec 1985.

- 47 -

11. Shuichi Kanamori " Investigation of reactively sputtered TiN films for diffusion

barrier " Thin solid films 136,1986.

12. T.Maeda, T.Nakayama, "Effect of Ti multilevel existence in Al/Ti/TiN/Ti

Structure for highly reliable interconnection ", Symposium on VLSI technology 1985.

13. R. E. Jones, Jr. and L. D. Smith " Contact spiking and electormigration

passivation Cracking observed for titanium layered alumimum meeallization " VLSI

multilevel interconnection conference p.194 1985.

14 . C. Y. Thing " Silicide for contacts and interconnects "IEDM Tech. digest P.110

1984.

초 의 적용 월간15. " LSI barrier metal " Semiconductor world 1987.3

16. " Enhanced aluminum step coverage " MRC

17. C.B.Duke and C.Mailhiot, " A microscopic model of metal semiconductor

contacts " J.Vac Sci Tech, Jul/Aug 1985.