ez a dokumentum az európai unió pénzügyi támogatásával valósult meg. a dokumentum...

Post on 05-Jan-2016

34 Views

Category:

Documents

0 Downloads

Preview:

Click to see full reader

DESCRIPTION

PARTNEREK:. Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáért teljes mértékben Szegedi Tudományegyetem vállalja a felelősséget, és az semmilyen körülmények között - PowerPoint PPT Presentation

TRANSCRIPT

Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáértteljes mértékben Szegedi Tudományegyetem vállalja a felelősséget, és az semmilyen körülmények között

nem tekinthető az Európai Unió és / vagy az Irányító Hatóság állásfoglalását tükröző tartalomnak.

PARTNEREK:

Valós idejű mérések és szabályozások

FPGA hátlap programozása

FPGA programozása

FPGA szerkezete

FPGA a cRIO rendszerben

FPGA előnyei

• Nagy sebesség, gyors válaszidő(alapbeállítások mellett 25 ns)Akár 200 MHz-es ciklusidő

• Párhuzamos feldolgozás• Megbízhatóság• Közvetlen hozzáférés a hardverhez• Nincs operációs rendszer

FPGA hátrányai

• Korlátozott erőforrások• Nem minden funkció használható• Eltérő programozási logika• Hosszú fordítási folyamat (akár órás)

FPGA fordítás menete

Végrehajtás számítógépen

FPGA fordító konfigurálása

Fordító kiválasztása

Ideiglenes fájlok generálása

Fordítás eredménye

FPGA paletta

• Fixpontos számok• SGL lebegőpontos

számok• FPGA-ra optimalizált

funkciók

Tervezési irányelvek

• Top-Level VI: front panel elemek a PC-vel kommunikálnak (erőforrásokat igényel)

• Limitálni kell a számukat, méretüket• A legkisebb adattípusok használata• Osztás, maradékos osztás kerülése• Hibavezetékek kerülése

(sorrendiség: flat sequence)

Ciklusok és időzítések

• Egyszerű időzítés

• Egyciklusos while loop

Flip-Flop

• SCL ciklusok: minden egy ciklus alatt hajtódik végre (ha tud, egyébként fordítási hiba)

Pipeline

Fixpontos számok

Fixpontos számok konfigurálása

I/O típusok

• Digital Line: boolean• Digital Port: integer

• Bizonyos modulok esetén 1 ciklusos végrehajtás

• Kimenet iránya: Set Output Enable(nem egyciklusos mód!)

Analog I/O

• Nem használható SCL ciklusban!• Fixpontos értékek (kalibrált adatok)• További paraméterek elérése:– Methods– Properties

Feladatok

1. FPGA projekt létrehozása

• Hozzon létre egy projektet a meglévő cRIO számára!

• Használjon FPGA interfészt!

2. Fixpontos számolás

• Ismerkedjen meg a fixpontos számolás működésével!

• Tesztelendő funkciók:– World length, Integer world length hatása– Overflow– Tulajdonságok változása műveletek hatására

• A program fusson a számítógépen, emulátor üzemmódban!

3. Fordítás

• Konfigurálja fel az FPGA fordítót gyors fordításra!

• Fordítsa le és tesztelje a programot!

4. FPGA LED

• Készítsen programot, mely az FPGA LED-et másodpercenként egyszer ki- majd bekapcsolja!

• Tesztelje a programot!

top related