ez a dokumentum az európai unió pénzügyi támogatásával valósult meg. a dokumentum...

29

Upload: midori

Post on 05-Jan-2016

34 views

Category:

Documents


0 download

DESCRIPTION

PARTNEREK:. Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáért teljes mértékben Szegedi Tudományegyetem vállalja a felelősséget, és az semmilyen körülmények között - PowerPoint PPT Presentation

TRANSCRIPT

Page 1: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért
Page 2: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért
Page 3: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Ez a dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A dokumentum tartalmáértteljes mértékben Szegedi Tudományegyetem vállalja a felelősséget, és az semmilyen körülmények között

nem tekinthető az Európai Unió és / vagy az Irányító Hatóság állásfoglalását tükröző tartalomnak.

PARTNEREK:

Page 4: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Valós idejű mérések és szabályozások

FPGA hátlap programozása

Page 5: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA programozása

Page 6: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA szerkezete

Page 7: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA a cRIO rendszerben

Page 8: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA előnyei

• Nagy sebesség, gyors válaszidő(alapbeállítások mellett 25 ns)Akár 200 MHz-es ciklusidő

• Párhuzamos feldolgozás• Megbízhatóság• Közvetlen hozzáférés a hardverhez• Nincs operációs rendszer

Page 9: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA hátrányai

• Korlátozott erőforrások• Nem minden funkció használható• Eltérő programozási logika• Hosszú fordítási folyamat (akár órás)

Page 10: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA fordítás menete

Page 11: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Végrehajtás számítógépen

Page 12: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA fordító konfigurálása

Page 13: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Fordító kiválasztása

Page 14: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Ideiglenes fájlok generálása

Page 15: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Fordítás eredménye

Page 16: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

FPGA paletta

• Fixpontos számok• SGL lebegőpontos

számok• FPGA-ra optimalizált

funkciók

Page 17: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Tervezési irányelvek

• Top-Level VI: front panel elemek a PC-vel kommunikálnak (erőforrásokat igényel)

• Limitálni kell a számukat, méretüket• A legkisebb adattípusok használata• Osztás, maradékos osztás kerülése• Hibavezetékek kerülése

(sorrendiség: flat sequence)

Page 18: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Ciklusok és időzítések

• Egyszerű időzítés

• Egyciklusos while loop

Page 19: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Flip-Flop

• SCL ciklusok: minden egy ciklus alatt hajtódik végre (ha tud, egyébként fordítási hiba)

Page 20: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Pipeline

Page 21: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Fixpontos számok

Page 22: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Fixpontos számok konfigurálása

Page 23: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

I/O típusok

• Digital Line: boolean• Digital Port: integer

• Bizonyos modulok esetén 1 ciklusos végrehajtás

• Kimenet iránya: Set Output Enable(nem egyciklusos mód!)

Page 24: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Analog I/O

• Nem használható SCL ciklusban!• Fixpontos értékek (kalibrált adatok)• További paraméterek elérése:– Methods– Properties

Page 25: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

Feladatok

Page 26: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

1. FPGA projekt létrehozása

• Hozzon létre egy projektet a meglévő cRIO számára!

• Használjon FPGA interfészt!

Page 27: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

2. Fixpontos számolás

• Ismerkedjen meg a fixpontos számolás működésével!

• Tesztelendő funkciók:– World length, Integer world length hatása– Overflow– Tulajdonságok változása műveletek hatására

• A program fusson a számítógépen, emulátor üzemmódban!

Page 28: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

3. Fordítás

• Konfigurálja fel az FPGA fordítót gyors fordításra!

• Fordítsa le és tesztelje a programot!

Page 29: Ez a  dokumentum az Európai Unió pénzügyi támogatásával valósult meg. A  dokumentum tartalmáért

4. FPGA LED

• Készítsen programot, mely az FPGA LED-et másodpercenként egyszer ki- majd bekapcsolja!

• Tesztelje a programot!