アナログシミュレーター eldo...アナログシミュレーターeldo...
Post on 22-Apr-2020
7 Views
Preview:
TRANSCRIPT
アナログシミュレーターEldo
HSPICEとのリプレース Analog Mix・RFICシミュレーションへの展開
メンター・グラフィックス・ジャパン株式会社
Slide 2
メンター・グラフィックスとしてのシミュレータ開発への取り組み
© ‐HSPICEリプレース Model互換性の問題 Netlist互換性の問題
コマンド互換性の問題
© ‐RF分野への拡張 ADVance RFIC
© ‐シングルカーネル‐ミックス シミュレーション ADVance MS
© ‐Full-Chip Mixシミュレータへの拡張 Eldo-OCI
© ‐HSPICEリプレース Model互換性の問題 Netlist互換性の問題
コマンド互換性の問題
© ‐RF分野への拡張 ADVance RFIC
© ‐シングルカーネル‐ミックス シミュレーション ADVance MS
© ‐Full-Chip Mixシミュレータへの拡張 Eldo-OCI
Slide 3
トランジスタ -モデル互換性Eldo vs. HSPICE
© Bipolar Transistor <.model bip NPN> Berkely Gummel Poon,VBIC,MEXTRAM,HICUM
© MOS Transistor <.model mos NMOS>Berkely Level1,2,3,BSIM1,2,3,EKV,Mos9,BSIM3-SOI,BSIM4 (RF-BSIM予定 )
© Level=49(HSPICE)〈モデル変換〉Level=53 BSIM3 ver3.2
© Bipolar Transistor <.model bip NPN> Berkely Gummel Poon,VBIC,MEXTRAM,HICUM
© MOS Transistor <.model mos NMOS>Berkely Level1,2,3,BSIM1,2,3,EKV,Mos9,BSIM3-SOI,BSIM4 (RF-BSIM予定 )
© Level=49(HSPICE)〈モデル変換〉Level=53 BSIM3 ver3.2
Slide 4
Eldo vs. HSPICEEldo Eldo Level 53 Level 53 vsvs. HSPICE Level 49. HSPICE Level 49
CBD-VBID-VGID-VD
Slide 5
Netlistの互換性Eldo vs. HSPICE
© コマンドSyntaxの互換性 Eldo -compatible, .option ALLMEAS
© パラメータ変換 ACM-ALEV,RELEV,DIOLEV…温度パラメータDefault パラメータ
© コマンドSyntaxの互換性 Eldo -compatible, .option ALLMEAS
© パラメータ変換 ACM-ALEV,RELEV,DIOLEV…温度パラメータDefault パラメータ
Slide 6
次世代シミュレ-タとしての拡張性Eldo vs. Kernel
© 機能記述言語VHDL-AMSへのインテグレーションADVance MS:シングルカーネルシミュレータ
Commlib© 情報通信分野RF-シミュレータへのインテグレーション
ADVance RFIC
© Full-ChipシミュレーションへのインテグレーションEldo-OCI
© 機能記述言語VHDL-AMSへのインテグレーションADVance MS:シングルカーネルシミュレータ
Commlib© 情報通信分野RF-シミュレータへのインテグレーション
ADVance RFIC
© Full-ChipシミュレーションへのインテグレーションEldo-OCI
Slide 7
現場からの差し迫った要求:
© 設計効率の向上、設計データの再利用
© 設計手法の革新• ボトムアップ <-> トップダウン、システム-オン-チップへ
• プロジェクト間、部門間にまたがった設計データの再利用
• 新しいシステムへの要求 (e.g MEMS, ワイヤレス)© 設計サイクルの向上
• 仕様決定から最初のプロトタイプまでのサイクル
© 設計イタレーションにおける再利用• 仕様の変更と設計エラーへの対応
© 顧客とのコミュニケーションの向上• ビヘイビア・モデルによるアーリー・アクセス
© 設計初期でのマニファクチャリングとテスタビリティの解析• テクノロジに依存する項目を解析し、コントロール
• 最新のテクノロジへの対応、FoundryとのソフトIPでのI/O
© 設計効率の向上、設計データの再利用
© 設計手法の革新• ボトムアップ <-> トップダウン、システム-オン-チップへ
• プロジェクト間、部門間にまたがった設計データの再利用
• 新しいシステムへの要求 (e.g MEMS, ワイヤレス)© 設計サイクルの向上
• 仕様決定から最初のプロトタイプまでのサイクル
© 設計イタレーションにおける再利用• 仕様の変更と設計エラーへの対応
© 顧客とのコミュニケーションの向上• ビヘイビア・モデルによるアーリー・アクセス
© 設計初期でのマニファクチャリングとテスタビリティの解析• テクノロジに依存する項目を解析し、コントロール
• 最新のテクノロジへの対応、FoundryとのソフトIPでのI/O
Slide 8
シングルカーネル‐ミックス シミュレ-タADVance MS
© VHDL-MSとは何か?:VHDLによるアナログの機能記述言語
© ADVance MSの特徴:SPICE Netlist + VHDLアナログNetlist
© Single Kernelの強み:アナログ<‐>Digital Feed Backループ計算に強い
© ModelSim:ロジックシミュレータとのインテグレーション
© VHDL-MSとは何か?:VHDLによるアナログの機能記述言語
© ADVance MSの特徴:SPICE Netlist + VHDLアナログNetlist
© Single Kernelの強み:アナログ<‐>Digital Feed Backループ計算に強い
© ModelSim:ロジックシミュレータとのインテグレーション
Slide 9
ADVance MS 真のシングルカーネル
© Key Solusion: Full VHDL/OVI,SPICEのサポート、既存環境への対応
Slide 10
ADVance MS体感速度
© 6次 Switched Capacitor Filter : 150mS SPICE=11.12秒 74倍
© PLL : 2分
© AD(8bit)コンバータ : 2秒 Back Plane =2時間逐次比較型 3600倍
© 6次 Switched Capacitor Filter : 150mS SPICE=11.12秒 74倍
© PLL : 2分
© AD(8bit)コンバータ : 2秒 Back Plane =2時間逐次比較型 3600倍
Slide 11
Eldo-OCISPICE+Full Chip タイミング解析
© Eldo(トランジスタレベル)+MachTA(タイミングレベル)
© 将来構想:トップダウンシミュレーション+Transistor レベルシミュレーション
© 近未来構想:ADVance RFIC+ADVance MS+Eldo-OCI
© Eldo(トランジスタレベル)+MachTA(タイミングレベル)
© 将来構想:トップダウンシミュレーション+Transistor レベルシミュレーション
© 近未来構想:ADVance RFIC+ADVance MS+Eldo-OCI
Slide 12
ADVance RFICの特徴
© MGC ICgraphTMとの連携で従来のIC設計環境内で運用で
きる
© Eldoの持つ豊富なTransistor Model とFull SPICEシンタックスが利用できる。(Full SPICE コマンド + RFIC コマンド)
© Shooting(Transient)とHarmonic Balance(AC)をサポート
© 言語設計とCommlib(通信Blockライブラリ)をサポート予定
© MGC ICgraphTMとの連携で従来のIC設計環境内で運用で
きる
© Eldoの持つ豊富なTransistor Model とFull SPICEシンタックスが利用できる。(Full SPICE コマンド + RFIC コマンド)
© Shooting(Transient)とHarmonic Balance(AC)をサポート
© 言語設計とCommlib(通信Blockライブラリ)をサポート予定
Slide 13
テレコミュニケーションにおけるシステム・オン・チップ
RF & IC トランシーバ
ベースバンド・プロセッシング
カスタムASIC
ロジック
アルゴリズムアクセラレーション
コ・プロセッサ
DSP コア
RAM/ROM
ワイヤレスネットワーク・プロトコル
プロセッサ(マイクロコントローラ)
RAMROM
DRAM
アプリケーションプロセッサ
RAM/ROMDRAM
ネットワーク/ホスト/ペリフェラル・インタフェイス
Slide 14
HP EEsof Spectre RF EldoRFICTime Domain PSS XHarmonic Balance X XLinear Time Varying X X XMixing Noise X X XDistributed Elements X XOscillators X 5.2Phase Noise X 5.2Nonlinearities Mild High High (5.3)Circuit Envelope X 2000-h2S-param X XMax # Tones N 1
2 (comm)N
Circuit Size Moderate-Large
Moderate Moderate-Large
他社RFICシミュレーターとの比較
Slide 15
アナログ・シミュレーションの新しいスタンダードまとめ
ELDOELDO
ADVanceADVance RF RF SD SD システムシステム
ELDO-OCIELDO-OCI ADVanceADVance MS MSVerilog-AMSVerilog-AMS
R&DR&D
システム・レベルシステム・レベルシミュレーションシミュレーション
Slide 16
統合化された統合化されたSOISOI設計のためのソリューション設計のためのソリューション
MS-HDL言語
アナログ/RF カーネル
検証、抽出検証、抽出バック・アノテーバック・アノテー
ションション
スケマティックスケマティックドリブンドリブン
シミュレーションシミュレーション
ハイアラキカルハイアラキカルスケマティックスケマティック
ドリブンドリブンレイアウトレイアウト
top related