apresentação do powerpointhklimach/mic46/mic46_mosfet.pdf · mosfet: polarização mosfet:...

1

PGMicro – MIC46 Projeto de Circuitos Integrados Analógicos MOS

= O MOSFET =

Prof. Dr. Hamilton Klimach [email protected] UFRGS – Escola de Engenharia

Departamento de Eng. Elétrica

H. Klimach Circuitos Analógicos MOS 2

Sumário

MOSFET: operação, modelo e layout

MOSFET: polarização

MOSFET: amplificação

MOSFET: modelos p/ pequenos sinais

2


MOSFET - estrutura

O MOSFET pode ser analisado como a união de 2 estruturas: 2 diodos (junções) entre S-B e D-B capacitor MOS entre G-B


Terminal de Referência do MOSFET

MOSFET – terminal referencial

Terminal de Referência

Natural:

Simetria Construtiva

Terminal de Referência

Histórico:

Similaridade TJB

3


Junções S-B e D-B

MOSFET - junções

DSB

D

DDB

S

B


MOSFET - junções

4


Junções S-B e D-B com terminais aterrados

MOSFET - junções

•as regiões de dreno e fonte (N)

formam junções com o substrato P

•em cada uma das junções surgem

zonas de depleção (elétrons livres

da região N atravessam a interface e

preenchem as lacunas livres da

região P, fazendo com que não

sobrem cargas livres nessa região)

•como a concentração de dopantes

das regiões de dreno e fonte é muito

maior que a do substrato, a região de

depleção para dentro destas regiões

é muito pequena (desprezível)


Junções S-B e D-B com potencial VDS aplicado

MOSFET - junções

DSB

D

DDB

S

B

VDS

5


Junções S-B e D-B e capacitor MOS com terminais aterrados

MOSFET - junções + capacitor

Capacitor MOS

Metal-Óxido-

Semicondutor


metal

metal

isolante

Capacitor MOS

Capacitor usual

metal-isolante-metal

metal

semicondutor dopado

óxido

Capacitor MOS

metal-óxido-semicondutor

6


Capacitor MOS polarizado

Capacitor usual


E : campo elétrico

Capacitor MOS


E : campo elétrico

metal

metal

isolante

Vc

E

metal

óxido

Vc

semicondutor dopado - p

E



Capacitor usual


E : campo elétrico

C = Qt/Vc

Capacitor MOS


E : campo elétrico

Ceq= Qt/Vc = (Qi+Qd)/Vc

metal

metal

isolante

Vc

+ + + + + + + + + + + + + + +

– – – – – – – – – – – – – – –

+Qt

–Qt

E

metal

óxido

Vc

+ + + + + + + + + + + + + + + +Qt


– – – – – – – – – – – – – – – –Qi –Ө –Ө –Ө –Ө –Ө –Ө –Ө –Qd

E

região depletada

7



Campo elétrico E no semicondutor:

afasta cargas livres positivas (lacunas)

atrai cargas livres negativas (elétrons)

Cada lacuna afastada deixa para trás um

átomo dopante com carga negativa a

descoberto (carga fixa, que não se move). O

total de cargas fixas a descoberto resulta na

carga de depleção ‘Qd’

Mesmo o semicondutor estando dopado P,

com excesso de lacunas livres, existem

elétrons livres gerados termicamente pelo

rompimento das ligações covalentes do Si. O

total de elétrons livres atraídos resulta na

carga de inversão ‘Qi’

Ceq= Qt/Vc = (Qi+Qd)/Vc

metal

óxido

Vc

+ + + + + + + + + + + + + + + +Qt


– – – – – – – – – – – – – – – –Qi –Ө –Ө –Ө –Ө –Ө –Ө –Ө –Qd

E

região depletada

Concentração de dopantes: 1015~1018

at/cm3

Concentração de portadores térmicos:

cerca de 1010 elétrons-lacunas/cm3 @

300K=27ºC


Junções S-B e D-B e capacitor MOS com terminais aterrados

MOSFET - junções + capacitor

8


•o potencial VGS aplicado entre porta

e substrato:

• afasta lacunas livres da

interface óxido-substrato

• atrai elétrons livres para a

interface óxido-substrato

•surge uma região de depleção

entre a interface e o substrato,

ligando as regiões de depleção das

junções

•elétrons começam a se acumular

junto à interface

Pequeno potencial aplicado ao capacitor MOS (VGS < Vt)

MOSFET - depleção


MOSFET - região ativa

o comportamento elétrico do transistor é controlado na

região do capacitor MOS, que é a sua região ativa

Capacitor

MOS

Substrato p

Gate

0 x

L n+ n+

Source Drain

Bulk

9


MOSFET - região ativa

o capacitor MOS é formado pelo “sanduíche” de um

eletrodo condutor (metal ou poli-silício) sobre uma

película isolante (óxido), depositados sobre o semicondutor

dopado (substrato)

isolante (dióxido de

silício) eletrodo condutor

(metal ou poli)

Substrato p

G

∆x

0 x

L

B

D S


MOSFET - depleção

quando o capacitor MOS é polarizado (VGB>0), o campo

elétrico que surge na interface óxido-semicondutor afasta as

lacunas livres, criando uma região de depleção de carga

fixa negativa Q’B(x)

0<VGB<VT

e

VDS=0

carga de depleção

Q’B(x)

S

Substrato p

G

D

∆x

0 x

L

10


Pequeno potencial aplicado ao capacitor MOS (VGB < Vt)

MOSFET - depleção


MOSFET - inversão fraca

este campo elétrico também atrai os elétrons livres do

substrato, que se acumulam na interface óxido-

semicondutor, formando uma carga de inversão negativa

móvel Q’I(x)

carga de

inversão

Q’I(x)

0<VGB<VT

e

VDS=0

carga de depleção

Q’B(x)

S

Substrato p

G

D

∆x

0 x

L

Obs.: Q’I(x) e Q’B(x)

são densidades

superficiais de carga

em C/cm2

11


MOSFET - inversão forte

quando o campo elétrico ultrapassa certo valor (threshold), a

densidade de elétrons livres na interface ultrapassa a de

dopantes P do substrato, fazendo com que seja induzida

uma região N na interface (ocorre a inversão de

característica P→N desta região) carga de

inversão

Q’I(x)

VGB>VT

e

VDS=0

carga de depleção

Q’B(x)

S

Substrato p

G

D

∆x

0 x

L


MOSFET - equacionamento

substrato do *Fermi de potencialln

térmicopotencial/

corpo defator 2

inversão de e depleção de carga de densidades

:

2

iAtF

t

OXASi

IB

StSOXSI

SOXSB

OX

SISBSMSOXSMSGB

nN

qkT

CNq

QQ

onde

eCQ

CQ

C

QQV

tFS

(*)Potencial de Fermi:

potencial eletrostático

devido ao contato entre

silício intrínseco (puro) e

extrínseco (dopado)

12


MOSFET - cargas de inversão e depleção

Carga de depleção

(fixa)

Carga de inversão

(móvel)

Carga total no Gate

Potencial de superfície

(potencial eletrostático

na interface óxido-

semicondutor)


MOSFET - potencial de superfície

13


MOSFET - cargas de inversão

VTO: tensão de threshold segundo modelo clássico (SI)

0TGBOXI VVCQ


•em inversão há o surgimento de um

“canal” tipo N induzido entre dreno e

fonte

•o valor de VGS em que ocorre a

inversão é chamado de potencial de

threshold (Vt)

Aumento do potencial aplicado (VGS > Vt): condição de inversão

MOSFET - inversão forte

14


• vGS > Vt

• vDS pequeno (vDS << vGS – Vt’ )

• Dispositivo funciona como um

resistor controlado por vGS

• A condutância do canal é

proporcional a vGS – Vt’

• A corrente iD é proporcional a

(vGS – Vt) vDS

Operação do Canal Induzido no início da Região Ôhmica

MOSFET - região ôhmica




Rcanal(VGS)

DSB

D

DDB

S

B

VDS

ID

15




00

móveis cargasmóveis cargas

SBVTGSOXnIncanalcanal

Insub

canal

subcanal

VVCL

WQ

L

W

L

WcG

c

Q

WLc

Q

Vol

Q

Condutividade (σ) e condutância (G) iniciais do canal na região ôhmica:



Resistor linear controlado por vGS

Condição: vDS deve ser mantido pequeno (vDS << vGS – Vt )

16


MOSFET – mobilidade de carga

2.7x

2.2x


MOSFET – mobilidade de carga

17


• Aumentando vDS: o nível de

inversão varia ao longo do canal,

como resultado da diferença de

potencial entre a posição no canal e o

terminal de porta

• O canal assume uma forma gradual.

• A resistência do canal aumenta com

o aumento de vDS.

•o comportamento iD x vDS passa a ser

não-linear

(vGS é mantido constante em um valor

tal que vGS – vDS > Vt ))

Dependência de Rcanal em VDS

MOSFET - deformação do canal




+

VGD

+

VGS

ISID

GSDSGSGD

QQ

VVVV

18



Rcanal(VGS,VDS)

DSB

D

DDB

S

B

VDS

ID





19


Saturação do canal:

1. Aumento de vDS causa redução da condutância do canal

2. Quando vGD = vGS – vDS = Vt, o canal “desinverte” próximo

ao dreno: pinch-off

3. Com vDS acima de vGS – Vt , o canal condutivo se

“descola” do dreno, fazendo com que vDS tenha pouco

efeito (corrente ID passa a ser independente de vDS )




quando se polariza os terminais dreno-fonte (VDS>0), ocorre

a deformação das camadas de inversão e de depleção, de

forma que a soma ΔQ’G = ΔQ’I(x)+ ΔQ’B(x) se mantenha

sempre constante ao longo do eixo ‘x’

carga de

inversão

Q’I(x)

VGB>VT

e

VDS>0

carga de depleção

Q’B(x)

S

Substrato p

G

D

∆x

0 x

L

20



x'' em inversão de carga de densidade

canal do segmento um de acondutânci

canal no dreno de corrente

TchGOXI

Ich

chchD

VxVVCxQ

xQx

WxG

xGxVIGVI

carga de

inversão

Q’I(x)

VGB>VT

e

VDS>0

carga de depleção

Q’B(x)

S

Substrato p

G

D

∆x

0 x

L

-ΔVch+ ID



0VV supondo2

BS

2

000

DDTGOXD

VV

Vchchch

VV

VTGOX

Lx

xD

chTchGOXD

TchGOXchD

VVVVCWLI

dVxVVdVVCWdxI

VVxVVCWxI

VxVVCx

WVI

Dch

ch

Dch

ch

2

2

2

1

off-pinch

:saturação de Região

2

:ôhmica Região

TGOXD

TGDDDTGOXD

VVL

WCI

VVVVVVV

L

WCI

Obs.: este equacionamento é extremamente simplificado, não levando em conta a

variação da contribuição da carga de depleção na definição do potencial do canal.

21


Curva completa iD x vDS : saturação do canal

MOSFET - saturação

vGS > Vt


Potencial ao longo do canal: triodo até saturação

MOSFET - saturação

S

D

22


NMOS: curva iD x vDS em inversão forte (SI)

MOSFET - Modelo Simples

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV Triodo:

2'

2

1tGSnD VV

L

WkI

tGSDS VVV Saturação:

oxnn Ck '

k’n (W/L) = 1.0 mA/V2.



Vt = 1 V, k’n W/L = 1.0 mA/V2

2'

2

1tGSnD VV

L

WkI


NMOS: iD x vGS em saturação e inversão forte (SI)

23



2'

2

1tGSoxnD VV

L

WCI


NMOS: iD x vGS : dependência térmica


Aumentando vDS além de vDSsat causa o distanciamento do ponto

de pinch-off em relação ao dreno, reduzindo o comprimento efetivo

do canal por ΔL.→ pequena variação de iD com vDS .

Efeito de modulação do comprimento efetivo do canal

em função de vDS , em saturação


2'

2

1tGSnD VV

LL

WkI

24



• O parâmetro VA depende da tecnologia de processo.

• VA é ‘proporcional’ ao comprimento do canal L.

• Quanto maior o L maior a resistência de saída.

VA: tensão de Early

DQ

Ao

I

Vr

Dependência de iD com vDS: o efeito Early

1AV

L

tech



DStGSnD

tGSnD

VVVL

WkI

VVL

WkI

12

1

2

1

2'

2'

DQDQ

Ao

II

Vr

1

Modelo Equação V-I

L

tech

25



Inclusão do Efeito de Corpo em Vt

ox

SUBSi

FSBFtot

C

qN

VVV

2

22



Efeito de Corpo em ID x VDS

26


MOSFET - Modelo Simples DC

PMOS

NMOS


MOSFET - Inversão Forte x Fraca

Erros no modelo aproximado em SI

27



Erros no modelo aproximado em SI

Subthreshold

Current



Comportamento em WI e SI

2'

2

1tGSnD VV

L

WkI

28


Id [A]

Vgs [V]

Vsub= 0 V Vsub= -2,5 V Vsub= -5 V

Vds= 2V

MOSFET - Inversão Fraca

Modelo em saturação e WI

t

GSDD

n

V

L

WII

exp0

tDSV 4Saturação: qkTt /

)3,1.(;6,11,1 tipn

WI

SI MC4007



Comportamento iD x vDS

SI:

WI:

29



comportamento iD x vDS

t

GSDD

n

V

L

WII

exp0

t

BECC

VII

exp0

MOSFET em inversão fraca: Transistor Bipolar de Junção:


MOSFET - Regiões de Operação

Nível de inversão: tem relação com a densidade de carga de inversão (portadores) que é formada na superfície do substrato e que compõe o “canal” entre dreno e fonte. Esta carga é induzida devido ao efeito “capacitor MOS”, estando relacionada à polarização VGS (ou VGB). Divide-se em 3 níveis: fraca (WI), moderada e forte (SI).

30



Condição de saturação: tem relação com a deformação do canal, provocada pela diferença de potencial aplicada entre dreno e fonte. Em SI, quando o potencial VDS for superior a VGS-VT, ocorre o estrangulamento do canal, o que provoca o aumento súbito da impedância entre dreno e fonte. Divide-se em 2 regiões: “triodo” (ou ôhmica ou linear) e saturação.



Inversão Fraca

(WI)

Inversão Forte

(SI)

Região Triodo

(ôhmica ou

linear)

Região

Saturação

tDS

TGS

V

VV

4

0

TGSDS

tTGS

VVV

VV

10

TGSDS

tTGS

VVV

VV

10

tDS

TGS

V

VV

4

0

Nível de Inversão: controlado através de VGS

Nív

el d

e S

atura

ção

: co

ntr

ola

do

atr

avés

de

VD

S

31


Sumário



MOSFET : amplificação



Polarização de MOSFETs

SSDSGS VIRV

2'

2

1tGSnD VV

L

WkI

oxnn Ck '

tGSDS VVV

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV

DSDSSDDDS IRRVVV

Região de Saturação:

Região de Triodo:

SSDSGS VIRV

tGSOVD VVV

Tensão de Overdrive

32



2'

2

1tGSnD VV

L

WkI


GSDS VV tGSDS VVV

DDDGS VRIV

O transistor está sempre em

Saturação!

Auto-polarização:



tD

GS VWk

ILV

2

22

2

21

1

1'

2

1tGSnD VV

L

WkI

tGSDS VVV

21 GSDDDSO VVVv


33



22

'

2

2

2

2

1

'

1

1

1

2

21

2

2

tGSn

D

tGSn

D

RDDD

RDD

VVk

I

L

W

VVk

I

L

W

IVVR

III

Divisão de tensão:



23

'

3

3

3

2

2

'

2

2

2

2

1

'

1

1

1

321

2

2

2

tGSn

D

tGSn

D

tGSn

D

DDD

VVk

I

L

W

VVk

I

L

W

VVk

I

L

W

III


34



42

2

2

'

2

2

2

41

2

1

'

1

1

1

21

2

2

VVV

VVk

I

L

W

VV

VVk

I

L

W

II

DDSG

tpGSp

D

GS

tnGSn

D

DD




DDGS VV

DDDDDS IRVV

2'

2

1DSDStGSnD VVVV

L

WkI

tGSDS VVV

Região de Triodo:

VVDS 1,0

Supondo: VVt 1

DDGS VV

Forçando operação na região de Triodo:

35



21 GSGS VV 21 DD II

Desde que ambos estejam saturados!

Espelho de corrente:

Q1 idêntico a Q2



Q1 e Q4 autopolarizados:

REF

REFD

DDDGS

tpGSpD

IIIII

II

VRIV

VVL

WkI

5432

1

11

2

1

1

1'

12

1

Espelho de corrente:

36



EXERCÍCIOS



EXERCÍCIOS

37



EXERCÍCIOS



EXERCÍCIOS

38


Sumário



MOSFET: amplificação



MOSFET como amplificador

Amplificador Fonte Comum

Topologia Básica

Representação Gráfica da Reta de Carga

Determinação da Curva de Transferência

triodovvfi

saturadovfi

iRVvv

DSGSD

GSD

DDDDDSO

),(

)(

39



Determinação da Curva de Transferência

A curva de transferência

mostra a operação como

amplificador, com o

MOST polarizado no

Ponto Q.



Excursão de sinal em um amplificador MOS:

40



Influência da Reta de Carga na Excursão de Sinal

Ponto Q1 não deixa espaço

suficiente para excursão

positiva do sinal, muito

próximo de VDD

Ponto Q2 não deixa

espaço suficiente para

excursão negativa do

sinal, muito próximo

da região de Triodo.



Circuito conceitual para estudo do modelo de pequenos sinais

Fonte de Polarização

Fonte de Sinal

Considerando-se que toda tensão ou corrente

pode ser representada como o somatório de

seu valor médio com uma parcela dependente

do tempo, faz-se uma ‘superposição’ de duas

situações:

1) DC: efeito unicamente das fontes que não

variam no tempo (polarização)

2) AC: efeito unicamente das fontes que variam

no tempo (sinal)

41



2'

2

1tGSnD VV

L

WkI

OVntGSnm

GS

Dm

VL

WkVV

L

Wkg

dV

dIg

''

VOV – Tensão de overdrive



42


Sumário



MOSFET : amplificação



MOSFET - modelo peq sinais

BSBSDSDSGSSGDSDSBSDSGSDS

BSBSDSDSGSGSDSBSDSGSDS

BSDSGSDSvBDGDBSDGD

VVVVVVIIvvvi

VVVVVVivvvi

vvvivvvivvvviS

,,,,,,,

,,,,

,,,,,,,0

43



BSDSGS

BSDSGS

VBS

DSmbods

VDS

DSmdm

VGS

DSmg

bsmbdsmdgsmgds

BS

VBS

DSDS

VDS

DSGS

VGS

DSdsDS

v

igrg

v

igg

v

ig

vgvgvgi

Vv

iV

v

iV

v

iiI

1



2'

2

1tGSnD VV

L

WkI

tGS

D

Dn

tGSn

GS

Dm

VV

I

IL

Wk

VVL

Wk

V

Ig

2

2 '

'

Transcondutância de Porta (gate)

44



DStGSnD

tGSnD

VVVL

WkI

VVL

WkI

12

1

2

1

2'

2'

Modelo Equação V-I

L

tech

Condutância de Dreno

DQDQ

Ao

II

Vr

1


MOSFET - Condutância de Saída

Dependência de iD com vDS:

erros do modelo Early (λ)

45


MOSFET - Condutância de Saída

Dependência de iD com vDS:

erros do modelo Early (λ)



ox

SUBSi

SBF

m

BS

Dmb

C

qN

Vg

V

Ig

2

22

•O efeito de corpo pode aumentar,

reduzir ou não ter efeito sobre o ganho

total do transistor.

•Seu impacto depende da configuração

amplificadora utilizada.

Thumb rule:

gmg ≈ 3 a 5 gmb

gmg ≈ 50 a 200 gmd

Transcondutância de Substrato (back-gate)

46





Modelo para Pequenos

Sinais em Saturação

quando efeito de corpo é

desprezível (vbs=0)


tGS

D

Dn

tGSn

GS

Dm

VV

I

IL

Wk

VVL

Wk

V

Ig

2

2 '

'

DtechDD

Ao

I

L

II

Vr

1

47



tGS

DDntGSn

GS

Dm

VV

II

L

WkVV

L

Wk

V

Ig

22 ''



EXEMPLO:

Considere o amplificador Fonte

Comum – FC ao lado cujo transistor

possui o seguintes características:

k’n(W/L) = 0,25 mA/V2

Vt = 1,5 V

VA = 50 V

RD = 10kΩ

VDD = 15V

Suponha que os capacitores são

praticamente curto circuitos para sinal.

Calcule:

O ganho de pequenos sinais

A resistência de entrada

O maior sinal de entrada para

operação em saturação.

48


MOSFET - Capacitâncias



49





50


MOSFET – Modelo AC


MOSFET – Cuidados no Layout

Um MOSFET é definido pelo cruzamento de dois

retângulos: difusão (N ou P) e poli-silício

Mas, lembre das conexões de Dreno e Fonte, e da

polarização de Substrato

E, dependendo do TIPO de transistor, do Poço

51



Implemente boas conexões com Dreno e Fonte,

através de múltiplos contatos

RUIM BOM



Com frequência, em circuitos analógicos,

precisamos de MOSFETs com alta razão de aspecto

(W/L)

As capacitâncias parasitas das junções de Dreno e

Fonte aumentam proporcionalmente às áreas destas

regiões

52



O uso de um layout seccionado mantém o W/L

efetivo, reduzindo as capacitâncias parasitas



O uso de um layout seccionado também reduz a

resistência do gate

53


MOSFET - métrica gm/ID

Métrica gm/ID para projetos MOS:

•Considerando transistores saturados

•Curvas se ‘cruzam’ quando VGS-VT ≈ 70mV

D

n

TGSD

m

TGSn

GS

Dm

TGSnD

I

LWk

VVI

g

VVL

Wk

V

Ig

VVL

WkI

SI

'

'

2'

22

2

:

KVnI

g

n

VV

L

W

n

I

V

Ig

n

VV

L

WII

WI

tD

m

t

TGS

tGS

Dm

t

TGSD

300@/301

exp

exp

:

0

0



Métrica gm/ID para

projetos MOS:

•independe da polarização

•independe da geometria

•independe da tecnologia

54



Métrica gm/ID para

projetos MOS:






Métrica gm/ID para

projetos MOS:




apresentação do powerpointhklimach/mic46/mic46_mosfet.pdf · mosfet: polarização mosfet:...

Documents