cmos med transmisjonsporter - forsiden · 8 2007 inf3400/4400 våren 2007 latcher og vipper 15/30...
TRANSCRIPT
1
2007
INF3400/4400 våren 2007 Latcher og vipper 1/30
CMOS med transmisjonsporterCMOS med transmisjonsporter
2007
INF3400/4400 våren 2007 Latcher og vipper 2/30
KomplementKomplementæær pass transistor logikk (CPL)r pass transistor logikk (CPL)
2
2007
INF3400/4400 våren 2007 Latcher og vipper 3/30
LEAPLEAP
2007
INF3400/4400 våren 2007 Latcher og vipper 4/30
DPL og EEPLDPL og EEPL
3
2007
INF3400/4400 våren 2007 Latcher og vipper 5/30
PPL, SRPL og DCVSPGPPL, SRPL og DCVSPG2007
INF3400/4400 våren 2007 Latcher og vipper 6/30
Differensielle kretserDifferensielle kretser
Differensiell split-level:
4
2007
INF3400/4400 våren 2007 Latcher og vipper 7/30
Kaskode nonthreshold logic: Nonthreshold logic:
2007
INF3400/4400 våren 2007 Latcher og vipper 8/30
SenseSense--amplifieramplifier kretserkretser
Dual rail domino logikk:
5
2007
INF3400/4400 våren 2007 Latcher og vipper 9/30
Sample Sample setset differensielldifferensiell logikklogikk
2007
INF3400/4400 våren 2007 Latcher og vipper 10/30
Sample:
Set:
6
2007
INF3400/4400 våren 2007 Latcher og vipper 11/30
EnableEnable//disabledisable differensielldifferensiell logikklogikk
2007
INF3400/4400 våren 2007 Latcher og vipper 12/30
Disable:
Enable:
7
2007
INF3400/4400 våren 2007 Latcher og vipper 13/30
LatchedLatched differensielldifferensiell logikklogikk
2007
INF3400/4400 våren 2007 Latcher og vipper 14/30
Precharge:
Evaluate:
8
2007
INF3400/4400 våren 2007 Latcher og vipper 15/30
BiCMOSBiCMOS
2007
INF3400/4400 våren 2007 Latcher og vipper 16/30
Oppgave AOppgave A
Tegn sjematikk for en 4:1 multiplekser med innganger D0, D1, D2 og D3, og to selektsignaler S0 og S1, i følgende logikkstiler:
1. CPL.2. LEAP.3. DPL.4. EEPL.5. PPL.6. SRPL.7. DCVSPG.8. Statisk CMOS
CPL
9
2007
INF3400/4400 våren 2007 Latcher og vipper 17/30
CPLCPL
2007
INF3400/4400 våren 2007 Latcher og vipper 18/30
LEAPLEAP
10
2007
INF3400/4400 våren 2007 Latcher og vipper 19/30
DPLDPL
2007
INF3400/4400 våren 2007 Latcher og vipper 20/30
EEPLEEPL
11
2007
INF3400/4400 våren 2007 Latcher og vipper 21/30
PPLPPL
2007
INF3400/4400 våren 2007 Latcher og vipper 22/30
SRPLSRPL
12
2007
INF3400/4400 våren 2007 Latcher og vipper 23/30
DCVSPGDCVSPG
2007
INF3400/4400 våren 2007 Latcher og vipper 24/30
Statisk CMOSStatisk CMOS
13
2007
INF3400/4400 våren 2007 Latcher og vipper 25/30
Oppgave BOppgave BTegn skjematikk for en 3inngangs NAND port i følgende logikkstiler:
1. SSDL.2. ECDL.3. LCDL.4. DCSL.5. BiCMOS.
2007
INF3400/4400 våren 2007 Latcher og vipper 26/30
SSDLSSDL
14
2007
INF3400/4400 våren 2007 Latcher og vipper 27/30
ECDLECDL
2007
INF3400/4400 våren 2007 Latcher og vipper 28/30
LCDLLCDL
15
2007
INF3400/4400 våren 2007 Latcher og vipper 29/30
DCSLDCSL
2007
INF3400/4400 våren 2007 Latcher og vipper 30/30
BiCMOSBiCMOS