connected solutions seminarliterature.cdn.keysight.com/litweb/pdf/5988-9806ja.pdf · high frequency...

Connected Solutions Seminar

セミナ・テキスト

目次

１.Connected Solutions による新しい開発環境・・・・・・・・・・・・・ 1-1

２.HW 測定によるシミュレーション用モデル抽出、および設計初期における

トレードオフ検討・・・・・・・・・・・・・・・・・・・・・・・・ 2-1

３.システムレベルでの早期検証手法のご提案・・・・・・・・・・・・・ 3-1

４.新規通信方式/独自通信方式用の柔軟な RF 設計・検証環境・・・・・・ 4-1

５.Connected Solutions によるワイヤレス通信の BER/PER 検証・・・・・・ 5-1

1-1

Connected Solutions セミナ～ADSと測定器とのリンクによる、新しい設計・検証環境～

Connected Solutionsによる新しい開発環境

Connected Solutions セミナー

1-2

Page 3

Agenda

• What Problems are we Trying to Solve?

• What are Agilent Connected Solutions?

• Connected Solution Example Overviews

• Why Agilent Connected Solutions?

Page 4

“How can I do this?”How am I going to design and test an emerging standard

with custom impairments?

Wow! $500k for a new mask! How can I check my design in ADS

with my hardware prior to fab?Where I can find a

receiver tester so I can check my BER

specification?

1-3

Page 5

“Dreams Made Real”• What’s needed are new design and verification techniques:

• A flexible verification & signal processing environment • A merging of virtual design with real world measurements

Important DefinitionsEDA: Electronic Design AutomationADS: Advanced Design System, industry leading RF/uW design toolESG: Electronic Signal Generator, digital signal generator with arbPSG: Performance Signal Generator, digital modulation up to 20 GHzPNA: Performance Network Analyzer, new generation network analyzerPSA: Performance Signal Analyzer, high performance spectrum analyzerVSA: Vector Signal Analyzer, VXI based flexible signal analyzer platform

1-4

Agilent “Connected Solutions”• Connected Solutions are the integration of Agilent’s Electronic Design Automation

(EDA) and instrumentation to form new solutions that cannot be delivered by either instrumentation or software individually.

More than simple data file downloads - these are more integrated capabilitiesNot a product. It’s a synergistic application of Agilent Technology

+ =New Solutions and Increased

Agilent Investment Value

Page 8

Overall Benefits

C – Create, reuse, and transport Intellectual Property •Generated value through your secure IP creation•Faster time to market through IP reuse, and IP transport

A – Accelerate Verification•Lower product development costs by determining problems earlier in the design cycle•Better productivity by avoiding mistakes/design turns, providing advanced de-bugging•Improved problem solving capability for NEW leading edge problems

E – Extend Test and EDA capabilities•Customize tests for emerging or proprietary standards•Consistency in results from common simulation/measurement algorithms•Better use models and look/feel through simulation/test intimacy and compatibility•New synergistic value built on top of your current Agilent investments

1-5

Page 9

Who Benefits from Connected Solutions?

RFICs ADS & RFDE

RFICs ADS & RFDE

MMICsADS

MMICsADS

Boards & ModulesADS

Boards & ModulesADS

RF & Baseband Systems Agilent Ptolemy (ADS)

RF & Baseband Systems Agilent Ptolemy (ADS)

Advanced Design System (ADS) Connected Solutions fold into a

variety of design flows

Wireless, Wireline, Aerospace Defense• System architects / system designers• Component designers• IC Designers• ATE engineers / manufacturing engineers

Page 10

The ADS Design and Verification Environment

Synthesize real signals from simulation dataSystem Level

Capture real signals as inputs

RF/Analog Subsystem DSP Floating or Fixed Point

Transistor-level RTL HDL

RF/Analog Downconverter

DigitalReceiver

GMSKDemod

RFFrontend

wire [6:0] M1_B_1_Result; // hpeesof_id : M1.B_1wire [9:0] M1_B_2_Result; // hpeesof_id : M1.B_2

hp_CONST_S C5 (.Result(C5_Result));defparam C5.Width = 3;defparam C5.ConstValue = 24576;

hp_ADD_SATTRUNC_S A5 (.A(R4_R1_Q),.B(M3_Result),.Result(A5_Result));

RF/Baseband Design & Verification: Agilent Ptolemy

ADS RF Analog Design & Verification

1-6

Page 11

Accelerating the Product Development Flow• Agilent is in a unique position to offer technology throughout the flow• Connected Solutions can accelerate product development

Facilitates IP re-use and accelerates IP transferProvides unique solutions throughout the product development flow

ConceptPrototype(Hardware Verification)

PilotProductionDesign Design

Verification Production

Design Process and IP

Verification / Validation Process and IP

Simulation Space Test Space

#1 Overall in Test & Measurement#1 in RF & RF/Commsys EDA

Page 12

Accelerating Verification: Lowering Risk and Cost

Product Development Time/Phases

Incr

ease

d Ri

sk a

nd C

ost i

n Di

scov

erin

g Iss

ues

Start Verification Testing Earlier in the Design

Cycle to Help Reduce Risk, Save Money

Integration Problem Found !Need to Rework Design..Impacts Time-to-Market!

Increased Costs !Concept Design Design Verification Prototype Hardware Verification/Design Re-Work

Connected Solutions Can Help!

1-7

Page 13

Page 14

Design Modeled in ADS

(1) Measurement Based Modeling

ADS Measurement Based Modeling Creates Transportable IP and Directly Benefits ADS Simulation.

Network Analyzers

Off-the-ShelfComponentMeasured Data

ESG Sig. Gen. E4440A PSA

ExistingComponent

Use ESG/VSA toCreate simulation

models

•Smaller simulation model•Faster simulation•Better convergence•Handle larger problems•IP is encoded•Uses real world results

1-8

Page 15

Test architectures and designs early in the concept phase

(2)Simulation in Measurement LoopHardware Block Substitution: Hardware Emulation

•Provides early concept verification•Upgrade proven systems much easier•Reduce cost & risk through IP re-use, reduced turns

ESG Sig. Gen.

OLD HARDWARE

BLOCK

Signal Analyzers

NEW EMULATED HARDARE BLOCK

ADS

Replaces HW with ADS SW

Page 16

Test off the Shelf Parts with New ADS Designs to Accelerate Verification

(3)Measurement in Simulation LoopADS Block Substitution: Virtual Prototyping


HW Avail. for Test

ESG Sig. Gen. DUT

Signal Analyzers

•Verify integration prior to fabrication•Perform advanced testing prior to fab•Facilitates lowering of mfg cost

1-9

Page 17

Use ADS to Facilitate Prototype De-bugging

(4) Advanced De-Bugging

•Provides reference signals for comparison•Speeds the de-bugging process


HW Avail. for Test

ESG Sig. Gen.

DUT

Signal Analyzers

AB

A B

Page 18

(5) Customize and Extend Test Capability

Custom Signal Format and Impairments Modeled in ADS

ESG Sig. Gen. DUT

Signal Analyzers

Signal SourceModeled in Simulation

Custom MeasurementAlgorithms in Simulation

ImpairmentsModeled in Simulation

Use ADS to Create Custom RF Test Signals & Custom Measurements When Test

Solutions Don’t Exist

Extend the Capability and Value of ADS and Agilent Instrumentation

Connected Solution BER Measurement in ADS

ESG Sig. Gen. DUT

SimulationSignal Source

SimulationReceiverDesign

BERMeasurement

896XX VSA

Reference Signal

Test Signal from DUT

.sdf file

Use ADS to Extend Test Equipment Functionality Into New Areas Such as BER

1-10

Page 19

Page 20

Best-in-class Simulator TechnologyLinearHarmonic Balance

Krylov SolverTrans. Assist HB

Circuit Envelope (patented)VMEAVM

ConvolutionHigh Frequency SPICE

Spice Model Generator

RF System SimulatorPtolemyPtolemy Fixed PointDigital FilterC-code, Matlab/HDL co-sim

MomentumMomentum RFModel Composer (patented)

E-Syn/LinecalcDesignGuide UtilitiesWireless Libraries

ADS simulation technologies provide a powerful base for design and verification

1-11

Page 21

ADS Co-Simulation Capabilities

Patented Circuit Envelope Co-Simulation

Functional Block Behavioral Model

Transistor-level

Verification Behavioral Model



hp_ADD_SATTRUNC_S A5 (.A(R4_R1_Q),.B(M3_Result),.Result(A5_Result));

Baseband Design Verification

RTL HDL

DSP Floating or Fixed Point

Simulate RF Circuits and/or baseband HDLs throughout hierarchy and with real world hardware

Page 22

Agilent Engineered for Maximum Capability

• Measurement Panels

• High-speed Ptolemy Links

• Application Guides

• Design and Verification Libraries

Provides easy-to-use connection to instruments for

PC or UNIX

System Simulationinstrument

connections

Automated processes for key applications

De vice _To_Be _Te s te d

dBc1out=dbmtow(18.256)GC Type =dBc1Ga in=dbpola r(DUT_Ga in,0)

S igna lS ource

WLANS igna lS ourc e

S igna lMe a s ure me nt

EVM WLAN EVM

Pre-configured test benches for Wireless

formats

1-12

Page 23

Advance Design System

The Connection Manager

• Read data from, download data to and setup an instrument

Connection Manager

• UNIX Connectivity

• Automatic instrument discovery

• State storage

• Context sensitive help

• Built-in Swept PowerS-Parameter Application

Expanding the Connected Solutions Possibilities

Page 24

Lower Your Risk -Compatibility and Common Algorithms

Compatibility• Co-engineered by EEsof EDA and T&M R&D • Provides a robust interface with extended functionality • Optimized for faster data transfer and simulation/test speed

Consistent source and analysis algorithms• Simulation & test IP sharing and alignment

-Similar look, feel, GUIs-Shared algorithms between EDA & test-Consistent signal processing & Data Displays

-Signal Studio, VSA, PSA, Infiniium scope -ADS Design & Verification Libraries

• Bottom line: Simulated = measured results

1-13

Page 25

Lower Risk with a Full Solution

Application notes, config

guide, documentation

Design libs, app guides,

utilities

Education, training

Common algorithms, IP sharing, file

formats

ADS/Instr integration

(Connection Mngr)

Supporting instruments,

hardware connectivity

Technical support,

consulting

Supporting Software

Software and Hardware

Integration Infrastructure

Supporting Software and

Hardware

Technical Support

Application Layer

ADS & Instr.

Connecte d Solutions gives Agile nt significan leverage in the R &D space

Hello Hello Hello

Connecte d Solutions gives Agile nt significan leverage in the R &D space

Hello Hello Hello

The Connected “Whole” Solution

Page 26

Layer 3: Technical connectivity remote supportWhat: Support & software upgrades (E5721AS, subscription)For Who: Customers who want day to day connectivity & measurement assistance

Generic Training

Application specific consultingLayer 4: Application-specific consulting What: 4 days generic CS, 4 days on site consulting

(E4726A)For Who: Customers who require in depth application

assistance

Layer 2: Customer Education/start up assistanceWhat: Basic CS training on site, two days (N3207A)What: Customized training, (N3207E) For Who: New customers who want basic hands on CS assistance

Layer 1: Support Documentation and GuidesWhat: Application Notes/Guides, configuration guides, Web assistanceFor Who: New customers who need basic CS support documentation

Connected Solutio ns give s Agile nt significan leverage in the R&D

space

Hello Hello Hello


space

Hello Hello Hello


space

Hello Hello Hello

Lower Your Risk –The Only Support Available of it’s Kind

1-14

Page 27

Lower Your Risk-Proven and Recognized Technology

Product of the Year Award

Leading Tier 1 Telecom CompaniesLeading Aerospace/Defense CompaniesLeading Wireless Networking SuppliersLeading IC Design and Fabrication Houses

Who’s Using Agilent

Connected Solutions

“The company's Connected Solutions concept, ensures that today's wireless systems engineers are able to verify design performance earlier in the development cycle than

previously possible. And, it eases the burden of the verification process by merging the simulation and

measurement domains. This is possible thanks to the wide breadth of expertise that Agilent consistently demonstrates - an expertise not easily captured by

competing companies.”

— Cheryl AjluniEditor-in-ChiefWireless Systems Design Magazine

Page 28

What We’ll Cover Today

• Examine IP creation, reuse and transport with Connected Solutions • Show how Connected Solutions build value on top of your Agilent investment• Illustrate Connected Solutions leverage throughout the product development flow

ConceptPrototype(Hardware Verification)

PilotProductionDesign Design




Product Development Flow

1-15

Page 29

Page 30

Linear

Harmonic BalanceKrylov Solver

Transient Assisted HB

Circuit Envelope

ConvolutionHigh Frequency SPICE

RF System Simulator

PtolemyPtolemy Fixed Point

Digital FilterE-Syn

Planar EM

HFSPICE

AC /S-Parameters

Convolution

ハーモニックバランス

シミュレーションの高度化

ドメイン

周波数

時間

数値

Ptolemy時間同期

データフロー(TSDF)

サーキットエンベロープ

Ptolemy 同期データフロー

モーメンタム

物理モデル

コンポーザー

High Speed Interconnect

Library モーメンタムRF

ADSシミュレーション環境

1-16

Page 31

Agilent PtolemyUCバークレー校の Ptolemy コードを元に開発

マルチドメインのシミュレーション環境をサポート

ADS Ptolemy はベースバンド・ブロック解析用に Synchronous Dataflow (SDF)ドメインを使用

更に以下を追加:・アナログ・ブロック解析及びコ・シミュレーション用にTimed Synchronous Dataflow (TSDF) ドメイン・タイム・ドメイン用に多数のビヘイビアモデル・ I/O インターフェース

Page 32

ミックスド・シグナル・デザインへの応用トップダウン設計

DAC

SPICE

ADC

周波数制御

復調ﾁｬﾝﾈﾙﾃﾞｺｰﾀ

パワー制御

Ptolemy

ﾁｬﾝﾈﾙｴﾝｺｰﾀﾞ

ｼﾝﾎﾞﾙﾏｯﾊﾟ

Ptolemy

代表的なﾃﾞｨｼﾞﾀﾙ通信機モデル

ｱﾝﾃﾅモデル

伝播ﾁｬﾝﾈﾙ

Ptol

emy

Tim

ed D

ata

Flow


Ptolemy Timed Data Flow

Ptolemy Timed Data Flow

1-17

Page 33

ミックスド・シグナル・デザインへの応用アナログ／ディジタルの協調検証

DAC

SPICE Circuit Envelope

ADC

周波数制御

Circuit Envelope

復調ﾁｬﾝﾈﾙﾃﾞｺｰﾀ

パワー制御

Ptolemy

ﾁｬﾝﾈﾙｴﾝｺｰﾀﾞ

ｼﾝﾎﾞﾙﾏｯﾊﾟ

Ptolemy

代表的なﾃﾞｨｼﾞﾀﾙ通信機モデル


伝播ﾁｬﾝﾈﾙ

Ptol

emy

Tim

ed D

ata

Flow


Page 34

各種レベルの検証方法と実現のタイプ

System Level

LPF

LPF

sin/cos

AGC

AGC I

Q

RF Down-converter

DigitalReceiver DemodRF

Frontend

SWSAW LNA

RF SubsystemDSPFixedPoint

Circuit

Verilog or VHDLRTL

ボトムアップ検証

トップダウン

・デザイン

Transmitter

System Level（Tx)

1-18

Page 35

システムレベルによるボトムアップ検証評価項目の違い

ＳパラＴＯＩ

特性インピーダンス

ＢＥＲＡＣＰＲ

システムメーカー

コンポーネントメーカー

　システムメーカとコンポーネント、モジュールメーカとは評価項目が異なる

・システムメーカの求めるスペック値で　製品説明できないとシステムメーカに　受け入れられない・システムメーカは過大なスペックを　要求する

システムレベルの評価項目を知りコンポーネント、モジュールをスペックする事が必要になる

Page 36

システムレベルによるボトムアップ検証現実の変調信号で評価する重要性

2トーン信号テストは、ディジタル

変調信号によるテストとは違う– IP3とACPRには相関が無い

変調歪テストは、現実の変調　信号が必要

–アイ・パターン–コンスタレーション– BER

Digitally modulated RF input Output spectral regrowth

1-19

Page 37

ADS、システム設計/検証ソリューション

デザイン・ライブラリ

各種通信規格モデルをサポート。

CDMA ( TIA/EIA-95 )cdma20001xEV-DO3GPP W-CDMAGSMEDGEDigital TVWLANTD - SCDMA

Peak Code Domain Error

システムデザイン及び検証機能を提供

Page 38

例：　5GHz WLAN ( IEEE 802.11a )モデル

構成済みのテスト/検証セットアップ

ビット・エラー・レート/パケット・エラー・レート(BER/PER)

エラー・ベクトル振幅(EVM)

相補累積分布関数(CCDF)

出力RFスペクトラム

Mothe rConvCode rRa te =Mbps _36

WLAN

Inte rle a ve r1Ra te =Mbps _36

WLAN

16QAMMod

QAM16Co

WLAN

ADS、システム設計/検証ソリューション

デザイン・ライブラリ

2-1


HW測定によるシミュレーション用モデル抽出

及び設計初期によるトレードオフ検討

内容

• トランジスターレベル回路図からビヘイビアモデルの抽出

• HW測定によるアンプモデル抽出

• HW測定によるオシレータモデル抽出

• より先進的なHW測定ベースモデリング

2-2

HW測定によるシミュレーションモデル抽出

コンセプトパイロット製品設計設計検証量産製品

設計プロセス

検証プロセス

製品開発フロー

試作機（HW検証）

略語集

EDA: Electronic Design AutomationADS: Advanced Design System, 高周波設計検証用EDA環境

ESG: Electronic Signal Generator, ベクトル信号発生器

PSG: Performance Signal Generator, 最大20 GHzベクトル信号発生器

PNA: Performance Network Analyzer, ネットワーク・アナライザ

PSA: Performance Signal Analyzer, 高性能スペクトラム・アナライザ

VSA: Vector Signal Analyzer, ベクトル・シグナル・アナライザ

2-3

ビヘイビアモデルとは

データモデルデータモデルトランジスターレベル回路トランジスターレベル回路

• 高速なシステム・シュミレーション• デザインIPは、データで表されている• 精度は回路図に依存する

利点

トランジスターレベル



RF/アナログサブシステム

HDL

ベースバンド　フローティング/フィックスドポイント

トップダウン設計とボトムアップ検証

RF/アナログダウンコンバータ

ディジタルレシーバ

復調器RF

フロントエンド

2-4

ADS、システム設計/検証ソリューションVerification Model Extractor

2) 抽出コンポーネントに

接続しシミュレーション

4) Extracted モデルによりシミュレーション

1) サブ回路作成

3) システムレベル回路にExtracted モデルを配置

Extracted Model FileExtracted Model File

更なる利点:動作回路を回路図では無く、Extracted ファイルにより提供可能

回路コシミュレーションまたは回路からビヘイビアモデル抽出

シミュレーションし、ビヘイビア・モデルのモデル・データ・ファイルを作成

部品を含めたシュミレーションで回路動作を表すシュミレーション・モデル・データを作成

デザインIPはデータで表されている !!

デザインIP

アンプ回路設計

トップレベルでシステム設計をし,

要求事項を振り分ける

要求事項/規格に

基づいて設計の検証/最適化を行う

回路設計し,システム・レベルの性能・動作検証

検証モデル抽出

2-5

回路設計

RF/アナログダウンコンバータ

ディジタルレシーバ

復調器RF

フロントエンド



HDL

HW測定からビヘイビアモデル抽出

ORDUT

ハードウェア

ベースバンド　フローティング/フィックスドポイントRF/アナログサブシステム

2-6

HW測定からのビヘイビアモデル抽出　Connected Solutions　

トップレベルでシステム設計をし,

要求事項を振り分ける

要求事項/規格に基づいて設計の

検証/最適化を行う

回路設計し,システム・レベルの性能・動作検証

検証モデル抽出

• 高速なシステム・シュミレーション

• ハードウェアの性能・動作は、　　データで表わされている• ネットワークアナライザでの測定• 時間と経費の節約

Amplifier HW

実際の

ハードウェア

OR

回路図作成

アンプ

ORシステム・シュミレーションにおけるビヘイビア・モデル

New測定ベースビヘイビアモデリングConnected Solutions

PNAと、測定に基づいた

モデリング方法によりアンプのビヘイビア・モデルを作成

測定を行う

Amplifier HW

実際の

ハードウェア

2-7

コネクション・マネージャー（ADS2003A追加機能)

下記のネットワークアナライザをサポート

アンプのS-paraをパワー掃印して測定

S-paraのデータをADSのアンプモデルに変換

Step 1- コネクションマネージャーでネットワークアナライザ測定から抽出

形式が違う4つのシュミレーション・モデル

シュミレーション・モデル・ファイルの作成 !

Amplifier HW

実際の

ハードウェア

2-8

Step 2-新しいシュミレーション・モデルで、CW特性を検証する

測定に基づいたモデルのゲイン・位相特性をシュミレーション上、

パワーをスイープし検証

測定に基づいた

シュミレーション・モデル・ファイル

Step 3-新しいシュミレーション・モデルの変調時の特性検証

シュミレーション上、WCDMA, WLAN, EDGE, 1XEV-DO の変調信号で、測定に基づいたモデルの

変調時の特性を検証

2-9

Final Step- 測定結果 vs. 新しいモデルでのシュミレーション結果の検証

ESG DUT

ESG Sink

実測とシュミレーション比較のためADS上の信号を

E4438C ESGへダウンロードする

Signal Analyzers

検証例の紹介

2-10

例1- MGA-72543（アジレント製LNA)

PNAでの測定条件• センター周波数 = 1.95 GHz• 周波数スパン = 30 MHz• 周波数ポイントは201ポイント• RFパワーを1 dBステップで–15 dBmから

+ 7 dBmまでスイープ• PNAのPort 1とPort 2のパワーは同じ• アッテネ―タ・コントロールはOff• 校正時、Port 1 パワーは-5 dBm• E8358A PNA (300 kHz- 9 GHz) を使用

例1- MGA-72543の出力パワー vs. 入力パワー特性

出力パワー vs. 入力パワーは、測定により抽出された

各シュミレーション・モデル同士

良く一致している

2-11

例1- MGA-72543のゲイン・位相特性

ゲイン・位相 vs. RF入力パワーは、

抽出された各シュミレーション・モデルで良く一致している

例1- MGA-72543のACLR3GPP W-CDMA信号を用いた場合

WCDMA ACLR Comparison - 5 MHz Freq. Offset

0

10

2030

40

50

60

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

Input RF Power (dBm)

AC

LR (d

B

GainRFAmpSingleCarrierAmplifierS2DAmplifierP2DMeasured Data

WCDMA ACLR Comparison - 10 MHz Freq. Offset

5254565860626466

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

Input RF Power (dBm)

AC

LR (d

B

GainRFAmpSingleCarrierAmplifierS2DAmplifierP2DMeasured Data

• ADS上の信号をE4438C ESGにダウンロード•ケーブル・ロス補正のためESGの出力を調整•RFパワー・レベルを変えた場合の、測定結果と

　シュミレーション結果を比較•E4440A PSA (上側)で測定

2-12

例1- MGA-72543のEVM3GPP W-CDMA信号を用いた場合

• ADS上の信号をE4438C ESGにダウンロード•ケーブル・ロス補正のためESGの出力を調整•RFパワー・レベルを変えた場合の、測定結果と

　シュミレーション結果を比較•E4440A PSA (上側)で測定を行う

WCDMA EVM- MGA72543

0

1

2

3

4

5

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

RF Power In (dBm)

EVM

(%)

AmpSingleCarrier

Amplif ierS2D

Amplif ierP2D

GainRF

Measured Data

例1- MGA-72543 のEVM3GPP W-CDMA信号を用いた場合

• ADS上の信号をE4438Cにダウンロードした結果、残留EVMは約0.92% @ 0 dBm

• 0.92%の残留EVMとモデル・シュミレーション結果の二乗和平方根をとると、

　　シュミレーション結果と測定結果は、よい相関関係となる

(e.g. EVM_RSS= sqrt(EVM_simulated^2 + 0.92^2)

WCDMA EVM- MGA72543 with Residual EVM RSS'd

0

1

2

3

4

5

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

RF Power In (dBm)

EVM

(%)

AmpSingleCarrier

Amplif ierS2D

Amplif ierP2D

GainRF

Measured Data

2-13

その他の検証例

EDGE EVM- MGA72543 with Residual EVM RSS'd

0123456789

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

RF Pow er In (dBm)

EVM

(%)

AmpSingleCarrier

Amplif ierS2D

Amplif ierP2D

GainRF

Measured Data

WLAN EVM- MGA-8-A with Residual EVM RSS'd

0

5

10

15

20

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

RF Power In (dBm)

EVM

(%)

AmpSingleCarrier

Amplif ierS2D

Amplif ierP2D

GainRF

Measured Data

Multi-Carrier DQPSK EVM, 3.2 MHz Symbol Rate- MGA-8-A

0123456789

-10 -8 -6 -5 -4 -3 -2 -1 0 1 2 3 4

RF Power In (dBm)

EVM

(%) Amplif ierP2D

GainRF

Measured Data

EDGE EVM for MGA-72543

WLAN EVM for MGA8A

Arbitrary Signal for MGA8A

測定に基づいたシュミレーション・モデルの抽出に関する考察

• PNAのスイープ開始のパワーはDUTの直線動作領域に設定しなければならない。

• PNAのスイープ終了のパワーは、シュミレーション・モデルを使うため

　シュミレーション信号のピーク値、平均値の関係に注意しなければ　ならない。

• パワーのステップはDUTのゲイン・コンプレッションを表すのに

　十分細かくなければならない。

• シュミレーションの設定がモデル・データ・ファイル内のパワー範囲や、

　周波数範囲を越えたとき予期せぬ結果が得られる可能性がある。

2-14

アンプ以外のHW測定ベースのビヘイビアモデルの作成

例- PLL ローカルオシレータ

This VSA extracted model contains:振幅歪

時間歪

ノイズ

スプリアス

広帯域 BW – 最大 36 MHz with VSA

VSA or PSAで抽出

ADSのVSA “source”in schematic to verify system

Benefits:• モデル作成が非常に簡単• 特性ほぼ全域を網羅• IP is portable for transport

2-15

+

Q Input

I Input

ESG

E4406A

例- カスタム　I/QモジュレータのHW測定ベースシミュレーションモデル

• ADSでカスタム信号作成

• ADSによるカスタム測定／ポストプロセッシング

• ADSでHW測定ベースシミュレーションモデル作成

RF OutADS

EVM Comparisons

0

2

4

6

8

0.14

0.18

0.22

0.26

0.30

0.34

0.38

IQ Input Voltage (V)

EVM

(%)

Simulated

Measured

HW測定ベースモデル結果

この例はConnected　Solutionsのカスタムアプリケーションです。HW測定ベースモデリングの柔軟性を示しています。

測定モデルのシミュレーションと実測値の比較

IQ シミュレーション

ファイル

テストセットアップ

2-16

C – Create, reuse, and transport Intellectual Property • 既存IPの有効活用• IPリユースによる、早期市場投入

A – Accelerate Verification• 早期問題発見による、開発コスト削減• 新しいデバッグ手法による、試作回数の削減• 新たな問題に対応する、革新的な解決手法

E – Extend Test and EDA capabilities• 新規通信方式/独自通信方式に対応する試験環境• シミュレーションデータを、実測にも適用• ADSと測定器の融合性向上• お客様のアジレント測定器・ADSを有効活用

ソリューション分類

まとめ

• サーキットレベルの回路図なしに、シミュレーションモデルが作成できます。

• 既存のハードウェア、既製のハードウェアの性能評価が行えます。

• お客様の顧客に購入前の評価としてシミュレーションモデルを提供でき、コンポーネントの性能　を把握いただけます。

• 設計フローの初期段階でも終わりの段階でもConnected　Solutionsは活用い　ただけます。

• Connected solutions は、アンプ以外のHW測定ベースモデリングでも活用い　ただけます。

2-17

[1] Application Note 1394, Agilent Technologies Connected Simulation and Test Solutions Using the Advanced Design Systemhttp://literature.agilent.com/litweb/pdf/5988-6044EN.pdfhttp://literature.agilent.com/litweb/pdf/5988-6044JA.pdf (日本語版）

[2] Agilent Technologies EDA-Instrument Connected Solutions Configuration Guide, http://literature.agilent.com/litweb/pdf/5988-6561EN.pdf

[3] Joel Dunsmore, Greg Jue, and John Kikuchi, Agilent Technologies, A Measurement-base Behavioral Model for I/Q RF Modulators, Microwave Journal, December 2002.http://literature.agilent.com/litweb/pdf/5988-9241JA.pdf　(日本語版）

References

Appendix

2-18

Meas-Based Approach: Gain RF

• Convenient when piecing together a conceptual system design

• Available in the DSP schematic- fast simulations

• Gain compression and phase variation at a single frequency

Meas-Based Approach: S2D Model

• Two-port S-parameter data for linear (ACDATA) description

• Gain compression and phase variation at a single frequency

• Predicts odd-order harmonics using polynomial curve-fit

BEGIN ACDATA

# AC (HZ S RI R 50 FC 1 0)

! small signal s-parameter

% F n11x n11y n21x n21y n12x n12y n22x n22y

………………….

END

BEGIN GCOMP7

# AC( HZ S DBM DB R 50.0 )

% F

………………

% PIN N21x N21y

……………

……………

END

BEGIN ACDATA

# AC (HZ S RI R 50 FC 1 0)



………………….

END

BEGIN GCOMP7

# AC( HZ S DBM DB R 50.0 )

% F

………………

% PIN N21x N21y

……………

……………

END

2-19

Meas-Based Approach: P2D based Model• Model data includes swept power and

frequency data

• Available in the Analog/RF schematic

• Most detailed model data relative to the other behavioral models discussed

• Does not predict harmonics

BEGIN ACDATA

# AC (HZ S RI R 50 FC 1 0)



.......................

.......................

! power dependent s-parameter

% F

.......

% P1 P2 n11x n11y n21x n21y n12x n12y n22x n22y

................

................

% F

........


................

................

END ACDATA

BEGIN ACDATA

# AC (HZ S RI R 50 FC 1 0)



.......................

.......................

! power dependent s-parameter

% F

.......


................

................

% F

........


................

................

END ACDATA

3-1

システムレベルでの

早期検証手法のご提案


System-Level Verification of Components with Connected Solutions

Concept PilotProductionDesign Design




Product Development Flow

Prototype(Hardware

Verification)

3-2

Circuit Design

RF/AnalogDownconverter

DigitalReceiver DemodRF

Frontend



RF/Analog Subsystem

HDL

Baseband Floating or Fixed Point

Top-Down Design Flow/ Bottom-Up Verification

ORDUT

Hardware

Modify W-CDMA Transmitter Template with Preliminary System Design

Sim. Signal Source

Sim. Measurement

Design/Verify Circuit at System Level

Determine Circuit Requirements

Verify Hardware at System Level

Design/Verify Baseband at System Level

Create Top-Level System Design

3-3

ACLR_U1069.400944 34.920973

ACLR_U5

Final Circuit Design Requirements

Perform System-Level Design Tradeoffs Determine Circuit Requirements

3GPP W-CDMA

Signal SourceRF

UpconverterDriver

AmplifierPower

AmplifierTx/Rx

DuplexerACLR & EVM

Measurements

Meets Design Specifications:ACLR: 33 dB min. at 5 MHz ACLR: 43 dB min. at 10 MHz






Circuit Design Requirements

Transistor-Level Circuit Design

3GPP W-CDMA

Signal SourceRF

Upconverter

Driver Amp. Circuit Design

PowerAmplifier

Tx/Rx Duplexer

ACLR & EVM Measurements

OR

ACLR_U1069.591461 34.792151

ACLR_U5

Meas. -BasedBehavioral Model

DUT Hardware

OR Transistor-Level Circuit Design from Cadence

Flow






* An ADS circuit design is used for this example

Verify Circuit Design in Top Level System Design

3-4

Fixed Point FIR Design

ACLR_U1037.656388 31.952861

ACLR_U5The system does not meet specifications of 33 dB @ 5 MHz offset and 43 dB @ 10 MHz offset

with baseband and RF designs simulated together...

The behavioral Root Raised-Cosinefilter is replaced with the fixed-point

FIR design

Design Baseband; Insert FIR Design into Top Level System Design for Verification






Tune Baseband and RF to Meet Design Specifications

ACLR_U1049.201045 34.646249

ACLR_U5The system now meets the 3GPP W-CDMA specification with the baseband

design co-simulated with the RF design…potentially saving costly design turns !

Fixed PointFIR Design






3-5

Connected Solutions: Measurement in the Simulation Loop

ESG or PSG Signal Generator

Signal Analyzers

Signal Flow Signal Flow

Turn Simulated Signal into Real-World RF Test Signal using Connected Solutions






No HW Yet

3-6

No HW Yet

Reflects simulated design impairments to test DUT

at a system level before the entire system is built

Test Signal Reflects RF and BasebandDesign Impairments Modeled in

Simulation

Contains FIR and RFImpairments

Connected Solutions Hardware Verification Test Setup

3-7

The simulated results agree well to measured, especially at the 5 MHz offsets:

Offset Simulated MeasuredACLR @ 5 MHz upper offset 35.9 dB 35.9 dBACLR @ 5 MHz lower offset 35.9 dB 35.7 dBACLR @ 10 MHz upper offset 44.4 dB 45. 3 dBACLR @ 10 MHz lower offset 44.1 dB 45.1 dBEVM 2.98% 3.2%

Measured Versus Simulated Results atthe Output of the D.U.T.

Bring the Measured DUT Output Back into Simulation For Early System-Level Verification

3-8

Connected Solutions: Measurement in the Simulation Loop

ESG or PSG Signal Generator

Signal Analyzers

Signal Flow Signal Flow

ADS Design Libraries and Design Guides

PrototypeDUT

WLAN

3GPP

RadarTDSCDMA

1XEV-DO

EDGE

3-9

Overall Benefits

C – Create, reuse, and transport Intellectual Property •Generated value through your IP creation•Faster time to market through IP reuse, and IP transport

A – Accelerate Verification•Lower product development costs by determining problems earlier in the design cycle•Better productivity by avoiding mistakes/design turns, providing advanced de-bugging•Improved problem solving capability for NEW leading edge problems

E – Extend Test and EDA capabilities•Customize tests for emerging or proprietary standards•Consistency in results from common simulation/measurement algorithms•Better use models and look/feel through simulation/test intimacy and compatibility•New synergistic value built on top of your current Agilent investments

Summary

• Design Verification can be performed with a combination of RF, baseband, and behavioral models

• Connected Solutions allows hardware components to be verified at a System Level early in the design phase

• Test Signal created with Connected Solutions reflects signal the DUT would see as if it is in the actual hardware system

3-10

References[1] Application Note 1394, Agilent Technologies Connected Simulation and Test Solutions Using the Advanced Design System.http://literature.agilent.com/litweb/pdf/5988-6044EN.pdfhttp://literature.agilent.com/litweb/pdf/5988-6044JA.pdf (日本語版）

[2] Agilent Technologies EDA-Instrument Connected Solutions Configuration Guide, http://literature.agilent.com/litweb/pdf/5988-6561EN.pdf

[3] Greg Jue, Agilent Technologies 3GPP W-CDMA Systems: Design and Testing, IEEE Microwave Magazine, June 2002.

[4] G. Jue, Marta Iglesias, Agilent Technologies, WCDMA Design, Simulation and Verification Using EDA Connectivity to Test Equipment , April 30 2002

4-1

新規通信方式/独自通信方式用の

柔軟なRF設計・検証環境


新規通信方式/独自通信方式用の柔軟なRF設計・検証環境


設計プロセス

検証プロセス



4-2

内容

• 柔軟なRF設計・検証環境に必要なもの

• アプリケーション

• 既存の信号発生器で発生できない信号源　　

例：衛星３チャンネル DQPSK • 既存の測定器にない測定　　

例：独自の変調　　　

• 既存にない復調/レシーバ　

例：レーダー

• Modulated Signal Application Guide• まとめ

略語集







4-3

カスタマイズの必要性

• 新規通信方式では、測定器は早い段階では規格に対応していません。• 3.5G, 4G, etc.

•妨害波･干渉波試験には特別なツールが必要となります。• 2.4GHzWLAN +電子レンジ , etc.

•独自通信方式では、専用の検証ソリューションが必要になります。•mmW通信、衛星、レーダー, etc

•既存規格を別のアプリケーションへ適用する時には、カスタマイズが行われます。

• 携帯通信以外での3GPP,cdma2000,etc.

ADS は新しい信号&測定アルゴリズムのシミュレーションに柔軟な環境

現存する規格のライブラリーをカスタマイズして対応する。

• 以前に作成したADSデザインを修正します。

下記のようなモデルを組み合わせて新規に作成

• ビヘイビアモデル

• C++ コード

• RF サブシステムモデル

• トランジスタレベルモデル

• 測定データモデル

• MATLAB® モデル

4-4

ADSモデルビルダー機能

　デザイン・ライブラリー及び標準ライブラリーで対応出来ないコンポーネントを作成可能。これで独自規格等に対応可能。

　ADSのモデルビルダー機能（C/C++によるADS Ptolemy　モデル作成機能）を使用し、独自の変調方式を作成できます。　　

現状の測定ツール

• 信号発生器

• アナログAM/FM/PM/パルス変調信号源

• RF/uW ディジタル変調信号源

• 1ボックステスター

• 信号解析測定器

• 従来型のスペクトラムアナライザ

• ディジタル変調解析付きスペアナ

• ベクトルシグナルアナライザ

• 1ボックステスター

目的: カスタムアプリケーションの信号発生/解析の範囲を拡張します。

4-5

ADS Design

既存の信号発生器で発生できない信号源

• 測定器が対応していない信号

• システム上の劣化特性をシミュレーションで考慮した信号

• ハードウェアをテスト/検証する独自IPを社内で共有

•送信スペクトラムと変調特性を測定

• 実信号をEDA環境へ取り込み• ADSを復調で利用

• カスタム、特殊な環境のシステムシミュレーション

• DUTハードウェア非線形評価

• 受信部の EVM, BER, FER 測定

既存の測定器が対応していない復調

ADS Design

4-6

例1:既存の信号発生器で発生できない信号源• マルチキャリア

• 3チャンネル

• 500 kHz キャリア間隔

• PSG シリーズuW信号発生器

• 広帯域バンド幅, 周波数~ 20 GHz• EVM vs. 出力パワー測定

~~ DUT

ベクトル uW 信号RF 帯域160MHｚ(外部I/Q)周波数 250 kHz to 20 GHz

4-7

パラメータ

周波数レンジ

ゲイン

1 dB　Comp出力

IP3NFゲインフラットネス

VSWR

スペック (measured)4-8 GHz (7.2 GHz)36 dB min (41.2 dB)19 dBm min (20 dBm)29 dBm2.5 dB1.5 dB2:1

EVM 結果

シミュレーションと、HW測定でのビヘイビアモデルとのEVM測定比較

0

4

8

12

16

20

24

28

-32 -30 -28 -26 -24 -22 -20 -18 -16 -14

Input Power (dBm)

%EV

M (r

ms)

P2d

Measured

例2: 既存の測定器が対応していない測定

信号: 5ビット/シンボルPSK-ASK 信号をADSで作成

•8PSK と 4-レベル ASK 変調のコンビネーション•5ビット/シンボル信号 (8x4 = 25)

)cos()( ii tatS φω +=

復調アルゴリズムもしくは受信ハードウェアが無いVSA が認識しない信号

•ADSで特殊なハイブリット信号生成•実信号でのEVM 測定

仮定

目的

4-8

89600 VSA ソフトウェアhybrid PSK/ASKを認識しません

EVM =30.745%!!

EVM is wrong! (>30%)

信号デザイン: 特殊信号

EVM 測定C コード

RFの影響

測定器リンク

・ADSでハイブリット変調信号を作成してESG信号発生器にダウンロード

信号発生と検証入力電力 vs EVM （ノイズフロア）

-100 dBm/Hz

-95 dBm/Hz

-90 dBm/Hz

-85 dBm/Hz

4-9

• ADS のEVM アルゴリズムを活用• 独自のCコードを活用

ADSの柔軟なEVM測定コンポーネント

リファレンス信号

テスト信号

EVM測定の為、ADS に測定信号を取り込み

Recording後の波形再生

EVM Sink

Recording

4-10

EVM 結果

EVM（シミュレーション）結果 ~ 0.0 %

EVM （Connected Solutions）結果 ~0.4%

Ref_Chirp

XMIT_IF

LFM

Source

Gate

BBChirp

T rigger

Contro l

OUTIN

Trigger

IFRF

RF-RX

Com

p . C

hirp

Rcvd C

hirp

Ref Chirp

Ref_Chirp

RFIF

RF-TX RCSDist. KM

1 2

DSP ChirpGenerator

Transmitter

Path Model

TargetDistance

RadarCross

Section

Protection

Receiver Correlator

CompressedPulse

Reference Chirp Receiver IF

Chirp Generator

Out

Trigger

Transmitted Chirp Signal = A cos (wc*(time_stop-t) + 0.5 *u*(time_stop- t)**2)

0.5 *u*(time_stop- t)**2

wc*(time_stop-t)Sweep valuefrom Pulse Widthto 0 by -Tstep

Sweep valuefrom PRTimeto 0 by -Tstep

Reset the chirpfor each pulse

Gate off the output between pulses

Pulse

Reset

Reset

PulseReset

490 495 500 505 510 515 520485 525

-80

-60

-40

-100

-20

freq, MHz

dB

m(X

MIT

_IF

_S

pe

c)

Transmitter IF Spectrum

50 52 54 56 58 6048 62

-1.0

-0.5

0.0

0.5

1.0

-1.5

1.5

time, usec

real

(XM

IT_I

F)

mag

(XM

IT_I

F)

Transmitter IF envelope (Mag. & Real parts)

Tx IF エンベロープ

Tx IF スペクトラム

チャープレーダー生成

例3: 既存にないレシーバ

4-11

受信機シミュレーション結果

送信機受信機IF チャープ波形

受信機IF チャープスペクトラム

6 0 7 05 0 8 0

-1 .0

-0 .5

0 .0

0 .5

1 .0

-1 .5

1 .5

t im e , us e c

real

(RC

VR

_IF

)re

al(X

MIT

_IF

)

T r a n s m it t e r & R e c e ive r IF S ig na l

4 9 0 4 9 5 5 0 0 5 0 5 5 1 0 5 1 5 5 2 04 8 5 5 2 5

- 5 0

- 4 0

- 3 0

- 6 0

- 2 0

f re q , M H z

dB

m(R

CV

R_

IF_

Sp

ec)

R e c e iv e r IF S p e c tru m

相関器

受信チャープ信号 Compressed Pulse

65 70 7560 80

-0.5

0.0

0.5

-1.0

1.0

time, usec

rea

l(R

CV

R_

IF)

Receiver IF W aveform (Real Part)m 1tim e=113.4usecreal(Com pressed_Pulse)=280.926

120110 130

0

100

200

-100

300

time, usec

rea

l(C

om

pre

sse

d_

Pu

lse

)

m 1 Compressed Pulse

Co

mp

. C

hirp

Rcvd

Ch

ir p

Ref Chirp

Ref_Chirp

レーダー Connected Solutions 信号源/アナライザ

TimedSinkXMIT_IF

SpectrumAnalyzerXMIT_IF_Spec

VSA89600SourceV1

TStep=TstepOutputType=TimedVSATitle="Chirp Radar IF Source"

VSA

Transmitter_SysX17

RFIF

RF-TX

ESG_E4438C_SinkE2

RFPowOn=YESArbOn=YESFileName=""SampleClk=40 MHzIQModFilter=throughAmplitude=0Frequency=500 MHzInterface="141.184.128.114"

Chirp_GeneratorX25

LFM

Source

Gate

BBChirp

CxToRectC7

D.U.T.

89641A ベクトルシグナルアナライザ

89641A VSA

490 495 500 505 510 515 520485 525

-80

-60

-40

-100

-20

freq, MHz

dB

m(X

MIT

_IF

_S

pe

c)

Transmitter IF Spectrum

10 20 30 40 500 60

-0.5

0.0

0.5

-1.0

1.0

time, usec

rea

l(XM

IT_

IF)

Transmitter IF Chirp

ADS シミュレーション結果

4-12

ジャミング信号の測定:レシーバ入力への多様な信号のシミュレ－ション

Radar Link

Protection

Ref_Chirp Receiver

Transmitter

CxToTimedC8

FCarrier=RF_FreqTStep=Tstep

VSA_89600_SourceBroadband_Jammer

TStep=TstepRepeatData=Repeat

OutputType=TimedVSATitle="Stored Signal Data"

VSA

N_TonesNear_Freq_CW_Tone

Power1=dbmtow(-40)Frequency1=9.97 GHz

STCX23

Trigger

Sens i tiv i tyTime Control

OutIn

Channel_Air2

Target2RCS=2

Dist. KM

1 2

Channel_Air2Target1RCS=1

Dist. KM

1 2

Transmitter_Sys

X17

RFIF

RF-TX

VSA_89600_SourceV3

VSATitle="Virtual Chirp Source"

VSAConst

Target_Dist2Level=5 _Km

ConstTarget_DistLevel=2 _Km

SpectrumAnalyzerRCVR_RF_Spec

SplitterRFS1

Receiver_SysX21

IFRF

RF-RX

SumRF4X25

OUT5

4

3

2

1

マルチパスモデル

CW トーン

広帯域のジャミング

信号をRecording

E3238

Return#1 Jam BurstsReturn#2

Modulated Signal Application GuideADS から PSG/ESGへのダウンロード

4-13

Application Guide 現在の構成•PSG or ESG信号発生器にダウンロード可能な各種ディジタル変調ライブラリ• このライブラリを利用してより複雑な信号を生成可能•劣化要因も考慮した信号を発生可能

•Microwave Radio•QAM16

•Baseline•Download•Impairment

•QAM32•Baseline•Download•Impairment

•QAM128•Baseline•Download•Impairment

•Nonlinear AMP•PhaseNoise•Multipath

•Satelitte• Modulation

• BPSK• QPSK• DQPSK

•Multicarrier• 4 Channel DQPSK• 8 Channel DQPSK• 16 Channel DQPSK

• 2G-3G-WLAN•EDGE download•WCDMA download•1xEV-DO download•WLAN download





4-14

まとめ

• 独自通信方式対応の製品開発には、柔軟性とカスタマイズが必要です。

• 信号発生器、アナライザー等の測定器を、Connected Solutionsにより機能拡張可能です。

• ADSからPSG/ESG へのダウンロードをより容易にするアプリケーションガイドが利用可能です。

References[1] Greg Jue, Kal Kalbasi, Ben Zarlingo, Agilent Technologies Flexible Digital Demodulation/ Integrating Simulation Software with Measurement HardwareAutotestcon 2002.

[2] David Leiss, Agilent TechnologiesConnected Solutions: The Convergence of Simulation, Measurement, and Verification, Microwave Design and Test Seminar, December 2002.

[4] Chris Mueth, Design / Verification Tools Tame Complex System Designs , Microwaves & RF, October 2002. PDF, 224 kB.

5-1

Connected Solutions によるワイヤレス通信のBER/PER 検証


受信機 BER/PER 検証


設計プロセス

検証プロセス



5-2

内容

• ビット・エラー・レート（BER)について、及び重要性

• 事例 1 : WCDMA におけるRF/RF BER 測定

• 事例 2 : WLAN における RF/IF BER 測定

• 事例 3 : WCDMA における IF/ディジタル BER 測定

• まとめ

略語集







5-3

ビット・エラー・レート（BER）とは?

Q

I

Q

I

典型的なダブル・コンバージョン送・受信機

0

受信機送信機

モジュレータ

モデムモデム

デモジュレータ

LNC IFPAIFベースバンドコーディング

ベースバンドデコーディング

ビット入力ビット出力

Sent BitsErrorsBER =

BER の重要性

• 受信機の重要な定義• End-to-End での性能特性• EVM は送信機の測定項目; BER は受信機の測定項目

5-4

BERに影響する受信歪みの種類

64 QAM コンスタレーションQ

I

• ランダムノイズ

• フェーズノイズ

• AM/AM 歪み

• AM/PM 歪み

• 遅延歪み/ISI

• 干渉

• 理想的なシンボルポイント

受信機での劣化

ランダムノイズ

フェーズノイズ

AM/AM 歪み

AM/PM 歪み


ビット出力A/D

コンバータ

RF LNA IF

BPFBPF

遅延歪み/ISI

干渉


5-5

どの様にして、BER特性を設計・検証するか？

ADS による設計試作機作成前に BER/PER 特性をシミュレーションにより検証

ランダムノイズ

フェーズノイズ

干渉AM/AM 歪み

AM/PM 歪み

遅延歪み/ISI

5-6

BER/PER 設計検証用ADS、デザイン・ライブラリ

受信機設計

WLAN

3GPP

1XEV-DO

TD-SCDMA

EDGEcdma2000

設計から試作機への移行：何故試作機でのBER 評価が困難か？

• End-to-End ハードウェア試作機が必要（RF + ベースバンド）• ベースバンド機能にはコード化BERが必要• 設計プロセスの早期段階では検証が困難• 劣化条件を加えた上で、受信機の評価が可能か？（例：フェーディング、マルチパス）

• 開発の後期段階で問題が発見された場合、開発スケジュール　コストに重大な影響が発生

5-7

どの様にしてビット・エラー・レートを測定するか？

どこでビット・エラー・レートが測定可能か？

RF/RF BER RF/IF BER IF/ディジタルBER

RF/ アナログベースバンド BER

(アナログ IQ)

Q

I

受信機


RF IF


復調ビット出力(コード化 BER)I

Q

A/Dコンバータ

5-8

本日の内容





• まとめ

事例 1: WCDMA における RF/RF BER 測定

現状の問題点:どの様にして、コード化BERを測定し、シミュレーション結果と比較するか？

本事例の目的:WCDMA におけるコード化BER測定、及びシミュレーション結果との比較　事例紹介

コード化BER測定のおける、ADSによるベースバンド部信号生成の利点紹介

5-9

本事例の適用部分

RF/RF BER RF/IF BER

本事例はRFコンポーネント試験、もしくはRF/IF サブシステム測定に適用可能です。

Q

I

受信機


RF IF



Q

A/Dコンバータ

Add CRC & Tail Bits

268 bits

Pilot, Power Control, &TFCI

DPCCHControl Bits

15 kbpsSF=256

Data OVSFGenerator

SF=64

244 bits1/ 3 Rate

Conv. Coder

804 bits1st

Interleaver

804 bitsRate

Matching

490 bits

Gain = - 2.69 dB

GainComplex

Scrambling

I+

+

+

-OVSF 2Generator

1,-1

Deciby 2

I 3840 kcps

225

Scramble CodeGenerator

Q 3840 kcps Q

402 bitsFrame

Segment

60 kbps

Control OVSFGenerator

I Scramble Code

I Scramble Code

Q

Q

DTCHData Bits

60 kbps120 bits100 bits 360 bits 360 bits 110 bits90 bits

DPDCHData Bits

20 ms Frames

40 ms Frames

10 ms Frames49 kbps

Add CRC & Tail Bits

1/ 3 RateConv. Coder

1stInterleaver

RateMatching 11 kbps

Segment& Match

DCCHData Bits

TrCHMux

60 kbps

CCTrCH2nd

Interleaver

コード化BER リファレンス・データ

Physical Channel BER Ref. Data

Physical Channel

Transport Channel

コード化BER とは？

5-10

シミュレーションと測定器のリンクによるコード化BER

• ADS受信ブロック,ベースバンド復調によるVSA機能の拡張

• WCDMA, WLAN, 他規格信号における、コード化BER測定用信号生成

• 設計と計測ソリューションのリンクによる、機能拡張

ESG 信号発生器 DUT 896XX VSA

.sdf file

コード化BER結果

ADS

ADS 信号源 ADS 受信機シミュレーション用

信号源

BER測定用ADS受信ブロックによるベースバンド部復調

シミュレーション信号を実RF試験信号へ

E4438C ESG 信号発生器

80 フレーム信号ダウンロード

5-11

シミュレーションにより、測定データからコード化BER を測定

89640 VSAESG, VSA にトリガーを設定波形データを記録記録データをADS に読み込み

Connected Solutions ビット・エラー・レート結果

Prel

i mi n

ary

BER

Res

ults

for

P hys

i cal

C

hann

el a

nd D

T CH

(% B

ER)

Physical Channel(コード化無し), % BER

コード化BER (DTCH), % BER

5-12

比較の為、シミュレーションのみでBERを計算

Connected Solutions BER 結果とシミュレーションBER結果を比較

青（下線）=シミュレーション結果

赤（上線）=測定器を用いたConnected Solutions による結果

Physical Channel(コード化無し), % BER

コード化BER (DTCH), % BER

Connected Solutions とシミュレーションによるCoded BER 結果は共に 0 %

5-13


.sdf file


ADS

ADS Signal Source ADS ReceiverSimulationSignal Source

ADS, ESG, 896XX VSA によるConnected Solutions

Connected Solutions によるRF/RF & RF/IF コード化BER

事例 1: まとめ

• Connected Solutions によるコード化BER測定結果とシミュレーション結果が、高いEb/No においても非常に良く一致

• コード化による、 physical channel 性能改善

• コード化BER測定における、ADSによるベースバンド復調の利点

5-14

本日の内容





• まとめ

RF/RF BER RF/IF BER RF/ アナログベースバンドBER

(アナログ IQ)

本事例はRFコンポーネント試験、RF/IF サブシステム、もしくはRF/アナログベースバンド測定に適用可能です。

本事例の適用部分

Q

I

受信機


RF IF



Q

A/Dコンバータ

5-15

事例 2: WLANにおけるRF/RF BER 測定

現状の問題点:どの様にして、RFコンポーネントが、システムレベルのコード化BERに与える影響を測定するか

本事例の目的:WLAN コード化BER測定　事例紹介


.sdf file

ADS







ADS 信号源シミュレーション用信号源

5-16

ADS WLAN RF 受信機

シンボル・リカバリー(I-Q デモジュレータ)

ベースバンド受信ブロック

ADS WLAN ベースバンド受信ブロック

FFT

周波数同期位相同期、チャネルイコライザー

シンボル、ビットリカバリー

5-17


.sdf file

ADS

ADS Signal Source ADS ReceiverSimulationSignal Source


Connected Solutions によるRF/RF & RF/IF コード化BER

ADS, ESG, 896XX VSA によるConnected Solutions

RF/RF BER RF/IF BER RF/ アナログベースバンドBER

(アナログIQ)

アナログIQデータをADSに読込む事で、このコンセプトをRF/アナログベースバンド試験に拡張

本事例をアナログIQ ベースバンドに拡張

Q

I

受信機


RF IF



Q

A/Dコンバータ

5-18

アナログIQ ベースバンド信号解析

Q

I

受信機RF フロントエンド

IF to ベースバンド

RF IFI

Q

VSA による受信 IQ ベースバンド信号解析

2 チャンネル I+jQ

例: IQ ゲイン・インバランスをADSにより設定し、BERへの影響を測定

I

Q

ゲイン

IQ モジュレータのトランジスタ・レベル回路を使用、もしくはADSシステム・レベル・コンポーネントにより劣化要因を設定し、BER/PER への影響を測定可能

IF to baseband

RF IF I

Q

5-19

ADS によるBER 測定

I Q

I Q トリガー

E4438C

89640 ベース2チャンネル I+j*Q

LAN

GPIBLAN/GPIB

Gateway

BER/PER 測定用接続図

5-20

1 dB ゲイン・インバランス 4 dB ゲイン・インバランス

BER Measurement

-0.0010

0.0010.0020.0030.0040.0050.0060.007

3.4 3.5 3.6 3.7 3.8 3.9Gain Imbalance(dB)

BER BER

PER Measurement

-0.20

0.20.40.60.8

11.2

3.4 3.5 3.6 3.7 3.8 3.9

Gain Imbalance(dB)

PER PER

コード化BER/PER 測定、及び変調品質

事例 2: まとめ

• Connected Solutions により、RF設計者は、RFコンポーネントがシステムレベルBER に与える影響を評価可能

• 複数コンポーネント、及びサブシステム検証に拡張可能

• 事例は RF-RF コンポーネント測定を紹介しましたが、RF-IF 測定に拡張可能です

• アナログ・ベースバンドIQ測定に拡張可能

5-21

本日の内容





• まとめ

事例 3: WCDMA における IF/ディジタル BER 測定

現状の問題点:• IF 入力ーディジタル出力受信機のコード化BER を、どの様にして測定するか？

• RF/アナロググループとベースバンドグループとの結合時のリスクを、どの様にして低減するか？

• RFサブ・システム設計者は、IF 信号がA/D コンバータによりディジタル化された後の信号のスペクトラムやEVM 等を、どの様にして評価するか？

本事例の目的:• アナログ-to-ディジタル（A/D）コンバータを使用したWCDMA 信号におけるコード化BER測定　事例紹介

• ディジタル化されたIF 信号のRF 測定方法　事例紹介

5-22

Connected Solutions 測定セットアップ

ESG RF 信号発生器

16702B ロジック解析システム

ミックス・シグナル DUT

Advanced Design System+ 3GPP デザイン・ライブラリ

RF Rxブロック(チップ)

BB Rxブロック

ADC

BER測定

仮想信号 Ref 測定

ESG 信号発生器 DUT

コード化BER 結果

ADS

ADS Receiver

16702Bロジック解析システム

file






ADS 信号源シミュレーション用信号源

5-23

3GPP W-CDMA 信号源 Example

E4438C ESG 信号発生器

シミュレーション信号を実RF試験信号へ

80 フレーム信号ダウンロード

ロジック・アナライザーによる信号取得、ADSへのアップロード

5-24

ディジタル信号のRF データ解析

• RF解析、ディジタル変調解析

シミュレーションにより、測定データからコード化BERを測定

送信側シミュレーションからのリファレンスデータ

DTCH BER測定結果

= 0 %

ロジック解析システムからのRx測定信号（ファイル）

5-25

Connected Solutions による RF/IF-ディジタルコード化BER

ESG 信号発生器DUT

ADS

ADS 信号源 ADS Receiver

ADS, ESG, 16702ロジック解析システムによるConnected Solutions

16702Bロジック・アナライザ

file


受信機の各ステージにおける Connected Solutions によるビット・エラー・レート測定

+ +

ADS信号発生器

16702Bロジック解析システム

896XX VSA

+

Connected Solutions

5-26





まとめ

• Connected Solutions により、コード化BER 測定の為のフレキシブルな開発ソリューションが可能

• コンポーネント、サブシステム用BER 測定• 受信機の各ステージ (RF/RF, RF/IF, IF/ディジタル)で適用可能• RF部とディジタル部の結合時のリスクを低減• 問題の早期発見による、開発コスト・工数を低減

5-27

Appendix

事例 1 詳細

80 Frames x 15 Timeslots/Frame x 2560 Chips/TimeSlot x 4 Samples/Chip= 12.288 MsamplesDownloaded from ADS to ESG

E4438C ESG Arbitrary Waveform Limit= 64 MSamples w/opt. 602

89640 VSA Time Capture Memory Limit= 192 MSample w/opt. 001

5-28

事例 2 詳細

200 Frames x (*55 Symbols x 4uSec/Symbol + 20uSec) x 80 MHz SymbolRate+ 200 Idle Symbols = 3.84 Msamples

Downloaded from ADS to ESG

E4438C ESG Arbitrary Waveform Limit= 64 MSamples w/opt. 602

89640 VSA Time Capture Memory Limit= 192 MSample w/opt. 001

*number of symbols dependant on data rate

June 27 20035988-9806JA

0000-08A

connected solutions seminarliterature.cdn.keysight.com/litweb/pdf/5988-9806ja.pdf · high frequency...

Documents