CSEC 전북실리콘밸리교육단

제25기 교육생 모집

2

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

3

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

현재와 4차 산업혁명 시대의 반도체 산업

출처: 산업통상자원부(2018), ｢차세대반도체 기술개발 사업(2K 프로젝트)｣

4

현재와 4차 산업혁명 시대의 반도체 산업

출처: 산업통상자원부(2018), ｢차세대반도체 기술개발 사업(2K 프로젝트)｣

5

차세대 반도체 산업기술인력 분석

출처: 산업통상자원부(2019)

6

차세대 반도체 산업기술인력 분석

출처: 한국산업기술진흥원 (2019), ｢차세대 반도체 산업 분석 및 산업기술인력 조사 보고서｣

7

전북실리콘밸리교육단(CSEC)

CSEC (전북실리콘밸리교육단)

기초 이론 교육 실습형 전문교육 팀별 프로젝트

반도체 디스플레이 전공 심화 학습

시뮬레이션 Tool 반도체 디스플레이 공정

반도체회로 설계 측정분석 기술

시제품(반도체 칩, 반도체 디스플레이 소자) 제작 공모전 참여/논문 발표

우수한 취업률 83.3%

(삼성전자, SK 하이닉스, LG 디스플레이, 삼성디스플레이 등)

8

9

전북실리콘밸리교육단 (CSEC)

우리 부총장님^^

• 교육 대상

• 전라북도내 모든 대학교 학부생

• 2020년 3월 기준 대학교 3학년 중 전기, 전자, 통신, 컴퓨터, 제어, 반도체 및 IT 관련 전공자

• 교육 내용

• 시스템반도체-디스플레이공정소자 설계 이론 ~ 설계 ~ 테스트 전 과정 교육

10

프로젝트 중심교육

1 교수당 교육생 2~3명

1 팀 & 1 프로젝트 & 1칩

아날로그 디지털

반도체디스플레이 소자/공정

분야별 담당교수

산업체 전문가

평가 및 조언

산업체

설계전문가

지도 및 특강

주기적 발표수업

11

교육과정

단계 제목 교육 개요 교육 기간 학점인정 과목명 비고

0 기초 이론 반도체 및 설계 관련 기초 이론 강좌

물리전자, 전자회로, 신호 및 시스템 등

2학년 동계

특별학기 IDEC지역강좌 연계- 집체교육

1 반도체

설계 기본

아날로그, 디지털, 반도체디스플레이 소자/공정 분반 교육

반도체 회로 설계 기본 교육

반도체 디스플레이 소자 공정, 전자회로, VerilogHDL 등

3학년 1학기 나노전자소자

(전공선택)

집체교육

(방과 후 및

주말시행)

2 반도체

설계 심화

설계 프로젝트 선정

설계 툴 교육

3학년 하계

특별학기

트랙 별

IDEC지역강좌 연계

One4men

(방과 후 및

주말시행)

지도교수별 개별 자유교육

∘ 아날로그회로 설계

∘ 디지털회로 설계

∘ 반도체 디스플레이 소자/공정 설계

3학년 2학기

3 반도체

구현

설계 프로젝트 진행

설계 툴 교육

3학년 동계

특별학기

시스템반도체-

디스플레이 설계 및

산업기술동향

(일반선택)

하위레벨 시뮬레이션 및 구현

아날로그

∘ VSE를 이용한 Schematic Design

∘ Virtuoso Layout Editor를 이용한 Layout

디지털

∘ Design Compiler 를 이용한 합성

∘ Astro를 이용한 P&R

반도체 디스플레이 소자/공정

∘ 광학 시뮬레이션

∘ 공정 시뮬레이션

4학년 1학기

4 반도체

테스트

설계 프로젝트 진행

설계 툴 교육

4학년 하계

특별학기 IT융복합설계

(전공선택) 칩 테스트, 반도체 디스플레이 공정 시제품 제작

경진대회 및 수료식 4학년 2학기

12

반도체 설계 경진대회

• 심사위원

• 전북대학교 총장상

• KAIST 반도체설계교육센터 소장상

• 반도체공학회장상

• 대한전자공학회 전북지부장상

• 한국통신학회 전북지부장상

• 전북대학교 공과대학장상

• 전북대학교 전자공학부장상 22기 교육생 수료식 및 제18회 반도체 설계 경진대회

(2019.12.23)

• 국내 산업체 및 연구소 전문가

• 초청 전문의견 수렴

• 김성래 박사/삼성전자

• 이승환 박사/플라즈마기술연구센터

• 남일구 교수/부산대

• 시상

13

수료생 취업 및 대학원 진학 현황

기수 수료년도 모집인원 수료인원

[현재인원]

취업 및 진학 인원

진학 취업 계 %

1~17기 ~2014 829 381 93 239 332 87.1

18기 2015 67 33 12 15 27 81.8

19기 2016 83 42 10 26 36 85.7

20기 2017 58 30 6 20 26 86.7

21기 2018 51 34 5 16 21 61.8

22기 2019 53 39 4 19 23 59.0

23기 2020 57 [41] 현재교육중

24기 2021 38 [32] 현재교육중

합계 1237 559[73] 130 335 465 83.2

• 전북실리콘밸리교육단 취업 및 대학원 진학 현황

• 1기부터 총 수료인원 559명, 반도체설계인력 배출

• 삼성전자, LG전자, LG Display, SK하이닉스, 실리콘 웍스 등 대기업 및 중소기업에 다수 취업

• 현재 23기 4학년, 24기 3학년 총 73명의 잠재적인 반도체설계인력 양성 중

14

시스템반도체 설계전공트랙과정 대표대학 선정

우리 부총장님^^

• 참여대학

• 전북대, 충북대, 강원대, 건국대, 숭실대, UNIST, 이화여대, 중앙대, 홍익대 등 13개 대학 참여

• 전북대 (IDEC센터) 대표 대학 선정 / 우수 운영 사례 및 향후 계획 발표

15

취업 연계형 학위 과정 추진

• ㈜에이디테크놀로지(시스템반도체 개발 전문 기업)와 취업연계 교육과정 추진

• CSEC 수료생 중심 연 20명 수준의 학부 졸업 예정자 채용 예정

전북대 IDEC-에이디테크놀로지, 반도체 설계 전문인력 양성 ‘맞손’ (기사: https://www.etnews.com/20200410000075 )

ADT의 글로벌 파트너쉽 ADT의 매출액, 영업이익

16

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

17

아날로그 트랙

• 왜 아날로그가 필요한가?

센서 인터페이스

유무선 통신

에너지/전력

디지털 회로

18

아날로그 트랙

• 아날로그 집적회로 설계 예시

LF411LF411

b3

4-bit

Digital

Counter

b2

b1

b0

fclk: 80 kHz

Some

Logic

Circuits30mH

1nF

LF411

Vout

11 stage

구형파 생성기

(Optional)

Digital-to-Analog Converter

R

Low-Pass Filter

Unit-Gain

Buffer

7.5Vpp & 5 kHz

정현파 생성기

빵판 구현 반도체 구현

1200 μm

500 μm

반도체 칩

19

아날로그 트랙 (교육 과정)

3학년 1학기: 나노전자소자

- 반도체 물성 및 소자 (PN Diode, BJT, MOSFET)

- 증폭기 (단일 증폭기/캐스코드 증폭기/차동 증폭기) 설계 이론

3학년 2학기: 설계 인증 교과목

- 팀별 프로젝트 주제 선정 및 세부 회로 이론 공부

- Analog-to-Digital Converter, Temperature Sensor, Wireless Communication Circuits, Power

Management Circuits, Sensor Interface Circuits

4학년 1학기: 시스템반도체-디스플레이 설계 및 산업기술동향

- 졸업작품 구현

- 칩 구현 (MPW; Multi-Project-Wafer)

4학년 2학기: 전자종합설계

- 졸업작품 (칩) 측정

- 국내 or 국제 학술대회 발표 (11월 말)

- 캡스톤 디자인 경진대회 발표 (12월 말)

- 반도체설계 학술대회 및 경진대회 발표 (12월 말)

매그나칩/ SK하이닉스

공정

20

아날로그 트랙

• 아날로그 트랙 프로젝트 주제 및 취업 현황 (20기)

지도 교수 이름 프로젝트 취업현황

정항근 김수빈, 이태규, 이기쁨, 최전웅 Digital CMOS Temperature Sensor

Implemented using Switched-Capacitor Circuits

LGD 2명 한국전자통신연구원 1명

조성익 정승수, 이강녕, 주승현, 박현규

A 6-bit SAR ADC with Split-capacitor DAC in 350nm and 180nm CMOS LGD 1명

한국철도공사 1명 대학원 진학 2명 An Integrated Voltage Mode DC-DC Buck

Converter with Compensation Circuit

방준호 박기열, 김윤식 A 70KHz/5MHz CMOS GM_C ＆ RC Low pass

filter for Communication Receiver 브레인즈스퀘어 1명

대학원 진학 1명

임동구 서대현, 임가을, 김량오,

양예은, 김동민

A 29MHz Sallen-Key Filter with Out-of-Band Zeros Cancellation

LGD 1명 한국철도공사 1명 대학원 진학 2명

A Low-Power CMOS Amplifier for Neural Recording Applications

21

아날로그 트랙

• 아날로그 트랙 프로젝트 주제 및 취업 현황 (21기)

지도 교수 이름 프로젝트 취업현황

정항근 윤종주, 김시원, 정재욱, 김동주,

최종석, 이창용 CMOS 온도센서 및 디지털 온도 디스플레이를

위한 데시메이션 필터의 설계

쓰리에치시스템 1명 대학원 진학 1명

조성익 김승아, 박수영, 이상화, 방정현,

문민웅, 김혁진

멀티플렉서를 이용한 6-bit 플래시 ADC 설계 삼성전자 1명

LGD 1명 창업 1명

허용전류 값이 큰 LDO LG 화학 1명

LGD 1명

방준호 장준혁, 이용범, 조현용, 김이삭,

최대한

Single ended Folded Cascode Opamp를 이용한 RC 다기능 필터

한국도시철도공사 1명 알에프텍 1명

대학원 진학 1명

CMFB Folded Cascode Opamp와 저항 어레이를 이용한 Tunable RC Low Pass Filter 설계

한국전기안전공사 1명 대학원 진학 1명

임동구 오승엽, 김유신, 배동석, 박지현,

이종오, 김동명

N-path 여파 기법 기반 CMOS 튜너블 대역통과 필터 엠코테크놀로지 1명

LGD 1명 전북대 교육행정 1명

대학원 진학 1명 2.4 GHz 대역의 전류 재사용 기법을 이용한 소스

인덕터 축퇴 CMOS 저잡음 증폭기

22

아날로그 트랙

• 아날로그 트랙 프로젝트 주제 및 취업 현황 (22기)

지도 교수 이름 프로젝트 취업

정항근 이승호, 이승현, 김영빈, 오유태, 이은민, 최윤진, 백가은, 소원영

붓꽃 품종 분류를 위한 아날로그 신경망 훈련

에이디테크놀로지(ADT) 3명 OE 솔루션 1명

조성익 김창윤, 도현우, 김준우, 박호민, 이

은진, 임우영, 이명진, 강명진

더미 스위치를 사용한 저 잡음 비반전 쵸핑증폭기 구현

OE 솔루션 1명 LGD 1명

에이디테크놀로지(ADT) 2명 매그나칩 1명

AMK(어플라이드 머티어리얼즈) 1명

전하 재분배 DAC를 이용한 4bit SAR ADC

PWM 제어를 통한 스위칭 형식의 직류-직류 벅 컨버터

방준호 신민준, 이건우, 이선경, 이원재 5차 100kHz CMOS LPF 설계 탑 에이직 3명 신우 A&T 1명

임동구 성지원, 정유민, 권진호, 나경준 다중모드 수신기 응용을 위한

재구성이 가능한 능동-RC 복소 이미지 제거 필터

Jcet스태츠칩팩코리아 1명 삼성전자 1명

경신 1명

23

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

24

반도체디스플레이소자 과정

• 디스플레이 소자와 반도체 소자 교육이 중요한 이유는?

출처: ETRI, 삼성전자, 연합뉴스, 매일경제, 서울신문, 한국경제

25

반도체디스플레이소자 과정

• 디스플레이 소자와 반도체 소자 교육이 중요한 이유는?

출처: ETRI, 삼성전자, 연합뉴스, 매일경제, 서울신문, 한국경제

2030년 시스템반도체 시장 세계 1위 달성

26

반도체디스플레이소자 과정

• 디스플레이 소자와 반도체 소자 교육이 중요한 이유는?

반도체와 디스플레이

물리

소자 시뮬레이션

기술

소자 설계 기술

측정분석 기술

소재∙공정 기술

반도체 디스플레이

소자

27

반도체디스플레이소자 과정

교육목표

• 차세대 디스플레이, 전기광학 소자 설계 및 제작

• 차세대 반도체 소자 설계 및 제작

교육내용

• 광공학, 디스플레이, 반도체 소자 배경지식 심화학습

• 디스플레이, 반도체 공정 장비 및 측정분석 실습

• 시제품 설계 및 제작

성과목표

• 전국규모 공모전 참여

• 학회 발표, 논문 발표, 특허 출원

교육 성과

• 19-22기 29명 수료

• 디스플레이 관련 기업 10명 취업 (LGD 6명, SDC 2명, 삼성전자 1명, LG화학 1명)

• 대학원 7명 진학 (Global Ph. D. Fellowship 2명)

28

반도체디스플레이소자 과정

3학년 1학기: 나노전자

-디스플레이공학 기초 1

-LCD, OLED, TFT

-반도체 소자 기초

3학년 2학기: 설계 인증 교과목

-디스플레이공학 기초 2

-디스플레이 광학, 공정 이론

-반도체 공정, 측정분석 이론

4학년 1학기: 시스템반도체-디스플레이 설계 및 산업기술동향

-졸업작품 설계

-광학 시뮬레이션, 나노소자 시뮬레이션

4학년 2학기: 전자종합설계

-졸업작품 제작, 측정

-국내 or 국제 학술대회 발표 (11월 말)

-캡스톤 디자인 경진대회 발표 (12월 말)

-반도체설계 학술대회 및 경진대회 발표 (12월 말)

l = 455 nm l = 535 nm l = 650 nm

Symmetric NW PDs (DNW = 200 nm)

HE12 mode

l = 675 nm

HE13 mode

l = 495 nm

HE14 mode

l = 425 nm

Symmetric NW PDs (DNW = 300 nm)

E-field

Intensity

(a)

(b)

1.00

0.75

0.50

0.25

0.00

l = 455 nm l = 535 nm l = 650 nm

Symmetric NW PDs (DNW = 200 nm)

HE12 mode

l = 675 nm

HE13 mode

l = 495 nm

HE14 mode

l = 425 nm

Symmetric NW PDs (DNW = 300 nm)

E-field

Intensity

(a)

(b)

1.00

0.75

0.50

0.25

0.00

29

반도체디스플레이소자 과정

• 반도체 소자/디스플레이 실습설비

30

반도체디스플레이소자 과정

• 반도체 소자/디스플레이 시작품

<투과/반사 가변형 OLED 디스플레이> <Rewritable E-Paper>

<Dual View 디스플레이> <자율주행용 근적외선 센서>

31

반도체디스플레이소자 과정

NO 설계 작품명 참가자명 연구결과 논문/수상 취업현황

19-A 3D goggle using optical

diode effect

정진영

유희정

배경동

2016 반도체설계경진대회

도지사상

SCI 논문 게재 Appl. Opt. 55,

8738 (2016)

LGD 1명

대학원진학 2명

19-B Switchable mirror display

김민국

박원기

조성범

김종윤

SCI 논문 게재 Appl. Opt. 56,

5721 (2017)

LGD 2명

대학원 진학 1명

20-A Dual view display

최호진

고성일

박다빈

백다영

2017 캡스톤디자인 경진대회

금상

LGD 2명

대학원 진학 1명

20-B Flexible e-paper (writing,

erasing, storaging)

김병선

한상욱

이연정

이우정

2017 반도체설계경진대회

총장상 삼성전자 1명

32

반도체디스플레이소자 과정

NO 설계 작품명 참가자명 연구결과 논문/수상 취업현황

21-A 조명/반사형 디스플레이

가변장치

신광식

김지연

오재무

오수현

2018 반도체설계경진대회

총장상

2018 캡스톤디자인 경진대회

은상

2018 스마트미디어학회

우수논문상

삼성디스플레이

1명

대학원 진학 1명

21-B 광시야각/협시야각 제어

장치

이현승

임승희

박수영

백승길

2018 캡스톤디자인 경진대회

동상

SCI 논문 게재 Appl. Opt. 58,

6105 (2019)

LG화학 1명, LGD

1명

22-A

스피커 기능을 가진 투과율 가변 스마트 윈도

우

이창우

남준호

이다은

박수빈

2019 콘티넨탈 미래 자동차

공모전 전국 2위 (Silver award)

2019 캡스톤디자인 경진대회

은상

2019 반도체설계 경진대회

총장상

삼성디스플레이

1명

22-B 투명 휨 센서 박지민

박지호

2019 캡스톤디자인 경진대회

은상

2019 대한전자공학회

우수논문상

대학원진학 2명

0.00 0.02 0.04 0.06 0.08 0.1016

18

20

22

24

26

28

30

RM-coated film

PVA-coated film

bare film

Ca

pa

cit

an

ce (

pF

)

R-1(mm

-1)

※ 23기: 김O준 (서울대 대학원 진학), 홍O화 (카이스트 대학원 진학)

33

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

34

기계학습(ML)을 위한 통신

기계학습 (ML: machine learning)

문제 분류(classification), 회귀(regression)

모델 MLP, RNN, CNN, DBN, GAN

학습 지도(supervised), 비지도(unsupervised), 강화(reinforcement)

빅데이터, 컴퓨팅

기계학습 서버

엣지 클라우드

WiFi AP WiFi AP

+ Any other IoT devices …

엣지 클라우드

LTE/5G 기지국

{주행, 교통, 영상, 날씨, …}

<IoT connected devices worldwide> (statista 2019)

Connect

ed d

evi

ces

[bill

ions]

2019 2025

30.73

75.44

초고속

초연결 저지연

{데이터 속도, 채널, 건강, 날씨, …}

무선 채널

35

통신을 위한 기계학습(ML)

통신 최적화

• 사용자 밀도, • 데이터 트래픽, • 채널 상태 정보

• 자원할당 (BW, power), • 변조∙코딩 레벨, • 빔포밍 행렬, …

알고리즘 설계, 코딩, …

Challenge: 수행시간 (Potential and very promising) solution: 기계학습

대국 상태 수

30,000,000기보

상태 정보 통신 정책

FASTER and BETTER than

36

디지털 프로젝트 주제 (24기)

설계 주제 참가자명 지도교수

16 Amplitude Phase Shift Keying (APSK) 이건우, 윤순주,

이홍석 임명섭

Advanced Encryption Standard (AES)-128bit 윤혜정, 김원빈 정진균

Convolutional Neural Network (CNN) 송강산, 김동관,

송지훈 이종열

Shallow Learning Aided MIMO Detector 김현규, 박창환, 정의정, 박가영

박석환

• Language: C, MATLAB, Python, Verilog, …

• Tools: Mentor ModelSim, Synopsys DC, Astro, Candence Design Entry CIS, …

• Test Boards: FPGA(Xilinx. Intel), RasberryPi, STM32, Arduino, …

37

디지털 트랙 (교육 과정)

• 3학년 1학기: 나노전자소자

• Digitlal IC Design Flow

• 디지털 시스템 설계, Verilog

• 3학년 2학기: 설계 인증 교과목

• 팀별 프로젝트 주제 선정 및 세부 이론/알고리즘 모델링 및 검증

• Wireless communication algorithms and circuits, deep learning algorithms and circuits

• Digital system description, Synthesis, HW simulation

• 4학년 1학기: 시스템반도체-디스플레이 설계 및 산업기술동향

• 칩 구현 (MPW; Multi-Project-Wafer)

• 디지털 프로젝트 구현 및 테스트 (FPGA 보드)

• 4학년 2학기: IT융복합종합설계

• 캡스톤 디자인 작품 제작 (임베디드 보드 + FPGA)

• 반도체설계경진대회 디자인 작품 제작 (임베디드 보드 + FPGA + Chip)

• 국내 or 국제 학술대회 발표 (11월 말)

• 캡스톤 디자인 경진대회 발표 (12월 말)

• 반도체설계 학술대회 및 경진대회 발표 (12월 말)

매그나칩/ SK하이닉스

공정

졸업생 취업 현황

NO 설계 작품명 참가자명 논문/수상 취업현황

22기

Null 신호를 사용하여 입력 데이터를

재배치한 저 지연 IFFT

정O형

김O욱

2019 반도체설계경진대회 KAIST 반도체설계교육센터 소장상 2019 대한전자공학회 우수논문상

LGD 1명

대학원진학 2명

니콘프레시전코리아 1명

대규모 다중입력 다중출력 간섭 제어

시스템의 알고리즘 구현과 하드

웨어 칩 설계

김O준

김O성

최O익

2019 반도체설계경진대회 반도체공학회장상 2019 캡스톤디자인 경진대회 동상 2019 대한전자공학회 우수논문상

개루프 RVDT 신호처리기 하O훈

정O훈

16APSK 기저대역 모뎀 구현 박O일

박O호

21기

SIMO 통신 시스템을 위한

채널 추정 및 MRC 수신기 하드웨어 설계

고O환

강O빛

2018 반도체설계경진대회 KAIST 반도체설계교육센터 소장상 2018 캡스톤디자인 경진대회 은상 2018 스마트미디어학회 우수논문상

ADT 1명

아이닉스 1명

Costas loop 기반 RVDT 디지털 신호처리기

구현 연O흠

2018 반도체설계경진대회 전자공학부장상

20기

Convolution Neural Network를 이용한

숫자인식 하드웨어 설계

송O명

유O민

2017 반도체설계경진대회 도지자상

삼성전자 1명

LGD 1명

한국방송전파통신진흥원1명

대정보통신 1명

도쿄일렉트론코리아 1명

알파홀딩스 1명

대학원진학 1명

Low Latency IFFT Processor Design for 3GPP

LTE

박O환

김O빈

2017 반도체설계경진대회 한국통신학회 전북지부장상

RVDT signal conditioner based on Costas loop 박O현

이O훈

16-APSK Baseband Modem for Satellite

Communication 김O석

39

개요

1. 반도체 산업 전망 및 CSEC 전북실리콘밸리 교육단 소개

2. 트랙 소개 1. 아날로그 트랙 2. 반도체디스플레이소자 트랙 3. 디지털 트랙

3. 졸업생 인터뷰

40

전북실리콘밸리 교육단

41

전북실리콘밸리 교육단

감 사 합 니 다

• 문의사항 : 063)270-4268, 3581

• Homepage : http://idec.jbnu.ac.kr

• E-mail : 접수 - sivit@jbnu.ac.kr

문의 - eschoi@jbnu.ac.kr, yswon@jbnu.ac.kr

• 모집지원서, 자기소개서 1부 (* http://idec.chonbuk.ac.kr 공지사항에서 다운받으세요.)

• 전 학년 성적증명서 1부