Download - 第三讲 模拟 IC 及其模块设计
第三讲模拟 IC 及其模块设计
浙大微电子韩 雁
2013.3
浙大微电子
内容1. 模拟 IC 制造的工艺流程2. 模拟 IC 设计需要具备的条件3. 模拟 IC 设计受非理想因素的影响4. 带隙基准源的设计5. 运算放大器的设计6. 电压比较器的设计7. 压控振荡器的设计8. 过温保护电路的设计9. 欠压保护电路的设计
2/32
浙大微电子
内容1. 模拟 IC 制造的工艺流程2. 模拟 IC 设计需要具备的条件3. 模拟 IC 设计受非理想因素的影响4. 带隙基准源的设计5. 运算放大器的设计6. 电压比较器的设计7. 压控振荡器的设计8. 过温保护电路的设计9. 欠压保护电路的设计
3/32
浙大微电子
1 、 IC 制造的基本工艺流程1 、 P 阱 ( 或 N 阱 )
2 、有源区 ( 制作 MOS 晶体管的区域 )
3 、 N- 场注入 ( 调整 P 型 MOS 管场区的杂质浓度 , 减小寄生效应 )
4 、 P- 场注入 ( 调整 N 型 MOS 管场区的杂质浓度 , 减小寄生效应 )
5 、多晶硅栅 ( MOS 管的栅极或称门极 )
6 、 N+ 注入 ( 形成 N 型 MOS 管的源漏区 )
7 、 P+ 注入 ( 形成 P 型 MOS 管的源漏区 )
8 、引线孔 ( 金属铝与硅片的接触孔 )
9 、一铝 ( 第一层金属连线 )
10 、通孔 ( 两层金属铝线之间的接触孔 )
11 、二铝 ( 第二层金属连线 )
12 、压焊块 ( 输入、输出引线压焊盘 )
4/32
浙大微电子
2 、模拟 IC 设计需要具备的条件 电路设计软件及模型
– 电路图绘制软件 ( Schematic Capture )– 电路仿真验证 软件( SPICE )– 器件工艺模型( SPICE MODEL )
**********
*******************************************************************
5/32
浙大微电子
某 IC 制造公司提供的 SPICE Model ( NMOS )
*NMOS ( NML7 )
.MODEL &1 NMOS LEVEL=1 VTO=0.7VTO=0.7 KP=1.8E-5 TOX=7E-8 LD=1.0E-6 XJ=1.0E-6 UO=320 &
GAMMA=0.83 PMI=0.695 RD=27 RS=27 &
CBD=7.8E-14 CBS=7.8E-14 PB=0.74 CGSO=5.9E-10 CGDO=5.9E-10 &
CGBO=9.9E-9 MJ=0.33 LAMBDA=0.016 TPG=-1 IS=1.0E-15
*END
6/32
浙大微电子
模拟 IC 设计需要具备的条件(续)
版图设计软件及验证文件– 版图绘制软件 (Virtuso)
– 设计规则检查软件 (DRC)
– 寄生参数提取软件 (Extracter)
– 版图 - 电路图一致性检查 (LVS)
– 后三项软件需要的规则文件**********
********************************************
GND
7/32
浙大微电子
所需 DRC 规则文件 (Design Rule Check)ivIf(switch("drc?") then
;条件转移语句,选择是否运行 drc
drc(nwell width < 4.8 "1.a: Min nwell width =4.8")
;检查 N 阱宽度是否小于 4.8um
drc(nwell sep < 1.8 "1.b: Min nwell to nwell spacing =1.8")
;检查 N 阱之间的最小间距是否小于 1.8um
drc(nwell ndiff enc < 0.6 "1.c:nwell enclosure ndiff =0.6" )
;检查 N 阱过覆盖 N 扩散区是否大于 0.6um
drc(nwell pdiff enc < 1.8 "1.d:nwell enclosure pdiff =1.8")
;检查 N 阱过覆盖 P 扩散区是否大于 1.8um
saveDerived(geomAndNot(pgate nwell) "1.e: pmos device must be in nwell") ) ;检查 pmos 是否在 N 阱内
8/32
浙大微电子
所需 LVS 验证文件 (Layout Versus Sch.)
lvsRules(procedure( compareMOS (layPlist,schPlist) ;比较 MOS 管的属性prog( ( ) if(layPlist->w!=nil && schPlist->w!=nil then if( layPlist->w !=schPlist->w then
sprintf (errorW,"Gate width mismatch: %gu layout to %gu schematic", float( layPlist->w ), float( schPlist->w ) )
return( errorW ) ) ) if(layPlist->l !=nil && schPlist->l !=nil then if( layPlist->l != schPlist->l then
sprintf( errorL, "Gate length mismatch: %gu layout to %gu schematic", float( layPlist->l ),float(schPlist->l) )
return( errorL ) ) ) return( nil ) ) )
9/32
浙大微电子
所需 Extract (寄生)器件、参数提取文件
• drcExtractRules(• ivIf( switch( "extract?" ) then;定义识别层 ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly);提取器件extractDevice( pgate poly("G") psd("S" "D") "pmos
ivpcell" )extractDevice( ngate poly("G") nsd("S" "D") "nmos
ivpcell")
10/32
浙大微电子
3 、模拟 IC 设计受非理想因素的影响( 1 )
PVT 的影响制造工艺、工作电压、环境温度
– P ( 制造工艺 )
• tt ff ss sf fs 五个工艺角
– V ( 工作电压 )
• 偏差士 10%
– T ( 环境温度 )
• 民品( 0 °- 75°C )• 工业用品( -40 °- 85°C )• 军品( -55 °- 125°C )
以上所有的情况都要进行仿真!
N+ N+
P
11/32
浙大微电子
模拟 IC 设计受非理想因素的影响( 2 )
• 寄生电感电容电阻的影响– 互感– 连线电阻– 结电容、连线电容(线间、对地)
12/32
浙大微电子
高性能模拟 IC 设计需要的步骤 后仿真
– 版图设计完成 及 寄生参数提取后的电路仿真
– 对电路的频率特性有影响– 对需要精细偏置的电路有影响
GND
13/32
浙大微电子
内容1. 模拟 IC 制造的工艺流程2. 模拟 IC 设计需要具备的条件3. 模拟 IC 设计受非理想因素的影响4. 带隙基准源的设计5. 运算放大器的设计6. 电压比较器的设计7. 压控振荡器的设计8. 过温保护电路的设计9. 欠压保护电路的设计
14/32
浙大微电子
4 、带隙基准源的设计
1 2 2BE BEV I R V
11 ln( )BE t
s
IV V
I
22 ln( )BE t
s
IV V
nI
2 ln( )RtVI n
3 2 3( ) ln( )REF BE BE tV V I kR V kV n
0)ln(3 dT
dVnk
dT
dV
dT
dV tBEREF令:
推导公式如下:
I1 = I2 = I3
15/30
浙大微电子
带隙基准源温度特性
16/32
浙大微电子
带隙基准源输出与电源电压关系
17/32
浙大微电子
带隙基准源电源抑制比
18/32
浙大微电子
5 、运算放大器的设计 ( 差模输入输出 )
19/32
浙大微电子
带有共模反馈的运算放大器
两级放大,共源共栅输入 ,共模反馈, Miller 电容零极点补偿 20/32
浙大微电子
运放的直流增益、单位增益带宽与相位裕度
21/32
浙大微电子
6 、电压比较器的设计• 要求有较高的灵敏度。
– 通常把比较器能有效比较的最低电平值定义为灵敏度。
• 要求有较高的响应速度。– 比较器的响应时间和它的转换速率及增益带宽
有关。• 要求有良好的稳定性。• 要求有良好的工艺兼容性。
22/32
浙大微电子
比较器的性能参数有:• 灵敏度• 输入失调电压• 输入共模范围• 输入偏置电流• 输出驱动电流• 输出电压• 工作电压• 静态电流• 输出上升时间,输出下降时间,输出延迟时间• 芯片面积
指标实例:<100nS delay with 5mV overdrive
<1uA current consumption
operating voltage of 5V
Rail to Rail OutputsVDD
VSS
23/32
浙大微电子
比较器及脉宽调制( PWM )原理
24/32
浙大微电子
PWM 电路
Q3 Q15Q9
Îó²îÐźÅ
Q6
Q2
Æ«Öõçѹ
Q4
Vc
Q11Q10
Q14
Q17
Q18
¾â³Ý²¨ÊäÈëQ12
Q5
Q16
Q8Q1 Q13Q7
25/32
浙大微电子
7 、压控振荡器 (VCO) 的设计
M2M1
Vctrl
VDD
C C
2C 2CCW1
CW0
R1 R2
R3 R4
M3
M4
C0
L0
电感 L0 和电容 C0 构成基本谐振腔M1 、 M2 为谐振腔提供能量控制信号 CW0 和 CW1 ( 0 /0.8V ) 控制开关电容阵列,提供频率粗调(频宽, 150MHz )控制信号 Vctrl(0-0.8V) 控制变容管 提供频率细调VDD=0.5V
26/32
浙大微电子
8 、过温保护电路的设计
125℃对应的 Q1 的 BE 结导通电压为 0.45V
85℃对应的 Q1 的 BE 结导通电压为 0.53V
0.45V
0.53V
VBQ1= I1 ( R1+R2//RQ2 ) = 0.45V
VBQ1= I1 ( R1+R2) = 0. 53V
低温 -- Q2 导通高温 -- Q2 截止
0.45V0.53V
27/32
浙大微电子
9 、欠压保护电路的设计( 4.7-5.7V ) 当电路初启时, Vc 增大,当 Vc >=5.7V 时, Va
大于基准电压,使比较器 C2 输出低电平。 Vb 也大于基准电压,使比较器 C1 输出高电平。经 RS
触发器等逻辑电路后输出高电平。电路进入正常工作状态。
电路一旦进入正常工作状态,将应该允许工作电压有一个适当的波动范围 4.7-5.7V. 当 Vc 低于设定下限 4.7V 时,
Vb 小于基准电压。 Va 也小于基准电压,那么 C2 输出为高电平, C1 输出为低电平。这时, RS 触发器等逻辑电路输出低电平,关断内部供电电路以及输出电路,起到欠压保护作用。
28/32
浙大微电子
求各电阻及 Vr 的设计值列方程: 5.7 R3 / (R1+R2+R3) > Vr ( 1 ) 4.7 ( R2+R3 ) / (R1+R2+R3) < Vr ( 2 )即 4.7 ( R2+R3 ) / (R1+R2+R3) < Vr < 5.7 R3 /
(R1+R2+R3) ( 3 )亦即 4.7 ( R2+R3 ) < 5.7 R3
得 4.7R2 < R3 ( 或 R3 > 4.7R2 ) ( 4 )若令: R2 = R1= 1K, R3 = 5K,
则( 3 )式变为:( 4.7 * 6 ) / 7 < Vr < ( 5.7 * 5 ) / 7
即 4.03 < Vr < 4.07 ( V ),取 Vr = 4.05V 29/32
浙大微电子
产品设计时的实际考虑:
考虑到 Vr 的精度控制难度及会带来的稳定性问题,设计应留有充分的裕量。尝试着将 R3 取大。
Vr不可能取 Vc 及以上;考虑到 Vc可以工作在 4.7V+ ,所以 Vr 应在 4.7 V 以下。令 R1=R2=1K, R3=10K, 则( 3 )式变为( 4.7 * 11 ) / 12 < Vr < ( 5.7 * 10 ) / 12
即: 4.3< Vr < 4.75 ( V ), 取 Vr = 4.5V
30/32
浙大微电子
作业布置FSK功能模块设计实现:输入一个 564KHz 的键控信号,
–当键控信号为 1 时,模块产生并输出 4.5MHz左右的信号 (*8)–当键控信号为 0 时,模块产生并输出 3.9MHz左右的信号 (*7)
•用模拟电路的方法实现2. 电路图设计(手工绘制,用 Schametic Editing 输入电脑)3. 仿真验证( Spectre )4.全定制版图设计( Layout Editing )
•用数字电路的方法实现5.HDL代码编写(手工编写,用文本编辑器输入到服务器,再利用 Modelsim 仿真验证)6.逻辑综合及综合后时序验证( Design compiler 和 Modelsim )7.自动布局布线的版图设计( Astro ) 31/32
浙大微电子
Thanks !
32/32