修士論文

平衡型 NICを用いた負性容量発生回路の解析とその応用に関する研究

北見工業大学大学院工学研究科電気電子工学専攻

在籍番号　 0151200121林　誠

2003年 3月 18日

目次

1 序論 1

1.1 研究の背景・目的 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1

1.2 従来の NICおよび負性容量に関する研究 . . . . . . . . . . . . . . . . . . . 2

2 平衡型 NIC 4

2.1 Negative Immitance Converter(NIC)の原理 . . . . . . . . . . . . . . . . . . 4

2.2 BJTを用いた基本平衡型 NICの解析 . . . . . . . . . . . . . . . . . . . . . 6

2.3 熊沢らの平衡型 NIC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

2.4 基本平衡型 NIC＋ RL直列インピーダンス . . . . . . . . . . . . . . . . . . 11

2.5 熊沢平衡型 NIC＋インダクタンス . . . . . . . . . . . . . . . . . . . . . . 12

2.6 MOSトランジスタによる平衡型 NIC . . . . . . . . . . . . . . . . . . . . . 14

3 負性容量回路 16

3.1 NICを用いた負性容量回路について . . . . . . . . . . . . . . . . . . . . . . 16

3.2 基本平衡型 NICを使用した負性容量回路 . . . . . . . . . . . . . . . . . . . 17

3.3 熊沢平衡型 NICを使用した負性容量回路 . . . . . . . . . . . . . . . . . . . 21

3.4 基本平衡型 NIC+RLインピーダンスを使用した負性容量回路 . . . . . . . . 23

3.5 熊沢平衡型 NIC+L を使用した負性容量回路 . . . . . . . . . . . . . . . . . 25

4 負性容量回路の VCOへの適用 28

4.1 Voltage Controlled Oscillator(VCO) . . . . . . . . . . . . . . . . . . . . . . 28

4.2 提案する VCO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28

4.2.1 提案 VCOの発振モード . . . . . . . . . . . . . . . . . . . . . . . . 31

4.2.2 実験 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

5 結論 37

i

1 序論

1.1 研究の背景・目的

第 3世代の携帯電話が登場し，無線で画像，音楽，動画などの大容量のデータが扱われる

ようになった．高速な伝送のためには広帯域な周波数でデータを送受信する必要がある．

ITU(international telecommunication union;国際電気通信連合)で策定された第 3世代携帯

電話の通信方式である IMT-2000(international mobile telecommunication 2000)の規格の 1

つのW-CDMA(wideband code division multiple access)では，1チャネル当たりの帯域幅

が 5MHz程度，RF(radio frequency;高周波)周波数はアップリンクで 1920∼ 1980[MHz]，

ダウンリンクで 2110∼ 2170[MHz]という 2GHz帯を使用しており，従来の狭帯域の通信

システムと比較して広帯域なシステムである．そのため回路は広帯域化が重要なキーポイ

ントである．次世代の第 4世代においては更に高い周波数，広い周波数帯域での高速な通

信が検討されている．

RFの広帯域化により携帯電話で LO(local oscillator;局部発振器) として使用される

VCO(voltage controlled oscillator;電圧制御発振器) は広帯域なものが求められるように

なってきた．しかし高周波で広帯域な可変周波数範囲を持つ VCOを作ることは一般に周

波数を変化させる場合に用いられるバラクタの容量の可変域が狭く寄生容量の影響などの

ために難しい．

従来から，可変周波数範囲拡大を目的とした様々な VCOが提案されている．図 1.1(a)

は左側の VIC(variable impedance converter;可変インピーダンス変換器) によって固定の

容量を見掛上 0から C1まで連続的に変化させ LCタンク回路の共振周波数を変化させて

いる [1]．また図 1.1(b)は LCタンク回路の容量値をMOSスイッチで切り替える方法 [2]

など様々な VCOが提案されている．

従来はディスクリート部品である容量可変範囲の広い超階段接合のバラクタを使用して

広帯域な可変周波数範囲を実現していた．しかし，端末の小型化・低価格化のためにシス

テムを 1つのチップに集積化する System on Chip(SoC)では性能の良いディスクリート部

品を使用できない．

そこで，問題となる寄生容量を負の容量で打ち消すことで VCOの可変周波数範囲を広

げることがこの研究の動機である．また VCOのみならずその他の高周波回路においても

広帯域化が求められており，負性容量を用いることで周波数特性を改善できる可能性が

ある．負性容量は NIC(negative immitance converter;負性イミタンス変換器)を使用して

1

Q1 Q2

L1

VCC

R1

I1

L2

I2

Q3 Q4

I3 I4C1

Q5 Q6

Q7 Q8

VEE

VC

–

+

VIC

(a) VICで発振周波数を変化させる方法 [1]

L1

VDD

L2

M1

C1

Control Voltage

Tuning Range Switch

VB

M2

(b) MOSスイッチで発振周波数を変化させる方法 [2]

図 1.1:可変周波数範囲拡大を目的とした従来の VCO

負性容量回路を構成する．普通 negative impedance converterと記されていることが多い

が，インピーダンスでもアドミタンスでも原理的には変わらないことからあえて negative

immitance converterとした．次に従来の NIC，負性容量に関する研究について述べる．

1.2 従来の NICおよび負性容量に関する研究

NICは真空管の時代からある回路で昔から研究が行われている [4] [5]．トランジスタ

が登場してからは負性抵抗としての使用が一般的であり，負性抵抗の線形性を広げる研究

などがなされて来た [6] [7] [8]．しかし，著者らの調査した範囲では負性容量を作るとい

う観点からの NIC研究はされていない．また，この時代の解析はトランジスタのモデル

として簡単なものを用いており，現在のように各種の寄生容量を考慮したモデルではない

ため，高周波での使用を考える場合には不十分である．

1985年に熊沢らは平衡型 NICの高周波特性の優秀性に着目し，フィルタへの応用とし

て新しい平衡型 NICを提案した (図 1.2(b)) [10]．この平衡型 NICはアクティブフィルタ

2

でよく使用されるジャイレータを NICで構成するために，従来の図 1.2(a)の平衡型 NIC

においてフィルタへ影響を及ぼす非理想部分を補償している．この NICは高周波への応

用に適している回路であるが，ジャイレータへの応用を考慮した解析であり，負性容量へ

の応用を視野に入れた解析ではない．負性容量に関しては MOSトランジスタを使用した

負性容量が報告されているが MOSトランジスタ以外の部品が多くシングルエンドの回路

である [9]．

Q1 Q2

1

2

1'

2'

(a) 従来の平衡型 NIC

Q1 Q2

1

2

1'

2'

Q3 Q4

Q5 Q6

(b) 熊沢らの提案した平衡型 NIC

図 1.2:平衡型 NIC

そこで本研究では，まず第 2章で高周波での使用を考慮したトランジスタモデルをも

ちいて，負性容量への適用を視野に入れつつ平衡型 NICについて解析を行い，非理想部

分を理想的な NICに近づける方法を提案する．第 3章では第 2章での解析を元に NICを

用いて負性容量を構成し，負性容量の高周波での利用を妨げる原因を明らかにし，(その

原因を低減し)より高周波での利用が可能な平衡型 NICを使用した負性容量回路を提案す

る．第 4章では実際に VCOに負性容量を適用し，実験とシミュレーションを行った結果

を述べる．第 5章は結論である．

3

2 平衡型 NIC

本章では，まず NICの原理について説明し，次に従来の平衡型 NICについて新たな解

析を行う．その結果から平衡型 NICの非理想部分を理想的な NICに近づける方法を提案

する．

2.1 Negative Immitance Converter(NIC)の原理

NICは図 2.1に示すように，2次側にインピーダンス ZL を接続すると 1次側では負の

インピーダンス −ZL となって見える回路である．後で述べるが NICの利用上，F行列を

用いてその特性を表すことが好ましい．理想的な NICの F行列は電圧反転型では，[AN BN

CN DN

]=

[−1 00 1

](2.1)

と表され電流反転型では， [AN BN

CN DN

]=

[1 00 −1

](2.2)

となり，2次側に接続されたインピーダンスの ZL は 1次側からは (AN/DN)ZL = −ZL と

なって見える．インピーダンスの変換利得は AN/DN = −1である．また AN，DN を変化

させることで 1次側から見たインピーダンスを可変にすることも可能である．

ZL

NIC–ZL

1 2

1' 2'

AN BNCN DN

図 2.1: NICの原理

しかし，このような理想的な NICは存在せず，実際は能動素子を用いて NICの特性を

模擬している．一般的にはトランジスタの差動対やオペアンプを使用したものがあるが，

GHz帯での使用を考える場合オペアンプは高速動作には向かない. そこで最も基本的で高

速動作にも対応できるトランジスタの差動対を使用して NICを構成する．

まず NICが理想的でない場合 (つまり AN −1，BN 0，CN 0，DN 1)に NICの 1

次側から見たインピーダンスが F行列の各要素にどのように関係しているかを検討する．

4

NICの 2次側にインピーダンス ZL を接続すると，[AN BN

CN DN

] [1 0

1/ZL 1

]

=

[1 0

CN/AN 1

] [AN BN

0 DN − BNCN/AN

] [1 0

1/ZL 1

](2.3)

が成り立つ．ここで，

DN′ = DN −

BNCN

AN(2.4)

と置き，BN を NICの外に抜き出すと，[1 0

CN/AN 1

] [1 BN/DN

′

0 1

] [AN 00 DN

′

] [1 0

1/ZL 1

](2.5)

となり，平衡型 NICの B要素は 1次側に直列，C要素は並列に挿入される素子に関連し

ていることがわかる．

次にインピーダンス ZL を 1次側に変換すると，[1 0

CN/AN 1

] [1 BN/DN

′

0 1

] [1 0

DN′/ (ANZL) 1

] [AN 00 DN

′

](2.6)

を得る．式 (2.6)は直並列のインピーダンスと B，C要素が 0の NICで表されている．B，

C要素がゼロということは単に 2次側に接続されたインピーダンスを 1次側に AN/DN′ 倍

にして変換し，それ自体は単位行列のようにインピーダンス及びアドミタンスの次元を持

たないので，図 2.2のように表すことが可能である．

つまり 1次側から見たアドミタンス Y は，

Y =DN′

AN

1

ZL +BN

AN

+CN

AN(2.7)

=1

AN

DN′ZL +

BN

DN′

+CN

AN(2.8)

となる．

したがって NICが理想的でない場合，一定の負のインピーダンスとして使用するため

にはインピーダンス変換利得 AN/DN′，BN/DN

′，CN/AN がどのような値となるかを考慮

することが重要になる．

5

ZL

NIC1 2

1' 2'

1

1'

CN/AN[S]

ANZL/DN' [Ω]

BN/DN' [Ω]

AN BNCN DN

図 2.2: NICの 1次側から見たアドミタンス

2.2 BJTを用いた基本平衡型 NICの解析

BJTを用いた平衡型 NICの最も基本的な構成を図 2.3に示す．以後この図 2.3の回路を

基本平衡型 NICと呼ぶ．この回路は差動対のそれぞれのベースを対となるトランジスタ

のコレクタに交差接続することで，端子 1–1′ に印加した電圧が端子 2–2′ では反転し，図

のように一般の受動素子とは逆に電流が流れ，端子 1–1′ からはエミッタ側に接続した ZL

が負のインピーダンスとなって見える．つまり電圧反転型の NICであることが分かる．

Q1 Q2

1

2

1'

2'

ZL

NICI

図 2.3:基本平衡型 NIC

理想的な NICと同様に基本平衡型 NICを F行列を用いて表し，その F行列を FBasicと

する．

FBasic=

[AN BN

CN DN

]. (2.9)

解析の方法として F行列を使用したのは，NICは単体では使用せず 2次側にインピーダ

ンス ZL や BJTのバイアス電流を流すためのカレントミラーをカスケードに接続して使用

するため，それぞれの F行列を求めておく事により全体の特性が把握しやすいためであ

6

る．解析には図 2.4に示す BJTのハイブリッド π型の小信号等価回路を用いた．

+v–

rb

rπ Cπ rogmv

B C

E

Cµ

Ccs

S

図 2.4:解析に用いた BJTモデル

解析の結果から，BJTの一般的なパラメータの大小関係を考慮し簡略化すると基本平衡

型 NICの F行列の各要素は，

AN = −1+ jω

Cπgm+ Cµrb

1+ jω

Cπgm− Cµrb

(2.10)

BN = −2+ jω2rb

(Cπ +Cµ

)gm + jω

(Cπ − Cµgmrb

) (2.11)

CN = −4+ jω(4Cµ + Ccs)gmrπro

2(gmrπro + jωrπro

(Cπ −Cµgmrb

)) (2.12)

DN = η

1− jω

Cπgm+

4Cµgm+ Cµrb +

Ccs

gm

1+ jω

Cπgm−Cµrb

(2.13)

となる．ただし η = (β − 1) / (β + 1)であり βはエミッタ接地電流利得である．

ここでインピーダンスの変換利得に関係のある D要素について ηを考慮したのは一般

的に BJTでは β = 100程度つまり η 0.98となり理想的な D要素と 2%程度異なるから

である．3章で述べるが，負性容量回路として使用できる限界周波数を低域の値から 1%

変化する周波数と定義したので，この ηを考慮する必要がある．

BJTを用いた基本平衡型 NICは理想的な NICとは異なり AN −1，DN 1，BN 0，

CN 0であり，この違いがどの程度の周波数まで −ZL として使用できるかを制限する．

そこで，まず NICにおいて最も重要であるインピーダンスの変換利得に関係する AN，DN

について考察する．

7

AN，DN は周波数が 0であれば AN = −1，DN = ηとなり周波数が高くなれば理想的な

条件からずれる．そこでそれぞれの要素が −1および ηとみなせる周波数を調べる．AN，

DN をそれぞれ有理化し，その実部を示すと，

Re[AN] = −1− ω2

−Cπ2

gm2+ Cµ2rb

2

1+ω2

Cπ2

gm2−

2CπCµrb

gm+ Cµ2rb

2

(2.14)

Re[DN] = η

1−ω2

4CµCπgm

2−

Cπ2

gm2+

4Cµ2rb

gm+ Cµ2rb

2 −CπCcs

gm2+

CµCcsrb

gm

1+ω2

Cπ2

gm2−

2CπCµrb

gm+Cµ2rb

2

. (2.15)

となる．

rb = 0の理想的なトランジスタの場合には，

Re[AN]∣∣∣∣rb=0= −

1+ ω2Cπ2

gm2

1+ ω2Cπ2

gm2

= −1 (2.16)

Re[DN]∣∣∣∣rb=0= η

1− ω2

4CµCπgm

2−

Cπ2

gm2−

CπCcs

gm2

1+ ω2

Cπ2

gm2

(2.17)

となり，この場合，全周波数範囲に渡って Re[AN]∣∣∣∣rb=0= −1であるが，Re[DN]

∣∣∣∣rb=0は周

波数が高くなると ηからずれてしまう．実際は非理想の場合について考えなければならな

いが，一般に非理想の場合に特性が改善されるという事は少なくとも無いと考えられる．

このことから周波数が高くなると AN に比べ DN の方が先に理想的な条件を満足しなく

なる (利得が周波数 ωに依存し減少する) と考え，1%まで DN の実部が変化することを

許せるとし，その 1%変化する周波数を便宜上平衡型 NIC自体の動作限界周波数 flimit と

定める．ただし flimit は周波数によらない一定のインピーダンスを得るための目安である．

DN の実部が ηから 1%変化する周波数を flimit を求める．式 (2.15)を級数展開すると，

η

1+ ω2

−4CµCπgm

2−

2Cπ2

gm2+

4Cµ2rb

gm+

2CµCπrb

gm−

CπCcs

gm2+

CµCcsrb

gm

+ . . . (2.18)

8

となる．2次の項が 0次の項の 1%となる周波数を flimit とすると，

flimit =1

10

1

2π

√√∣∣∣∣∣∣∣−4CµCπ

gm2−

2Cπ2

gm2+

4Cµ2rb

gm+

2CµCπrb

gm−

CπCcs

gm2+

CµCcsrb

gm

∣∣∣∣∣∣∣=

1

10

gm

2π√∣∣∣∣−Cπ

(2Cπ + 4Cµ + Ccs

)+ Cµ

(2Cπ + 4Cµ +Ccs

)gmrb

∣∣∣∣ (2.19)

となる． fT gm/2πCπ であるから，もし Cµ = 0，Ccs = 0ならこの式は平衡型 NICの動

作限界周波数がだいたい fT の 14分の 1程度であることを示している．動作限界周波数

flimit 以下での AN ∼ DN を書き直すと，

AN = −(1+ jωCµrb

)(2.20)

BN = −2

gm+ jω

2Cπ (1− gmrb) − 4Cµgmrb

gm2

(2.21)

CN = −2

βro− jω

2Cµ +Ccs

2

(2.22)

DN = η

1− jω2Cπ + 4Cµ + Ccs

gm

(2.23)

となる．ただし ω2 以上の項は十分小さいものとし，無視した．AN には Cµ と rb による

位相回り，BN には gm による抵抗とインダクタンス成分，CN には Cµ と Ccsによるキャ

パシタンス成分，DN には Cπ，Cµ，Ccsによる位相回りがあることがわかる．

2.3 熊沢らの平衡型 NIC

基本平衡型 NICには式 (2.8)よりインピーダンス ZL に直列に BN/AN が接続されてい

る．理想的な NICは BN = 0であるが基本平衡型 NICでは抵抗とインダクタンスからな

るインピーダンスがある．このインピーダンスは所望の負性インピーダンスに直列に付

加されるため問題となる. この BN の改善方法として，図 2.5に示すように 1次側にダイ

オード接続したトランジスタを接続した熊沢らの平衡型 NIC [10]がある (以後，熊沢平衡

型 NICと呼ぶ)．オリジナルの回路では図 2.5に加え NICの入力にエミッタフォロワ回路

を取り付けベース電流の影響を軽減しているが，基本的な特性には影響が無いのでここで

はエミッタフォロワ回路を省略する．

この熊沢平衡型 NICの F行列を FK，ダイオード接続したトランジスタの F行列を FD

9

Q1 Q2

1

2

1'

2'

NIC

Q3 Q4

ZL

図 2.5:熊沢平衡型 NIC

とすると，

FK = FD · FBasic (2.24)

となる．ただし，

FD =

1

2

gm− jω

Cπgm

2

jωCcs

21+ jω

Ccs

gm

(2.25)

である．ただし Q1 ∼ Q4はバイアス条件が同じであることから素子のパラメータは全て

等しいと仮定する．したがって熊沢平衡型 NICの FK は，

FK =

[AK BK

CK DK

](2.26)

AK = −1− jω

Cµrb +4Cµgm+

Ccs

gm

(2.27)

BK = −jωη2Cπ (2+ gmrb) + 2Cµ (4+ gmrb) + 2Ccs

gm2

(2.28)

CK = −2

gmrorπ− jω(2Cµ + Ccs

)(2.29)

DK = η

1− jω2Cπ + 4Cµ + Ccs

gm

(2.30)

となる．厳密にいえば B要素には抵抗分として − (2− 2η) /gm があるが η 1とし B要

素の抵抗分を 0としている．この簡略化の影響は特に gm が小さい場合に無視できなくな

10

る．例えばコレクタ電流を 26[µA] とすると gm = 0.001[S]となり，B要素には −40[Ω]程

度の抵抗分が引き残る．しかし平衡型 NICの動作限界周波数 flimit を上げるためには gm

を大きくする必要があるので，この問題は特に低電流でこの NICを使用する場合にのみ

考慮すれば良いから，以後の解析では無視する．

熊沢平衡型 NICは基本平衡型 NICと比べて，B要素の抵抗分だけが打ち消されている

が，逆にインダクタンス分が増えるという問題がある．これは特に負性容量回路に適用す

る場合に，残ったインダクタンス分と C で決まる共振周波数以下で負の容量となるため

問題となり，(正確にはインダクタンスは正負両方取りうるので共振周波数と言うよりは

インピーダンスの絶対値を比較してインダクタンス分が無視できるほど小さければ良い)

に高周波での使用が困難になる．そこで，次に平衡型 NICの B要素全体をキャンセルす

る方法を検討する．

2.4 基本平衡型 NIC＋ RL直列インピーダンス

従来の平衡型 NICでは F行列における B要素に抵抗分とインダクタンス分がある．そ

こで B要素を 0に近づけるため 1次側に適切なインピーダンスを接続し，B要素をキャ

ンセルすることを試みる．

基本平衡型 NICの B要素は式 (2.21)より抵抗とインダクタンスから成る．そこで図 2.6

に示すように 1次側に抵抗とインダクタンス 2ZRLを加えて B要素を 0に近づける．全体

Q1 Q2

1

2

1'

2'

ZL

NIC

ZRL ZRL X

図 2.6:基本平衡型 NICの B要素の改善

11

の F行列を FRLB とすると，

FRLB = FRL · FBasic

=

[1 2ZRL

0 1

]·[AN BN

CN DN

]

=

[AN + 2ZRLCN BN + 2ZRLDN

CN DN

](2.31)

となり，式 (2.31)において B要素が 0になるための条件として，2ZRL は，

2ZRL = −BN

DN

=2

ηgm+ jω

2(Cπ (1+ rb) + 2Cµ (2+ gmrb) + Ccs

)ηgm

2(2.32)

2

gm+ jω

2(Cπ (1+ rb) + 2Cµ (2+ gmrb) + Ccs

)gm

2(2.33)

と表すことが出来る．このとき FRLB は，

FRLB =

−1− jω

2Cµ (2+ gmrb) + Ccs

ηgm0

−2

gmrorπ− jω

2Cµ +Ccs

2

η

1− jω2Cπ + 4Cµ + Ccs

gm

(2.34)

となる．以上のように，当初の意図どおり，B 要素 = 0とする事が可能なことが示され

た．ただし A 要素の位相周りが悪化し，この位相周りにより 2次側にインピーダンスを

変換する際に生じる余分な項が大きくなる．

2.5 熊沢平衡型 NIC＋インダクタンス

熊沢平衡型 NICは基本平衡型 NICに対して B要素のトランスコンダクタンス gmに起

因する抵抗は打ち消されるがインダクタンスが残ってしまう．この理由は FD と FBasicの

B要素が等しくないためと，FBasicの D要素である式 (2.23)が 1でないためである．そこ

で基本平衡型 NICと同様にして図 2.7に示すように 1次側にインダクタンスを付加して

B要素を改善することを試みる．

全体の平衡型 NICを FLK，1次側に挿入するインピーダンスを FL という F行列とす

12

Q1 Q2

1

2

1'

2'

NIC

ZKL ZKL

ZL

図 2.7:熊沢平衡型 NICの B要素の改善

ると，

FLK = FL · FK

=

[1 2ZL

0 1

]·[AK BK

CK DK

]

=

[AK + 2ZLCK BK + 2ZLDK

CK DK

](2.35)

となる．したがって B要素を 0にするためには，

2ZL = −2(η − 1)

gm+ jω

2Cπ (2+ gmrb) + 4Cµ (2+ gmrb) + 2Ccs

ηgm2

(2.36)

jω2Cπ (2+ gmrb) + 4Cµ (2+ gmrb) + 2Ccs

ηgm2

(2.37)

なる素子を直列挿入すればよい．このときの FLK は，

FLK =

−1− jω

2Cµ (2+ gmrb) + Ccs

ηgm0

−2

gmrorπ− jω(2Cµ + Ccs

)η

1− jω2Cπ + 4Cµ +Ccs

gm

(2.38)

となる．

以上 2つの従来の平衡型 NICの B要素を 0にする回路を提案したが，次に実際にどち

らが実用的かを検討する．

13

付加するインピーダンスの抵抗についての比較 図 2.7の回路では抵抗分のキャンセル

はダイオード接続したトランジスタで行っているので，仮に回路のバイアス電流 (コレク

タ電流)が変化しても抵抗分のキャンセルは精度良く行われる．一方，図 2.6の回路では

B要素の抵抗分をキャンセルするために固定の抵抗を使用しているので，バイアス電流が

変化するとバイアス電流に比例した抵抗分の引き残りが出来る．つまり，例えばバッテ

リー動作で使用する回路には適さないと考えられる．ただしこの問題は電源電圧が変化し

ても一定の電流を流すカレントミラーを電流源として用いれば回避できる．したがって，

最終的には IC上の素子値の製造バラツキでキャンセルの程度が決まると考えられる．

付加するインダクタンスについての比較 もし gmrb 1なら図 2.7の回路は図 2.6に

比べ 2倍のインダクタンスを必要とする．これは集積化を考える場合に問題となる．2倍

のインダクタンスが必要になれば半導体基板上では 2倍の面積を必要とするためである．

また実際には純粋なインダクタンスを作ることは出来ず，必ず寄生抵抗がある．この寄生

抵抗は図 2.7の回路ではそのまま B要素の抵抗分となるが，図 2.6の回路では寄生抵抗を

考慮して ZRL の抵抗分を設計すれば良い．インダクタンスに関してはバイアス電流が変

化すればどちらの平衡型 NICも引き残りが生じ，gmrb 1なら図 2.7の回路は図 2.6に

比べ 2倍のインダクタンスであるのでバイアス電流の変化で生じる引き残り分は図 2.7の

回路の方が 2倍大きい．

結論としては，上記を考慮すると，どちらが実用的かは双方の回路で一長一短であり，製

造バラツキを考慮に入れたうえで具体的な応用毎に検討を要することが明らかになった．

2.6 MOSトランジスタによる平衡型 NIC

BJTと同様に MOSトランジスタについても同様の議論が成り立つ．ただし BJTと

MOSの根本的な違いはベース電流 (ゲート電流)が無いことである．MOSについての基

本平衡型 NIC(図 2.8)を，図 2.9の小信号等価回路で解析する．解析の結果，MOS平衡型

NICの動作限界周波数 flimitMOS は，

flimitMOS =1

10

gm

2π√

2Cgs

(Cgs+ 2Cgd

) (2.39)

となる．

14

M1 M2

1 1'

2 2'

ZL

図 2.8: MOSFETによる基本平衡型 NIC

+vgs

–Cgs

rogmvgs

G D

S

Cgd

Cdb

B

図 2.9: MOSトランジスタ平衡型 NIC

この動作限界周波数 flimitMOS 以下でのMOS基本平衡型 NICの F行列 FBasicMOSは，

FBasicMOS=

−1 −

2

gm+ jω

2Cgs

gm

−jω

2Cgd +Cdb

2

1− jω2Cgs+ 4Cgd + Cdb

gm

(2.40)

となる．A 要素が −1であり各要素において rbの影響も無く BJT平衡型 NICに比べ特性

が良いように思われる．しかし，現状では，一般に MOSのトランスコンダクタンス gm

は BJTと比較して低く，それに伴い fT も低いので高周波では BJT平衡型 NICが適する

と考える．ただし，最近では短チャネル化が急速に進んでいるので (Cgsが小さい)，MOS

が BJTに匹敵するのは時間の問題であろう．

15

3 負性容量回路

第 2章ではいろいろな平衡型 NICについて一般的な解析を行った．第 3章では平衡型

NICを特に負性容量回路に利用した場合について，周波数に依存しない一定の負の容量と

して使用可能な限界周波数，トランジスタの寄生容量などが負の容量値にどのように影響

するかについて検討を行った結果を述べる．

3.1 NICを用いた負性容量回路について

式 (2.8)においてインピーダンス ZL を容量 C で置き換えれば負性容量が得られる．

Y =DN′

AN

1

1

jωC+

BN

AN

+CN

AN

=1

AN

DN′

1

jωC+

BN

DN′

+CN

AN. (3.1)

各平衡型 NICについて次の 3つの要素，負性容量回路の限界周波数，得られる負性容量

値を求める．

• インピーダンス変換利得AN

DN′

• C に直列なインピーダンスBN

DN′[Ω]

• 1次側に並列に接続されているCN

AN[S]

特に図 2.2に示すように素子が接続されているのでインピーダンス変換利得に位相の回り

(複素数の利得)があるなら負の容量に直列にインピーダンスを生じ，また BN/DN′ に抵抗

とインダクタンスがあると高い周波数では容量のインピーダンスが低くなり 1次側から見

た見かけ上の負性容量が周波数によって変化する．CN/AN に関しては正の容量であるの

で 1次側から見た負性容量を減少させる．

16

3.2 基本平衡型 NICを使用した負性容量回路

基本平衡型 NICを使用した負性容量回路を図 3.1に示す．

Q1 Q2

1

2

1'

2'

NIC

C

図 3.1:基本平衡型 NICを使用した負性容量回路

第 2章での結果から F行列の各要素を用いて AN/DN′，BN/DN

′，CN/AN を求めると，

AN

DN′ = −

1

η

1+ jω2(Cπ + Cµgmrb

)gm

(3.2)

BN

DN′ = −

1

η

2

gm+ jω

2(Cπ (1+ gmrb) + 2Cµgmrb

)gm

2

(3.3)

CN

AN=

2

gmrπro+ jω

2Cµ +Ccs

2

(3.4)

となる．

インピーダンス変換利得 AN/DN′ で変換された C によるインピーダンスは，

AN

DN′

1

jωC= −

1

jωηC−

2(Cπ + Cµgmrb

)ηCgm

(3.5)

17

となる．(3.5)と BN/DN′ の合成インピーダンス Zaは，

Za =AN

DN′

1

jωC+

BN

DN′

= −1

jωηC−

2(Cπ + Cµgmrb

)ηCgm

−2

ηgm− jω

2(Cπ (1+ gmrb) + 2Cµgmrb

)ηgm

2(3.6)

Ra = −2(C + Cπ + Cµgmrb

)ηCgm

(3.7)

La = −2(Cπ (1+ gmrb) + 2Cµgmrb

)ηgm

2(3.8)

Ca = −ηC (3.9)

となり RLCの直列インピーダンスとなることがわかる．つまり 1次側から見た等価回路

は図 3.2(a)となり，ある周波数範囲内では図 3.2(b)のように一定の負の容量 Ceff として

取り出すことができる．

CN/AN[S]

LaRa Ca

GCN

CCN

(AN/DN' )(1/jωC)+BN/DN' [Ω]

1 1'

(a) 負性容量回路の等価回路

Ca

GCN

CCN

1 1'

Ga

Ceff

Geff

(b) 負性容量回路の適用限界周波数以下での等価回路

図 3.2:負性容量回路の等価回路

一定の負の容量として取り出せる周波数の上限は Ra，La，Caの直列インピーダンスを

18

Ga + jωCaとみなして良い周波数の上限とする．Ra，La，Caのアドミタンス Yaは，

Ya = Ra + jωLa +1

jωCa

=ω2Ca

2Ra(1− ω2LaCa

)2+ (ωCaRa)

2+ jω

Ca

(1− ω2LaCa

)(1−ω2LaCa

)2+ (ωCaRa)

2(3.10)

= G′ + jωC′ (3.11)

となる．この C′ を級数展開すると，

C′ =Ca

(1−ω2LaCa

)(1− ω2LaCa

)2+ (ωCaRa)

2

Ca +Ca

(LaCa − Ca

2Ra2)ω2 + · · · (3.12)

となり，2次の項が 0次の項の 1%になる周波数 fClimit を求める．

fClimit =1

10

1

2π√∣∣∣LaCa − Ca

2Ra2∣∣∣ . (3.13)

この fClimit を便宜上，負性容量回路の適用限界周波数と定める．式 (3.7)∼(3.9)を式 (3.13)

に代入すると式 (3.14)に示す負性容量回路の適用限界周波数を得る．

fClimit =1

10

gm

2π

√∣∣∣∣2C(Cπ (1+ gmrb) + 2Cµgmrb

)− 4(C +Cπ + Cµgmrb

)2∣∣∣∣. (3.14)

またこの周波数以下でのコンダクタンス G′ は，

G′ = ω2Ca2Ra

= −ω22ηC(C +Cπ + Cµgmrb

)gm

(3.15)

= Ga

である．

次に 1次側からみた実効的な負の容量 Ceff を求める

Ceff = Ca + CCN

= −ηC + 2Cµ +Ccs

2(3.16)

19

を得る．この式から判るように負性容量回路では BJTの寄生容量以下の負性容量を作る

ことが出来ないことを意味している．また，1次側からみた実効的なコンダクタンス Geff

は，

Geff = Ga +GCN

= −ω22ηC(C +Cπ + Cµgmrb

)gm

+2

gmrπro(3.17)

となり，負の容量を得ると同時に周波数で変化するコンダクタンスが生じる．

以上で負性容量回路の設計に必要なパラメータである一定の負性容量を得られる適用限

界周波数と，1次側からみた実効的な負の容量値 Ceff 及びコンダクタンス Geff を明らかに

した．

実際に解析結果が妥当なものか，SPICEによる回路シミュレーションとの比較で評価す

る．BJTとしては BFP620(Infineon Technologies) [12]を用いた．BJTの各パラメータを

表 3.1に示す．解析値と SPICEによるシミュレーション結果を比較すると Ceff，Geff の値

表 3.1:シミュレーション (SPICE)に用いた BJTのパラメータ

BJTパラメータ 素子値

C 5[pF]

gm 0.05[S]

Cπ 0.768[pF]

Cµ 0.226[pF]

Ccs 227[fF]

rb 2.6[Ω]

rπ 3.85[kΩ]

ro 263[kΩ]

η 0.99

flimit 589[MHz]

は良くあっているといえる． fClimit に関しては 20%程度の誤差があり簡略化の影響であ

ると考えられる．しかし元々解析は大体の目安を得るためのものであることを考えれば，

妥当な結果だと言える．

次に各平衡型 NICを使用した負性容量回路について基本平衡型 NIC と同様の手順で

fClimit，Ceff，Geff を求める．

20

表 3.2:基本平衡型 NICを用いた負性容量回路の解析値とシミュレーション結果 (SPICE)の比較

解析値 シミュレーション結果 (SPICE)

適用限界周波数 fClimit [MHz] 71.1 61.6

Ceff [pF] −4.485 −4.479

Geff [µS]@10[MHz] −4.435 −4.991

3.3 熊沢平衡型 NICを使用した負性容量回路

熊沢平衡型 NICを使用した負性容量回路 (図 3.3)では，

AN

DN′ = −

1

η

1+ jω2(Cπ + Cµ (4+ gmrb) + Ccs

)gm

(3.18)

BN

DN′ = −jω

2(Cπ (2+ gmrb) + 2Cµ (2+ gmrb)Ccs

)gm

2(3.19)

CN

AN=

2

gmrπro+ jω(2Cµ +Ccs

)(3.20)

となる．

Q1 Q2

1

2

1'

2'

NIC

Q3 Q4

C

図 3.3:熊沢平衡型 NICを使用した負性容量回路

21

また，

Za =AN

DN′

1

jωC+

BN

DN′

= −1

jωηC−

2(Cπ +Cµ (4+ gmrb) + Ccs

)ηCgm

(3.21)

− jω2(Cπ (2+ gmrb) + 2Cµ (2+ gmrb) +Ccs

)gm

2(3.22)

Ra = −2(Cπ +Cµ (4+ gmrb) + Ccs

)ηCgm

(3.23)

La =2(Cπ (2+ gmrb) + 2Cµ (2+ gmrb) + Ccs

)gm

2(3.24)

Ca = −ηC (3.25)

である．

適用限界周波数は，

fClimit =1

10

gm

2π

√∣∣∣∣2ηC (Cπ (2+ gmrb) + 2Cµ (2+ gmrb) + Ccs

)− 4(Cπ + Cµ (4+ gmrb) + Ccs

)2∣∣∣∣.

(3.26)

と表すことができる．負性容量回路の Ceff，Geff は，

Ceff = −ηC + 2Cµ + Ccs (3.27)

Geff = −ω22ηC(Cπ + Cµ (4+ gmrb) + Ccs

)gm

+2

gmrπro(3.28)

となる．

表 3.3:熊沢平衡型 NICを用いた負性容量回路の解析値とシミュレーション結果 (SPICE)の比較

解析値 シミュレーション結果 (SPICE)

適用限界周波数 fClimit [MHz] 212.3 169.4

Ceff [pF] −4.473 −4.466

Geff [µS]@10[MHz] −1.351 −1.427

基本平衡型 NICの時と同様の BJTのパラメータ (表 3.1参照)で解析結果と SPICEに

よる回路シミュレーション結果を比較する (表 3.3参照)．熊沢平衡型 NICを用いた負性

22

容量回路は基本平衡型 NICを用いたものに比較して，B要素の抵抗成分 −2/gmを打ち消

しているので fClimit が高い．

3.4 基本平衡型 NIC+RLインピーダンスを使用した負性容量回路

第 2章での解析では 1次側に直列にインピーダンスを挿入し B要素を 0にすることで

基本平衡型 NIC の特性を改善する方法を示した．しかしそのために A 要素に影響を与

え位相回りを増加させてしまう．つまり用途によって 1次側に挿入するインピーダンス

2ZRL の最適値が変わる．ただし，B要素を 0にすることは理論的に正しいから，第 2章

で求めた値を初期値として最適な 2ZRL を求める．

Q1 Q2

1

2

1'

2'

NIC

ZRL ZRL X

C

図 3.4:基本平衡型 NIC+RLを使用した負性容量回路

提案する回路 (図 3.4)では，

An

Dn′ = −

1

η− jω

(2ηCπ − 2Cµ (2− 2η − 2ηgmR − ηgmrb) + Ccs(η − 1+ ηgmR)

)η2gm

(3.29)

BN

Dn′ = −

2− ηgmR

ηgm

+ jω

(8Cµ (2− 2η − 2ηgmR − ηgmrb) + 4Cµgm

2R2η2 − 4Cπ (η + ηgmrb))

2gm2η2

+ jω

(4Ccs(1− η − ηgmR) + Ccsgm

2R2η2)

2gm2η2

+ jωL (3.30)

CN

An=

2

gmrorπ+ jω

2Cµ +Ccs

2

= GCN + jωCCN (3.31)

23

となり，これから次式が求まる．

An

Dn′

1

jωC= −

1

jωηC−

(2ηCπ − 2Cµ (2− 2η − 2ηgmR − ηgmrb) + Ccs(η − 1+ ηgmR)

)η2Cgm

.

(3.32)

次に Ra，La，Caを求める．

Za = Ra + jωLa +1

jωCa

Ra = −2− ηgmR

ηgm−

(2ηCπ − 2Cµ (2− 2η − 2ηgmR − ηgmrb) + Ccs(η − 1+ ηgmR)

)η2Cgm

(3.33)

La =

(8Cµ (2− 2η − 2ηgmR − ηgmrb) + 4Cµgm

2R2η2 − 4Cπ (η + ηgmrb))

2gm2η2

+

(4Ccs (1− η − ηgmR) + Ccsgm

2R2η2)

2gm2η2

+ L (3.34)

Ca = −ηC . (3.35)

1次側から見えるアドミタンスは，

Ceff = −ηC + 2Cµ +Ccs

2(3.36)

Geff = ω2Ca

2Ra +GCN (3.37)

となる．

fClimit = 1/20π√

LaCa − Ra2Ca

2が最大になるように 2ZRL = R + jωLを適切に選択する．

ただし，変数が Rと Lの 2つであるので，実際に BJTのパラメータを代入して数値的に

最適な値を求める必要がある．

例として表 3.1のパラメータで最適な抵抗とインダクタンスを求める．図 3.5は

R と L に対する fClimit の変化をグラフにしたものである．B 要素 = 0 の場合には

2ZRL(@Bn = 0) = 40[Ω] + jω(1.5[nH])であり，その周りに fClimit を最大にする最適な値

があると考えられ，実際に図 3.5の結果から，これが正しいことが確かめられる．そこで

R = 40[Ω] として最適値を求めると，

2ZRL = R + jωL

R = 40[Ω]

L = 0.48[nH]

24

0

20

40

60

80

100 0

1

2

3

4

5

L[nH]

0

0.25

0.5

0.75

1

fClimit[GHz]

0

20

40

60

80R[Ω]

図 3.5: Rと Lの変化に対する fClimit の変化

である．負性容量回路の SPICEによる回路シミュレーションを行った結果を表 3.4に示

す． flimit は解析値よりシミュレーション結果の方が良くなっていることがわかる．これ

は解析において無視した ωの 2次以上の項が原因であると考えられる．

表 3.4:基本平衡型 NIC+RLを用いた負性容量回路の解析値と SPICEによる回路シ

ミュレーションの比較

解析値 シミュレーション結果 (SPICE)

適用限界周波数 fClimit [MHz] 589 (= flimit ) 741.4

Ceff [pF] −4.487 −4.482

Geff [µS]@10[MHz] −1.343 −1.824

3.5 熊沢平衡型 NIC+Lを使用した負性容量回路

基本平衡型 NIC+RL を使用した負性容量回路と同様に熊沢平衡型 NIC で B 要素を 0

にすると，A 要素の位相回りを悪化させる．熊沢平衡型 NIC+L を使用した負性容量回路

(図 3.6)では自由度がインダクタンス Lのみなので最適な値は 1つであると考えられる．

25

Q1 Q2

1

2

1'

2'

NIC

ZKL ZKL

C

図 3.6:熊沢平衡型 NIC+L を使用した負性容量回路

最適な 2ZKL = LL の値は，

2ZKL = jω2(Cπ (2+ gmrb) 2Cµ (2+ gmrb) Ccs

)gm

2−

4(Cπ +Cµ (4+ gmrb) + Ccs

)2ηCgm

2

LL =2(Cπ (2+ gmrb) 2Cµ (2+ gmrb) Ccs

)gm

2−

4(Cπ + Cµ (4+ gmrb) +Ccs

)2ηCgm

2(3.38)

となる．

負性容量回路の SPICEによる回路シミュレーションの結果を表 3.5に示す (パラメータ

は表 3.2参照)．直列に挿入するインダクタンスは LL = 1.136[nH]である. 結果から fClimit

表 3.5:熊沢平衡型 NIC+L を用いた負性容量回路の解析値と SPICEによる回路シ

ミュレーションの比較

解析値 シミュレーション結果 (SPICE)

適用限界周波数 fClimit [MHz] 589 (= flimit ) 258.2

Ceff [pF] −4.475 −4.468

Geff [µS]@10[MHz] −1.308 −1.472

が 2倍程度違うことがわかる．そこで最適値 LL = 1.136→ 2.2[nH]としたところ flimit は

710[MHz]程度まで上昇した．つまり熊沢平衡型 NIC+L を適用した負性容量回路では，

解析で求めた最適なインダクタンス値があまり良く合っていない．しかしだいたいの値を

26

得ることは可能であるので，シミュレーションで実際に合わせ込んで行く事で設計が可能

である．

図 3.7に各負性容量回路における負性容量の周波数特性を示す．基本平衡型 NICおよ

び熊沢平衡型 NICを用いた負性容量回路に比べ，NICの 1次側に適切なインピーダンス

を挿入することで，提案する負性容量回路の周波数特性が大きく改善され高周波での動作

に向くことがわかる．

基本平衡型NIC

基本平衡型NIC+RL

熊沢平衡型NIC

熊沢平衡型NIC+L

1f [MHz]

10 100 1000

–2.0

–3.0

–4.0

–5.0

–6.0

Ce

ff[p

F]

図 3.7:各負性容量回路における負性容量の周波数特性 (SPICE)

27

4 負性容量回路の VCOへの適用

第 4章では負性容量回路を適用し可変周波数範囲を拡大する発振器について説明し実験

結果について述べる．

4.1 Voltage Controlled Oscillator(VCO)

図 4.1は LCタンク回路に負性抵抗を取り付けた一般的な VCOである．周波数の可変

は，バラクタの制御電圧を変えることでバラクタの容量を変化させ，LCタンクの共振周

波数を変化させる．しかし通常のバラクタでは図 4.2に示す可変容量範囲 Cv/Cp が狭く，

Q1 Q2

L1

Cv2

Vcc

R

I1

L2

Cv1

I2

LC tank

NegativeResistance

Cpa Cpa

Vv

図 4.1:一般的な VCO

それに加え特に高周波では回路自身に不可避の寄生容量 Cpaの影響で可変周波数範囲を広

く取ることは困難である．従来は Cv/Cp の大きい超階段接合のバラクタを使用してこの

問題を回避していたが，超階段接合のバラクタは近年の回路設計で重要なキーポイントで

あるオンチップ化には適さない．次に負性容量を適用して周波数範囲を拡大する回路を提

案する．

4.2 提案する VCO

可変周波数範囲を拡大するために負性容量を適用した VCOを図 4.3に示す．この回路

は右の負性抵抗回路で主にコイルの抵抗分を打ち消し，左の負性容量回路で寄生容量とバ

28

Controlled Voltage

Cap

acita

nce

Cp

Cv

図 4.2:バラクタの制御電圧対キャパシタンス特性

Q1 Q2

L1

Cv2

Vcc

R

I1

L2

Cv1

I2

Q3 Q4

I3 I4

C

NegativeCapacitance

NegativeResistance

LC tank

Gp

Vv

図 4.3:負性容量を適用した提案 VCO

ラクタの容量の固定分を打ち消す．回路全体のインダクタンスを L，容量の固定分を Cp，

変化分を Cv，負性容量回路の容量を −Cとすると発振周波数 f は，

f =1

2π√

L(Cp + Cv − C

) (4.1)

となり，Cp = C であるなら可変周波数範囲 fmax − fmin = ∆ f = ∞となる．しかし第 3章

で述べたように負性容量回路には一定の負性容量として使える限界周波数があるので fmax

は負性容量回路で制限される．

ブレッドボードによる実験を行うことを考慮して，平衡型 NIC は単純な基本平衡型

NICを用い数百 [kHz] の発振周波数で SPICEによる回路シミュレーションを行った．回

29

路パラメータは Vcc = 2[V]，L1 = L2 = 45[µH]，Cv = 1.79[nF](@Vcv = 0)，Cn = 1nF，

I1 = I2 = 1.3[mA] (gm = 0.05[S])，バラクタの逆バイアス電圧 Vcv = Vcc − VV = 0 ∼ 2[V]

と設定した．このときの BJTの SPICEモデルパラメータ値を表 4.1に示す．このときの

負性容量回路の特性は表 4.2に示す．なお負性容量回路の適用限界周波数の値を低く設定

してあるのは，実際に負性容量回路の適用限界が可変周波数範囲に影響するか確認するた

めである．

表 4.1:シミュレーション (SPICE)に用いた HFA3096のパラメータ

BJTパラメータ 素子値

C 1[nF]

gm 0.05[S]

Cπ 0.987[pF]

Cµ 0.3591[pF]

Ccs 0.169[pF]

rb 40.7[Ω]

rπ 1.63[kΩ]

ro 46.4[kΩ]

η 0.975

flimit 423[MHz]

表 4.2:基本平衡型 NICを適用した負性容量回路の特性

解析値 シミュレーション結果 (SPICE)

適用限界周波数 fClimit [kHz] 397 372.1

Ceff[nF] −0.9742 −0.973

Geff [µS]@100[kHz] −15.4 −17.14

周波数に対して値が一定の理想的な負性容量を使用した場合，VCOの発振周波数 f は，

f = 596∼ 910[kHz] (4.2)

となる．ただし Cv = (Cv1Cv2)/(Cv1 +Cv2)である．なお，BJTとしては HFA3096(intersil

社) [13]，バラクタとしては 1SV149(東芝) [14] を用い，仮想的に固定分の容量として

30

1[nF]]を LCタンク回路に並列に挿入した．シミュレーション結果を図 4.4に示す．結果

0.0 0.5 1.0 1.5 2.0500

600

700

800

900

Vcv[V]

a : 設計値(理想の負性容量を使用)b : シミュレーション結果

f [kH

z]

図 4.4:提案 VCOのバラクタ制御電圧対周波数特性

から負性容量回路がない一般の VCOの可変周波数範囲は ±7%程度，提案する VCOで

は ±15%の可変周波数範囲が得られた．理想的な負性容量では ±20%であるのに対して

シミュレーション結果が 5%程度可変周波数範囲が減少しているのは負性容量回路自体の

限界周波数のためであり，これは適用限界周波数の高い負性容量回路を設計すれば回避で

きる．したがって負性容量を VCOに適用して容量の固定分をキャンセルすることは有用

であると考える．

ただし，図 4.3において負性容量回路の 1次側に並列に接続されている Gp は負性容量

回路において負の容量と同時に生じる負のコンダクタンスを打ち消すためのものである．

次に提案回路での負性容量回路のコンダクタンスに起因する発振モードの問題について述

べる．

4.2.1 提案 VCOの発振モード

Gpの無い場合の提案 VCOのシミュレーション結果を図 4.5に示す．図 4.4の結果とは

異なりシミュレーション結果は負性容量回路を取り付けたにも関わらず意図していたほど

の可変周波数範囲は得られなかった．また負性抵抗回路が無い場合でも発振し，振幅は

500[mV]程度の大振幅で矩形波で発振した．したがって可変周波数範囲を広げる目的で

31

0.0 0.5 1.0 1.5 2.0

400

500

600

700

800

900

f [kH

z]

Vcv[V]

a : 設計値(理想の負性容量)b : 設計値(負性容量なし)c : シミュレーション結果(負性抵抗回路あり)d : シミュレーション結果(負性抵抗回路なし)

図 4.5: Gp が無い場合の制御電圧対周波数特性

取り付けた負性容量回路が，予期していたほどの可変周波数範囲を得られない原因である

と考えることができ，次に負性容量回路について検討を行う．

負性容量回路には NICが理想的で無いために負の容量と共に負のコンダクタンスがあ

る．このために負性コンダクタンス回路をはずした場合にも発振していたと考えることが

できる．このことより予期していた発振をしなかったのは可変周波数範囲を広げる目的で

取り付けた負性容量回路の負性コンダクタンスが原因であると考えられる．

負性容量回路 (I3 = I4 = 1.3[mA], C = 1[nH]) と負性コンダクタンス回路 (I1 = I2 =

50[µA] , R = 0[Ω]) のバイアス電圧に対する微分コンダクタンス特性を図 4.6，その拡大図

を図 4.7に示す．

このタイプの発振回路において振幅を制限するものは負性コンダクタンスの非線形性で

ある．図 4.6の負性容量回路と負性コンダクタンス回路の負性コンダクタンスを比較する

と負性容量回路の負性コンダクタンスは広い線形範囲を持っている．この負性コンダクタ

ンスの広い線形性が予期したモードで発振せず，大振幅で発振した原因ではないかと考

えた．

これを確かめるため予期していなかったモードで発振している場合に正のコンダクタン

ス Gpを挿入し，負性容量回路の負性コンダクタンス Geff を打ち消しどこで発振が止まる

32

Vbias[V]

−1.5 −1.0 −0.5 0 0.5 1.0 1.5−20

0

20

40

60

80

100

G[m

S]

図 4.6:負性容量回路 (破線)と負性コンダクタンス回路 (実線)のバイアス電圧 Vbias–

コンダクタンス G 特性

Vbias[mV]–200 –100 0 100 200

–3.0

–2.0

–1.0

0

1.0

G[m

S]

図 4.7:図 4.6の原点付近の拡大図

かを調べた．シミュレーションに用いた回路を図 4.8に示す．ただし，コイルの抵抗分は

Gpに含めた．

回路パラメータを Vcc = 2[V]，L1 = L2 = 45[µH]，Vv = 2[V]，Cv = 1.79[nF]，C = 1nF，

I3 = I4 = 1.3[mA] (gm = 0.05[S])と設定したので，負性容量回路が意図通りに動作してい

ると考えた場合，

f = 596[kHz]

Geff = −611[µS] (596[kHz])

となる筈である．ただし Cv = (Cv1Cv2)/(Cv1 + Cv2)である．

このとき発振が止まる正のコンダクタンス Gpの値は，

Gp = 571[µS]

33

L

Cv

Vcc

L

Cv

Q3 Q4

I3 I4

C

Gp

図 4.8:シミュレーションに用いた回路

であった．この結果は Geff をほぼ打ち消したとき予期しないモードの発振が止まること

を示唆しているので，負性容量回路として基本平衡型 NICと熊沢平衡型 NICの回路で条

件を変え同様のシミュレーションを行って，このことを確かめた．結果を表 4.4に示す．

表 4.3:シミュレーションの条件

条件 1 C = 1[nF], Cv = 1.79[nF]

条件 2 C = 0.1[nF], Cv = 0..89[nF]

共通条件 Vcc = 2[V] , L1 = L2 = 45[µH], Vv = 2[V] , I3 = I4 = 1.3[mA] (gm = 0.05[S])

この結果から Gp +Geff = 0，つまり負性容量回路の負性コンダクタンスGeff を打ち消す

ことができれば予期しないモードで発振することは無いと考えることができる．そして実

際負性容量回路の負性コンダクタンスを打ち消した場合，正弦波で発振した．物理的に考

えると負性容量回路の広い線形性のために振幅が BJTが OFFする電圧 Vbeまで成長し，

BJTが単純なスイッチとして動作していたと考えることが出来そうである．

また NICを基本平衡型 NIC+RLに変えて発振周波数を 1.4 ∼ 2.34GHzと設計しシミュ

34

表 4.4:発振が消える場合の Gp と Geffの関係

基本平衡型 NICの負性容量回路 熊沢平衡型 NICの負性容量回路

条件 1 条件 2 条件 1 条件 2

Geff [µS] –611 –58.1 –25.4 –5.23

Gp[µS] 571 58.8 25.8 5.26

レーションを行ったところ，5GHz程度の周波数で正弦波で発振した．ただし負性容量回

路の負性コンダクタンスを打ち消す Gp を挿入していたことから，今まで述べてきた負性

容量回路の負性コンダクタンスが原因ではないと考えられる．この発振回路で LCタンク

以外で他に何が共振するかを考えると，図 3.2(b)で示した La，Caが可能性として思い浮

かぶ．この Laと Caが共振して 5GHz程度で発振したのではないかと考えられる．この

ことについては検討中である．

4.2.2 実験

実際に図 4.3の回路で実験を行った．パラメータは回路パラメータを Vcc = 2[V]，

L1 = L2 = 45[µH]，Cv = 1.79[nF](@Vcv = 0)，Cn = 1nF，I3 = I4 = 1.3[mA] (gm = 0.05[S])，

Vcv = Vcc − VV = 0 ∼ 2[V] と設定した．また Gp = 500[Ω] とする．結果を図 4.9に示す．

また信号波形を図 4.10に示す．

結果からシミュレーションでは ±15%，実験結果では ±14.7%の可変周波数を得られ

た．負性容量を用いることで実際に可変周波数範囲を拡大することが可能であることが分

かった．ただし，負性容量回路自体の負性コンダクタンスによる発振および負性容量回路

の La，Caが原因であると思われる発振が，提案する VCOでは起こりうる．この原因と

解決策については検討中である．

35

0.0 0.5 1.0 1.5 2.0500

550

600

650

700

750

800

850

900

950

a : 設計値(理想の負性容量を使用)b : シミュレーション結果

Vcv[V]

f [kH

z]

c : 実験結果

d : 負性容量回路がない場合

図 4.9:バラクタ制御電圧対発振周波数特性

(a) Gp が挿入されていない場合 (b) Gp が挿入されている場合

図 4.10:基本平衡型 NIC負性容量回路を用いた提案 VCOの出力波形

36

5 結論

近年回路の広帯域化が重要になってきており，広帯域化を阻む要因である寄生容量を負

の容量を用いて打ち消し回路の周波数特性を改善する目的で，平衡型 NICを用いた負性

容量回路について解析を行った．

第 2章では，従来の BJTを用いた基本平衡型 NICについて，従来考慮されていないイ

ンダクタンス成分を考慮し解析を行った．また解析手法として NICの利用に適した F行

列を用いることで，負性容量としてだけでなく一般的な負のインピーダンスを扱う場合に

もこの解析結果が応用可能である．解析結果から従来の平衡型 NICの 1次側に抵抗とイ

ンダクタンスを直列に挿入することで F行列の B要素を理想的な NICに近づけることが

可能であることを示し，B要素の影響を低減する平衡型 NICを提案した．

第 3章では第 2章の結果を元に，提案した平衡型 NICを適用した負性容量回路を示し，

1次側からみたアドミタンスと F行列の各要素の関係を明らかにした．周波数に依存しな

い一定の負の容量として使用可能な限界周波数 fClimit を定めた．また，提案する平衡型

NICについて負性容量回路に適した平衡型 NICの設計方法を示した．従来の平衡型 NIC

及び提案する NICについて負性容量のシミュレーションを行い，提案する平衡型 NICが

従来の平衡型 NIC に比べ 10倍程度周波数特性を改善し高周波での適用に向くことを示

した．

第 4章では実際に負性容量回路を VCOに適用し，バラクタの固定分の容量および寄

生容量をキャンセルすることで VCOの可変周波数範囲が拡大可能であることをシミュ

レーションと実験を通して明らかにした．ただし負性容量回路の負のコンダクタンスの

広い線形性により意図していない発振が起こることが確認でき，その回避方法を示した．

また提案する負性容量回路を VCOに適用しシミュレーションしたところ，設計周波数

1.4 ∼ 2.34GHzに対して 5GHzの高い周波数で発振した．原因については検討中である．

全体の結論として，差動対を用いた平衡型 NICについて各種の寄生容量を考慮した現

実的なトランジスタモデルで解析を行い平衡型 NICの高周波での特性を明らかにし，NIC

の非理想部分を低減する方法を示した．その結果を応用し平衡型 NICを用いた負性容量

回路を高周波で使用する場合に問題となる部分を改善することで，従来では無理だった高

周波に適用可能な負性容量回路の設計が解析的に可能となった．VCOへ負性容量回路を

適用することで寄生の容量を打ち消し，可変周波数範囲が拡大可能であるが，副次的な発

振が発生するという問題が残っており，さらに検討が必要である．しかし，高周波の動作

が可能な負性容量回路は高周波アクティブフィルタ，高周波増幅回路などの周波数特性を

37

改善し広帯域化することに利用できると考えられ，多くの線形高周波回路 (VCOは非線形

回路)への応用が期待でき，負性容量回路は有用であると考える．

今後の課題としては，平衡型 NICを用いた負性容量回路の安定性の問題と，種々の回

路への負性容量の応用である．

38

謝辞

本研究を終えるにあたり，谷本洋教授には NICの解析，発振回路の非線形，その他回路

の基本について御指導，御討論頂き深く感謝申し上げます．VCOの実験にあたりプリン

ト基板作成について御助言頂いた柳沢英人助手，徳田奨技官に深く感謝致します．また，

専門の立場から御審査頂きました野矢厚教授，熊耳浩助教授に厚く御礼申し上げます．最

後に，電子基礎研究室の学生の皆様の平素のご尽力に深く感謝いたします．

39

参考文献

[1] Wei-Zen Chen and Jieh-Tsorng Wu, “A 2-V 2-GHz BJT Variable Frequency Oscilla-

tor,” IEEE J. Solid-State Circuits, vol. 33, no. 9, pp. 1406–1410, Sep. 1998.

[2] Akihiro Yamagishi, Tsuneo Tsukahara, Mitsuru Harada and Junichi Kodate , “A

Low-Voltage 6-GHz-Band CMOS Monolithic LC-Tank VCO Using a Tuning-Range

Switching Technique,” IEICE Trans. Fundamentals, vol. E84-A, no. 2, pp. 559–

562, Feb. 2001.

[3] A. Kral, F. Behbahani and A. A. Abidi, “RF-CMOS Oscillators with Switched Tun-

ing,” Custom IC Conference, Santa Clara, CA, May. 1998.

[4] J. L. Merrill, Jr., “Theory of the Negative Impedance Converter,”THE BELL SYSTEM

TECHNICAL JOURNAL, pp. 88–109, Jan. 1951.

[5] A. I. Larky, “Negative-Impedance Converters,”IRE Transaction on Circuit The-

ory, pp. 124–131, Sep. 1957.

[6] J. G. Linvill, “Transistor Negative-Impedance Converters,”Proceedings of the

I.R.E., pp. 725–729, Jun. 1953.

[7] A. H. Marshak, “Ultralinear Negative Resistance Using Two Complementary Junction

Transistors,”Electronics Letters, vol. 1, no. 4, pp. 96–97, Jun. 1965.

[8] A. H. Marshak, “Direct-Coupled Negative-Impedance Converters,”Electronics Let-

ters, vol. 1, no. 5, pp. 142–143, Jul. 1965.

[9] Svilen Kolev, Jean-Luc Gautier, “Using a Negative Capacitance to Increase the Tuning

Range of a Varactor Diode in MMIC Technology,”IEEE Transactions on Microwave

Theory and Techniques, vol. 49, no. 12, pp. 2425–2430, Dec, 2001.

[10] 熊沢正純,柳沢健,「平衡形 NICを用いたビデオ帯域能動フィルタ」, 電子通信学会

論文誌, Vol. J68-C, No. 4, pp. 240–308, Apr. 1985.

[11] Hisatoshi Hagiwara, Asazumi Kumazawa, Shigetaka Takagi, Makoto Furihata, Minoru

Nagata and Takeshi Yanagisawa, “ A Monolithic Video Frequency Filter Using NIC-

Based Gyrators,”IEEE J. Solid-State Circuits, vol. 23, no. 1, pp. 175–182, Feb. 1988.

[12] Infenion technologies, “NPN Silicon Germanium RF Transistor, high gain low noise RF

transistor ”, URL;http://www.infineon.com/.

[13] intersil corp., Application Note MM3046.1, “HFA3046/3096/3127/3128 Transistor Ar-

ray Spice Models”, Feb. 1994.

40

[14] Toshiba, URL;http://www.semicon.toshiba.co.jp/search/discab/pdf/j000321.pdf

[15] Paolo Antognetti and Giuseppe Massobrio, Semiconductor Device Modeling with

SPICE (book), McGraw-Hill, New York, 1988.

41

研究発表リスト

1. 林誠,谷本洋, 「オンチップ VCOの周波数可変範囲拡大の検討」 ,電子情報通信学

会, CAS2001–17, 2001年 6月 28日.

2. 林誠,谷本洋, 「負性容量を適用した LC発振回路における発振モード」,電気学会

電子回路研究会, ECT-02-66, 2002年 7月 5日.

3. 林誠,谷本洋, 「平衡型 NICの解析と負性容量回路への応用」,平成 14年度電気関

係学会北海道支部連合大会, 2002年 10月 12日.

42