1Oct 4, 2011081503014

成果発表会資料

次世代超微細CMOSプロセスに適した高マイクロ波帯デジタルRF回路技術の研究開発

（081503014）

「このたびの東日本大震災により被災された皆様方に心よりお見舞い申し上げますとともに、 皆さまの安全と一日も早い復旧を心よりお祈り申し上げます。」

益 一哉 Kazuya Masu研究代表者

益 哉東京工業大学

ソリューション研究機構

Kazuya MasuSolutions Research LaboratoryTokyo Institute of Technology

http://masu-www.pi.titech.ac.jp

2あらまし

研究の背景と目的

研究成果：高マイクロ波帯デジタルRF CMOS回路技術 研究成果：高マイクロ波帯デジタルRF CMOS回路技術

① 高マイクロ波帯インダクタレス回路技術

インバ タベ ス低雑音増幅回路(LNA) インバータベース低雑音増幅回路(LNA) リングVCOを用いた位相同期（PLL）回路

デジタルパルスからのRF信号生成回路

② MEMSとの融合技術

MEMSインダクタのポテンシャル

デジタル ルスからの 信号生成回路

③ プ ば 変 確保

MEMSインダクタのポテンシャル

MEMSスイッチと制御用CMOS昇圧回路

③ プロセスばらつき・電源・温度変動に対する耐性の確保

LNAにおけるチップ間ばらつきの影響

電源回路

総括

電源回路

3研究の背景

無線システムの多様化・広帯域化は必至

RF回路技術におけるマルチバンド化、高周波化は当然の流れ。

微細化による性能向上とチップ面積低減の両立

従来型のRF CMOS回路では，CMOSデバイスが微細化してもインダクタや容量の面積が減少しないので回路面積は減少せず。

1 G 高マイクロ波帯（6~30GHz） Vdd

100 M

1 G

度(b

/s)

UWB高速データ通信領域

として期待18GHz帯FWA19GH 帯LAN

Vdd

0.5 0.55mm

10 M

符合

速度

WCDMA

WiFi

WiMAX

22GHz帯FWA

26GHz帯FWA24GHz帯ISM

19GHz帯LAN

Vin

VoutVsw

L

L2C1 C1

C2

C2

100 K

1 M伝送

WCDMA

GSM

GSM

Bluetooth

ZigBeeISM（24GHz)

FWA: Fixed Wireless system

V V

L1

100 K5 10 3021

無線周波数(GHz)

Vb1 Vb2

RF CMOS増幅回路チップ例

4研究の目的

超微細CMOSプロセスを用いた6~30GHz帯の高マイクロ波帯デジタルRF回路技術の確立

微細化による性能向上と低コスト化を可能とするRF回路技術

TargetTargetRFコンポーネント回路技術を開発

1V 6 30GH90 nm ~ 65nm ~ 40nm ~

LNA 40 nm

CMOS InverterLNA

Passivemixer

Di it ll t ll d

ADCTL

WidebandAntenna

Di it l

CMOS InverterLNA

Passivemixer

Di it ll t ll d

ADCTL

WidebandAntenna

Di it l 能化

1V, 6~30GHzD_rich次世代

RF

本研究開発

45 x 60 μmVCO 90 nm

PA

Digitally controlledSynthesizer (Ring VCO)

BBController

TL

WidebandAntenna Digital RF signal generator

ctrl

Digital

(ti t l i )Cascode

PA

Digitally controlledSynthesizer (Ring VCO)

BBController

TL

WidebandAntenna Digital RF signal generator

ctrl

Digital

(ti t l i )Cascode

能化

、高

機能

ﾏﾙﾁ

1.5V, ~6GHz

1V

本研究開発

PLL 90 nm

PATL (time to analog conversion)PATL (time to analog conversion)

高性

能

1.5V, 5GHz 1.5V, 5GHz

1V

RF D

×高コスト低性能

PA 65 nm

MEMS InducyorRF Generator

RF Digital RF1V

D

低性能

プロセス技術の微細化100μm

y

90 nm

安心、安全、グリーンのデータベース社会を支えるRF回路技術：ワイヤレス瞬時データ転送（サーバ間、キオスク端末、大容量センサノード間）

5インダクタレス広帯域低雑音増幅回路（LNA）

インダクタレス（抵抗負荷） 対 インダクタ負荷

R Id L Id課題RL

Id

D

G

LLD

G抵抗負荷型の

広帯域化

課題

voutG

Svin CL

voutG

SCL

広帯域化

30

特徴

・ 直流からの広帯域動作が可能

・ LC共振により

高周波動作が

特徴

Q1-

drai

n / d

B

10

20

得(d

B)・ RC成分による

ローパス特性により動作帯域が制限

広帯域動作が可能高周波動作が可能。

・ 高利得化が容易、

dbV

@ Q

-10

0

利得り動作帯域が制限

・ RLでの電圧降下

で、 線形動作範囲 ・ インダクタ面積が大

高利得化が容易、

線形動作範囲が広い。

Frequency / Hertz

100M 200M 400M 1G 2G 4G 10G 20G 40G 100G

周波数（Hz）・ 回路面積が小。

が制限インダクタ面積が大

6インバータベース増幅回路

RId

CMOSインバータの高利得増幅特性に注目IdVoutAvRL

D

GDG

VinAv

oLo rgmRrgm 2)//( 　　　　

単純な抵抗負荷よりも CMOSvout

Svin vout

S

vin単純な抵抗負荷よりも、CMOSインバータの方が高利得で、アナログの要素回路として有利。

広帯域化回路技術Cherry Hooper構成をCMOSインバータで構成

2段目のミラ 容量の影響を緩和可能 Cherry Hooper構成20 KR f 5

・ 2段目のミラー容量の影響を緩和可能。

・ Rf値により任意の利得設定が可能。

得(d

B)

Cherry Hooper構成

10

ｲﾝﾊﾞｰﾀ1段

KR f 5

KR f 3

1mg 2mg

fR利

得 10 KR f 2

KR f 11mg 2mg

1or 2or周波数（Hz）

100M 1 G 10G0

7インバータベースLNAク ブ帰還段 力整合 広帯域化

mfgofr

アクティブ帰還段：入力整合＆広帯域化

1mg 2mg1fR

r3mg 4mg

2fR voutvin1or 2or

~sv

sr 3or 3or

主増幅段：Cherry Hooper構成 出力バッファSupply voltage: 1.1 VArea: 40 x 26 m2

20

10

高マイクロ波帯

0

-10利得

S21

(dB)

Vdd=1.30V

Vdd=1.25V

Vdd=1.20V

Vdd 1 15V

NF

(dB)

Vdd=1 30V

Vdd=1.10V

Vdd=1.20V

-20

利

Vdd=1.10V

Vdd=1.15V Vdd 1.30V

周波数 (GHz)1 10 202 3 5

雑音指数NFの周波数特性利得S21の周波数特性

周波数 (GHz)1 5 10 202 3

8インバータベースLNAのプロセス世代依存性

9リングVCOを用いた位相同期（PLL）回路

リング型

電圧制御発振回路VCOのインダクタンスレス化

特徴特徴LC共振型

・ 回路面積が大

特徴

・ 狭帯域だが位相雑音

vout

L L

vout

C・ 回路面積が小

特徴

・ インバータの遅延時間

・ アン・スケーラブル・ スケーラブル

・ 狭帯域だが位相雑音特性に優れる

Icインバータによる

差動リング発振回路構成

インバ タの遅延時間制御により広帯域動作が可能だが位相雑音特性が悪い

インジェクションロックによる低位相雑音化を検討システムの基準クロック（低周波の低位相雑音信号）を注入（インジェクション）システムの基準クロック（低周波の低位相雑音信号）を注入（インジェクション）

ｲﾝｼﾞｪｸｼｮﾝ信号

10リングVCOの試作評価結果１

ジ

90 nm CMOS リングVCO chip

-60

80-7310 GHz

インジェクションロックによる低位相雑音化

ｺｱｻｲｽﾞ18 μm x 30 μm

I 消費電力

発振周波数fo = 2.62 ~ 10.5 GHz

-80

-100-46 dB

Injection

Q

IQ

消費電力Pc = 10.4 mW -120

-1401 100.10.01

-119

オフセット周波数(MH )Injection

オフセット周波数(MHz)

(ｃ) 位相雑音特性(10GHz)

11リングVCOの試作評価結果２

広帯域動作化65 nm CMOS ring VCO chip

45 x 60 μm ｺｱｻｲｽﾞ45 μm x 60 μm

Ifo

逓倍

（Ex‐OR）ﾘﾝｸﾞ型QVCO

I

Q2 x fo

(a) 逓倍リング型VCOの (b) 発振スペクトラム(13.55 GHz) (ｃ) 逓倍信号出力(27.1 GHz)

リング型VCOの試作評価結果

項 目

発振周波数（GHｚ）

リング型(注入同期） リング型（逓倍）

2.62 ~ 10.5 6.5 ~ 27.1

リング型VCOの試作評価結果

LC共振型（C級）

13.5 ± 250 MHz位相雑音(dBc/Hz@1MHz)消費電力(mW)

チップコア面積（mm2）

-119 @ 10 GHz -90 @ 23 GHz

0.00054 0.0027

10.4 40.50.2 （ﾘﾝｸﾞの70倍以上）

2.7

-110 @ 13.5 GHz

適用プロセス 90 nm CMOS 65 nm CMOS 90 nm CMOS

12リングVCOを用いた位相同期（PLL）回路

インジェクションロック型リングVCOを用いたPLL回路の構成法、設計法を明確化

(a) ２ステージPLL回路の構成 (b) 90nmCMOSによる試作チップ

ｆo = 6.1 GHz ｆo = 9.5 GHz

(c) 6.1 GHz 発振時 (d) 9.5 GHz 発振時 (e) 位相雑音特性（6.1 GHz）

13デジタルパルスからのRF信号生成回路技術

VDD

RF信号出力

Vgg

パルス信号加算回路（3ビット構成の場合）

電圧軸離散制御 → 時間軸離散制御時 刻 定 振幅刻 定

選択制御

（外部入力）AND1 AND2 AND3 AND4

SE1 SE2 SE3 SE4 SE5 SE8SE6 SE7

AND5 AND6 AND7 AND8

時間刻み一定 振幅刻み一定

－

＋

＋

－

－

＋

＋

－

＋

－

－

＋

－

＋

＋

－

選択制御

①

②

③

④⑤

⑥

⑦

⑧

マルチタップ遅延回路（３ ビット構成の場合）

f0=3.7GHz （3・fo : 53.21dBc）

5.00E-02

1.00E-01

1.50E-01

0m

V/div

)

2・f03 f

f0

Pout

-1.00E-01

-5.00E-02

0.00E+00

am

plit

ude(53・f0Pout

-1.50E-01

-3.00E-10 -2.00E-10 -1.00E-10 0.00E+00 1.00E-10 2.00E-10 3.00E-10 4.00E-10 5.00E-10 6.00E-10

time(100ps/div)

チップ写真 生成信号のスペクトラム 生成信号波形

14MEMS回路との融合

MEMSインダクタの重要性パワーアンプやLNAとのアンテナインターフェース部では、インピーダンス変換やチョ

ーク用のインダクタが不可欠で不要化が困難。MEMSインダクタの高周波特性を評価。ク用のインダクタが不可欠で不要化が困難。MEMSインダクタの高周波特性を評価。

試作したMEMSインダクタ

斜景 シ ド占占有面積 シ ルド占占有面積 100％

100 μm

（nH

) 占有面積

0 ％

占有面積φ = 200μmｎ = 1.5

斜景 シールド占占有面積 50％ シールド占占有面積 100％

Q値

ダク

タン

ス値 25 ％

50 ％

75 ％ 25 ％0 ％

50 ％

イン

ダ

100 ％

50 ％

75 ％100 ％

周波数（GHz)周波数（GHz)

（a) インダクタンス値 （b) Q値

15MEMSスイッチと制御用CMOS昇圧回路

マルチバンド/広帯域動作化には、インダクタンスや容量値の切り換えが必要

RF CMOSMEMS

ダクタンスや容量値の切り換えが必要。高圧MEMS制御

20 ~ 30 VSW制御

Inductor L

MEMS水平スイッチ 昇圧回路

水平スイッチ

電界

スプリング

支点

Vdd=3.3V

30PCP‐NCP

10

20

電圧

（V） PCP

150 μ m

0

‐10

出力

電

NCP‐10

2 4 6 8負荷電流（μA）

NCP

機械動作を確認

16微細CMOSにおけるチップ間ばらつき

40nmCMOSプロセスで試作したLNAについて評価

mfgfr

g g1fR

ofr

g g2fR voutvin

1010LNA

1mg 2mg

1or 2or

~sv

sr3mg 4mg

3or 3or

高利得動作時 → ばらつき小8

9

8

Hｚ）

Vdd = 1 2 V

Vdd = 1.3 VLNA

帰還により動作が安定化 6

7

BW (G

Hz)

６帯域

（G

H

Vdd = 1.1 V

Vdd = 1.2 V

・ 帰還回路の適用は有効

・ さらなるばらつきの抑圧には 3

4

5

440 ﾁｯﾌﾟ

LNAにおける利得と帯域の相関

デジタル回路などによる補償が必要10 12 14 16 18 20

Gain (dB)10 12 14 16 18 20

利得（ｄB）

17電源回路

1.0V出力のLDO電源を実現LDO電源を実現

参照電圧源も内蔵⇒NMOS・PMOSの

閾値電圧差を利用

（a） 電源回路

実測

250 μmx 140 μm

（b） 試作チップ （c） 入出力特性0.18 μm CMOS

18総 括

超微細CMOSプロセスを用いた6~30GHz帯の高マイクロ波帯デジタルRF回路技術の確立

微細化による性能向上と低コスト化を可能とするRF回路技術

① 高マイクロ波帯インダクタレス回路技術

CMOSインバータベース広帯域低雑音増幅回路（LNA）

インジェクションロックによる広帯域低位相雑音リングVCO回路

リングVCOを用いた位相同期（PLL）回路

② MEMSとの融合技術

リングVCOを用いた位相同期（PLL）回路

中空構造MEMSインダクタ素子 中空構造MEMSインダクタ素子

MEMSスイッチ

MEMSアクチュエータ制御用CMOS昇圧回路

③ プロセスばらつき・電源・温度変動に対する耐性の確保

MEMSアクチュエ タ制御用CMOS昇圧回路

LDO電源回路 LDO電源回路

ナノCMOS回路のばらつき特性、スケーラブル特性を秘匿

19

ＥＮＤ