電子情報通信工学序論

第５回 コンピュータの構成と大規模集積回路情報通信コース 北川章夫 Microelectronics Research Lab (MeRL)

MeRL Kanazawa Univ

電子情報通信技術を学ぶ前に2週にわたって現代の電子情報通信技術の基本となる「コンピュータ」「集積回路」「無線ネットワーク」「IoT」について学ぶ

技術は常に発展し続けているため一生涯学び続ける必要がある（今の自分に満足した時点から時代遅れな人になる）

最先端に到達するためにはトレンドを追うのではなく基礎から体系的に理解することが重要（試験の成績は重要ではなくなるべく広い分野を関連づけて理解するハードソフトなどの分類はやめよう）

2

昔の技術者に求められた能力

未来予測力＋

問題解決力

現代の技術者に求められる能力

未来創造力＋

探究心

AIが担当 人間が担当

MeRL Kanazawa Univ

新しい技術者のイメージ

3

1 モノ（商品）を作って売る2 モノをどうやって作るかを考える3 高性能化低価格化による価値提供4 高度な単独技術

1 方法（ソリューション）を売る2 課題の解決方法を考える3 イノベーションによる価値創造4 既存技術の複合 ＋ x

従来の技術者 現代の技術者

現代の技術者には起業や事業運営の能力も求

められています

MeRL Kanazawa Univ

はじめに

コンピュータの歴史的発展や詳しい構造は「計算機システムA B」の講義で学ぶことにしてここではコンピュータの方式を簡単に理解しよう電子情報通信技術全般の基盤技術である大規模集積回路設計技術は「集積回路工学A~D」で学ぶがここでは設計ソフトを使ったVLSIの設計の手順を理解しよう下記のサイトの講義資料を必要に応じて参照すること

httpjacoectkanazawa-uacjpkitagawaedu

4

5-1 コンピュータの種類コンピュータはあらゆるところに組み込まれている

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

電子情報通信技術を学ぶ前に2週にわたって現代の電子情報通信技術の基本となる「コンピュータ」「集積回路」「無線ネットワーク」「IoT」について学ぶ

技術は常に発展し続けているため一生涯学び続ける必要がある（今の自分に満足した時点から時代遅れな人になる）

最先端に到達するためにはトレンドを追うのではなく基礎から体系的に理解することが重要（試験の成績は重要ではなくなるべく広い分野を関連づけて理解するハードソフトなどの分類はやめよう）

2

昔の技術者に求められた能力

未来予測力＋

問題解決力

現代の技術者に求められる能力

未来創造力＋

探究心

AIが担当 人間が担当

MeRL Kanazawa Univ

新しい技術者のイメージ

3

1 モノ（商品）を作って売る2 モノをどうやって作るかを考える3 高性能化低価格化による価値提供4 高度な単独技術

1 方法（ソリューション）を売る2 課題の解決方法を考える3 イノベーションによる価値創造4 既存技術の複合 ＋ x

従来の技術者 現代の技術者

現代の技術者には起業や事業運営の能力も求

められています

MeRL Kanazawa Univ

はじめに

コンピュータの歴史的発展や詳しい構造は「計算機システムA B」の講義で学ぶことにしてここではコンピュータの方式を簡単に理解しよう電子情報通信技術全般の基盤技術である大規模集積回路設計技術は「集積回路工学A~D」で学ぶがここでは設計ソフトを使ったVLSIの設計の手順を理解しよう下記のサイトの講義資料を必要に応じて参照すること

httpjacoectkanazawa-uacjpkitagawaedu

4

5-1 コンピュータの種類コンピュータはあらゆるところに組み込まれている

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

新しい技術者のイメージ

3

1 モノ（商品）を作って売る2 モノをどうやって作るかを考える3 高性能化低価格化による価値提供4 高度な単独技術

1 方法（ソリューション）を売る2 課題の解決方法を考える3 イノベーションによる価値創造4 既存技術の複合 ＋ x

従来の技術者 現代の技術者

現代の技術者には起業や事業運営の能力も求

められています

MeRL Kanazawa Univ

はじめに

コンピュータの歴史的発展や詳しい構造は「計算機システムA B」の講義で学ぶことにしてここではコンピュータの方式を簡単に理解しよう電子情報通信技術全般の基盤技術である大規模集積回路設計技術は「集積回路工学A~D」で学ぶがここでは設計ソフトを使ったVLSIの設計の手順を理解しよう下記のサイトの講義資料を必要に応じて参照すること

httpjacoectkanazawa-uacjpkitagawaedu

4

5-1 コンピュータの種類コンピュータはあらゆるところに組み込まれている

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

はじめに

コンピュータの歴史的発展や詳しい構造は「計算機システムA B」の講義で学ぶことにしてここではコンピュータの方式を簡単に理解しよう電子情報通信技術全般の基盤技術である大規模集積回路設計技術は「集積回路工学A~D」で学ぶがここでは設計ソフトを使ったVLSIの設計の手順を理解しよう下記のサイトの講義資料を必要に応じて参照すること

httpjacoectkanazawa-uacjpkitagawaedu

4

5-1 コンピュータの種類コンピュータはあらゆるところに組み込まれている

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

5-1 コンピュータの種類コンピュータはあらゆるところに組み込まれている

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

質問

皆さんはコンピュータを何個持っていますか

6

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

身の回りのコンピュータ

7

スマートフォン（電話付きのコンピュータ）

ICカード電子マネー

自動車（100個以上のコンピュータの固まり）

ネットワークオーディオ

電子楽器エフェクタ

冷蔵庫電子レンジなどの家電製品

基本的に全ての電子機器は特定用途のコンピュータを搭載していると考えてよい

カーナビ

殆どの医療計測機器（体温計血圧計など）

カメラ

プリンタ

電子鍵

RF-ID（電子バーコード電子証書）

ディスプレイタッチパネル

ゲーム機

タブレットスマートフォン

FAX固定電話

リモコン

無線LANルータ

ディジタルサイネージ（電子広告電光掲示板）

テレビSTB

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ICカードやICタグもれっきとしたコンピュータ

8

ICカード

24GHz帯 RF-IDタグ

Felicaチップ(1356MH)

NVRAM

Mask ROM

CPUNFC電源

暗号

SRAM

CPU = Central Processing Unit (本体)NVRAM = Non-Volatile Random Access MemoryNFC = Near Field Communication (次頁)

04mm

NFC決済

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ICカードの仕組み

9

Near Field Communication (NFC)（10cm程度の近距離通信の国際規格）

アンテナまたはコイルICカード

（電源不要）

ICチップ (1mm以下)

電力の伝送（磁界または電磁波）

コントロールボード

アンテナ

リーダライタ（電源を供給）

[参考] 無電源無線通信技術アンテナの吸収電力を変化させることによりリーダライタが発する電磁界をASK変調して無線通信する技術Backscatter方式と呼ばれるリーダライタ側もBackscatterを使う場合はAmbient Backscatterと呼ばれ完全な無電源となる

ASK = Amplitude Shit Keying

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ソフト＋ハードを含めて「組み込みシステム」（影で動いている）

使用目的によるコンピュータの分類

10

ノートブック

マイコン(Microcontroller)

1ボードPC

デスクトップ

[参考] GPGPU = General-purpose computing on graphics processing units

特定用途向け

汎用高速計算技術開発に特化

GPGPUサーバー

スマホ

スパコン

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

コンピュータの動作原理による分類

11

量子コンピュータ (Washington)出典D-Wave Systems

ニューラルネットワーク(TrueNorth)出典IBM

ノイマン型コンピュータ(Core i7)出典Intel Corporation

プログラムにより動作 学習により動作 プログラムにより動作

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

コンピュータの実装に使われる技術

12

半導体超伝導技術

VLSI技術（回路とソフト）

ノイマン型コンピュータ

ニューラルネットワーク

超伝導光デバイス技術

量子コンピュータ

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ノイマン型コンピュータ現在主流の汎用コンピュータはノイマン型と呼ばれる（スパコンを含む）3名の開発者の名をつけて Eckert-Mauchly-von Neumann architecture とも呼ばれる

ノイマン型コンピュータの特徴メモリにプログラムとデータを内蔵し論理記述可能な任意の処理を行う（チューリングマシンの一種）プログラムを逐次実行する（高速演算が要求される）

ノイマン型コンピュータでないものは「非ノイマン型コンピュータ」と呼ばれる方式 例 特徴

条件に合致する解を求める 量子コンピュータDNAコンピュータ

解を並列に探索する組み合わせ最適化問題に有効とされている

神経回路の機能と構造を模擬 ディープニューラルネットワーク(DNN)

所謂AI学習により高精度な特徴抽出パターン認識ができる

13

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ノイマン型コンピュータが苦手な組み合わせ最適化問題の例

14

ナップサック問題

遠足のおやつに何を何個持って行くかbull 合計300円以内bull 各おやつの値段と必要度が分かっている（N種類のおやつの組み合わせ = 2N 通り）

巡回セールスマン問題

最短距離で都市を巡るにはどの順番でいくかbull 全ての都市を1回通るbull 都市間の距離が分かっている（N都市を回る順序 = N 通り）

30種類のおやつから選ぶ場合1073741824通りの組み合わせを検討する必要がある

30市を回る計画の場合2653times1032通りの組み合わせを検討する必要がある

ノイマン型コンピュータは全ての場合について計算を行うので現実的ではない（スパコンでも困難）

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ノイマン型コンピュータと量子コンピュータ

15

量子コンピュータによるチューリングマシン（量子演算を何度も行える汎用コンピュータ）も原理的には実現可能

組み合わせ1

組み合わせ2

組み合わせ230

hellip

演算

演算

演算

判定

組み合わせ1～230

30bit

30Qbit

データを重ね合わせることにより1回で計算を行うrarr 従来の暗号が解けてしまう

各ビットは1となる確率で表される

量子演算（） 測定

正しい組み合わせ

正しい組み合わせ（確率が最も高い組み合わせ）

ノイマン型（古典計算機）

量子コンピュータ

量子状態のベクトルで実現bull 光の位相や偏向bull 超伝導リングの磁束など

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

量子コンピュータを使ってみよう無料公開されている量子コンピュータ (IBM Q Experience)の利用法httpsdeveloperibmcomjptechnologiesquantum-computingtutorialscl-quantum-computing

量子コンピュータの初心者向け解説（線形代数量子力学の知識が必要）httpsdojoqulacsorgjalatest

16

（参考）ビット(bit)と量子ビット(qbit)N bit N qbit

表現する値 2N 個の数値の集合 2N 次元のベクトルの集合

N = 1 の例 x = 1 0

N = 2 の例 x = 00 01 10 11| ⟩0 = 0

1

| ⟩1 = 10 | ⟩119909119909

実際は2N次元複素空間

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

AIに必要な機能

17

一言で機械学習と呼ぶがいろいろなタイプ（目的）のアルゴリズムが必要

教師あり（原因と結果の関係を学習）

回帰（予測）

分類（特徴に従って分ける）

異常検知予知（異常と診断される状態の検知）

教師なし（データ構造を学習）

クラスタリング（特徴を見つける）

異常検知予知（いつもと違う状態の検知）

次元削減（重要な特徴を選択する）

強化学習

評価値（点数）を最大にする行動の

学習

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ニューラルネットワーク（AIの実装方法の一種）

18

ニューロンの機能と脳のネットワークを模倣（）

x1 times

times

times

x2

hellip

xN

w1

w2

wN

119894119894=1

119873119873

119908119908119894119894119909119909119894119894

ニューロン のモデル

i1

i2

y

i3

h1

h1

o1

o2

o3

認識分類生成

データ

ニューロンニューロン

ニューロン

学習機構（wiを最適化）

画像音声センサ文字など

現在はノイマン型コンピュータのソフトウエアで模擬したものが主流

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

生成AI

19

認識などのAI

生成AI（生成系AI）

Golden Retriever

Golden Retriever特徴A B C

通常のAIと逆の処理を行わせる

符号化（情報圧縮）

復号（情報付加）

高次元情報

高次元情報（具体的）

低次元情報（抽象的）

低次元情報

仮想モデルの自動作成（データグリッド） httpsdatagridcojp新聞記事の自動生成 （日本経済新聞） httpsprnikkeicomqreports-ai

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

VLSIコンピュータ技術通信技術の発展は密接に関連

20

VLSIの高性能化

bull高速化

bull低消費電力化

bull高集積化

コンピュータの高性能化

bull高速処理

bull消費電力低減

bull高機能

通信の高性能化

bull高速伝送

bull消費電力低減

bullセキュリティ

高性能化要求と開発投資 高性能化要求と開発投資

新技術 新技術

全体像を見ないと技術は理解できない（1分野の知識では足りない）

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

5-2 マイクロプロセッサコンピュータの仕組みと構造

21

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ノイマン型コンピュータの構造

22

演算回路（ALU）

記憶回路（レジスタ）

入出力回路（IO）

データの流れを制御する回路（シーケンサ）

記憶回路（メモリ）

制御信号命令制御信号制御信号制御信号

MPUまたはCPUMCUまたはマイコン

プログラム（）やデータはここに保存

命令や処理途中のデータはここに保存

プログラムはコンピュータへの命令（次頁参照）の実行手順を示したもの

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ハードウエアの用語（覚えておこう）

23

用語 意味

MPU (Microprocessor Unit) コンピュータの主要部分（前ページ参照）を搭載したLSI (Large Scale Integration)

CPU (Central Processing Unit) MPUと同義（ただし物ではなく機能を指す名称）

MCU (Microcontroller Unit) MPU + メモリ + タイマー + アナログ-ディジタル変換 + 通信回路（無線の場合もある）を1チップに集積化したLSIまたプログラムを内蔵する（書き込む）ことができる

SoC (System on a Chip)またはSystem LSI

多数のMPUを搭載し1チップでシステム全体を構成できる特定用途向けの大規模LSI（スマートフォンLSI等）

命令セット (Instruction set) プログラムを構成する処理要素の集合（MPUが実行する）bull 算術演算 A + B AB などbull 論理演算 A cap B AcupB などbull 比較判定 A gt B A = B などbull データ読み出し保存bull ジャンプ（プログラムの実行順序を変更する命令）

これがソフトウエアとハードウエアを接続している

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

マイクロプロセッサ(Microprocessor)コンピュータの本体の半導体部品プログラムによって与えられた計算判断記憶などの命令を逐次処理する機能としてCPU(Central Processing Unit) 半導体製品としてマイクロプロセッサの名称が使われることが多い

24

Intel Core i7 (4 Core 770000000 Tr) 2008

Intel 4004 (2300 Tr) 1971世界で最初に開発されたマイクロプロセッサ

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

メモリ(RAM Random Access Memory)コンピュータの記憶機能を担う半導体部品アドレスを指定してプログラムや処理対象のデータを記憶しておくアクセス速度容量揮発不揮発動作原理などが異なる多くの種類がある

25

出典 三菱電機 8Mbit SRAM(通常マイクロプロセッサに内蔵)

出典 シャープ金沢大 256kbit ReRAM（新型不揮発性メモリ = 主記憶と補助記憶を統合する高速不揮発性メモリ）

出典 NEC 64Mbit DRAM（PC用の主記憶や画像処理VLSIに内蔵）

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

マイクロプロセッサのデータパスIR 命令レジスタメモリ読み出した命令を一時保存する

ALU 算術論理演算ユニット算術演算や論理演算を行う

REG FILE レジスタファイルデータやアドレスを一時保管する

PC プログラムカウンタ次に実行する命令のアドレスを設定する

MAR メモリアドレスレジスタアクセスしたいメモリのアドレスを一時保管する

MDR メモリデータレジスタメモリに書き込むデータを一時保管する

26

IR

ALU

REG FILE

PC

MAR

MDR

メモリ

制御

書き込み

読み出し

BUS（共有配線）

各ブロックの機能や配線接続を制御

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

マイクロプロセッサのシーケンスの例データパスの各ブロックを動作させる毎に時間が必要なので命令毎に次のような状態遷移を行いこれを繰り返す

27

命令フェッチ

レジスタフェッチ

実行フェーズ１

実行フェーズ2

PCに設定されているアドレスから命令をIRに読み込む

IRで指定された番号のレジスタの値を読み出す＋PCをインクリメント

メモリアクセス以外の命令を実行する

メモリアクセス命令を実行する

Reset

LOADSTORE

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

命令セット(Instruction Set Architecture)命令 = オペコード + オペランド （ソフトウエアとのインタフェースを規定）オペコード = 命令の種類（例加算レジスタ値のコピーメモリからのデータの読み込み条件分岐など）オペランド = 操作対象の指定（例レジスタ名メモリのアドレス条件分岐先など）

28

ニーモニック 処理内容 説明

ADD d s d = d + s 加算

MOV d s d = s レジスタのコピー

LD d (s) MAR = s d = MDR データの読み込み

BMI s x if (s lt 0) pc = pc - 1 + x 条件分岐

[参考] 複雑なプログラムをプロセッサの命令セットを使って書くのは大変なのでコンパイラやアセンブラで変換するフローは高級言語（ソース）rarr [コンパイラ] rarr アセンブリ言語（ニーモニックなど）rarr [アセンブラ] rarr バイナリ（実行形式）

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

[参考] 命令の構造によるプロセッサの分類

29

分類 オペランドの制限 プロセッサ例

Register-Registerマシン(RISC Reduced Instruction Set Computer)

メモリアドレスをオペランドに直接指定できない（命令の長さが一定）

処理 = 多くの命令数が必要命令 = 高速化しやすい

SPARC MIPS POWER ARM

Register-Memoryマシン メモリアドレスをオペランドに1個指定できる

Intel x86 Motorola 68

Memory-Memoryマシン(CISC Complex Instruction Set Computer)

メモリアドレスをオペランドに2個または3個指定できる（命令の長さが可変）

処理 = 少ない命令で実行命令 = 回路が複雑になり高速化しにくい

VAX-11 NS32X32

[注] 現在では良いとこ取りになっており分類に当てはまらないプロセッサが多い

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

メモリの構造

30

OSが管理するデバイス（低速大容量）

オンボード（中速中容量）

マイクロプロセッサ内（高速小容量）

1次キャッシュ

2次キャッシュ

主記憶

補助記憶 補助記憶 補助記憶

SRAM

DRAM

Flashなど

SRAM

将来的には新型不揮発性メモリにより統合

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

IO

IO

IO

IO

BUS

メモリ

CPUDisk

Serial

Ethernet

Analog

BUSBridge

IOと割り込みコンピュータは入出力(IO)を通して制御や通信処理などの実際の仕事を行うCPU（プログラム）からIOをチェック = ポーリング(Polling) rarr CPUに負荷がかかるIO（他にタイマなど）からCPUに処理を要求 = 割り込み(Interrupt) rarr 処理ルーチンにジャンプ

31

（直結の場合もある）

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

5-3 VLSI設計技術マイクロプロセッサの情報化

32

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

集積回路(VLSI)技術の構成

33

製造技術

設計技術

VLSI技術は2つの専門分野で成り立っている

bull 回路bull レイアウトbull システムbull CAD（）

Computer Aided Design （コンピュータ支援設計）

bull 半導体物性bull デバイスbull 製造プロセスbull 微細加工

両コース共通

トランジスタ

電気電子コース

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

VLSI産業

34

垂直統合体制 水平分業体制

A社

W社

X社

Y社

Z社

B社

C社

D社

LSI設計開発

コア設計開発

生産前工程

生産後工程

ファブレスメーカ

IPプロバイダ

ファンドリ

サブコン

ARM Rambus など

TSMC UMC SMICなど

ASE ChipMOSなど

1990年代まで

（注） LSI技術分野ではIP(Intellectual Property)は設計データなどの設計資産を指す

Qualcomm NVIDIA Xilinxなど

2000年代以後

1990年代までと大きく異なり半導体の垂直統合企業が少数となり半導体産業は国際分業化されたVLSI設計開発分野は半導体に分類されていない先端技術分野（情報通信AI宇宙医療バイオエネルギーなど）に移行しているこのためVLSI設計技術が先端技術分野全分野の基本知識となりつつある

重要

現在の成長分野

製造をしていないため日本のメディアや政府が半導体技術と認識していない

（実際の主要分野）

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

産業の米

製造装置590

単位億＄（世界）

材料410

F Huang Green IT international symposiumICハンドブック JEITA 2009

半導体2560

電子産業13000

自動車医療

産業機器宇宙

防衛

インターネットコンテンツ

ゲームサービス５００００

通信 放送

化学 電力交通

日本の半導体生産額はGDPの1に過ぎないが社会への影響力は絶大

日本の半導体応用分野の市場はGDPの40以上 研究開発投資があら

ゆる分野から集まる

35

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ 36

Kilbyの特許

US PatentNo 2 138 743 1964

Jack S Kilby 2000 ノーベル物理学賞受賞出典 TI Inc

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ 37

Noyceの特許

US PatentNo 2 981 877 1961

Robert Noyce Fairchild Semiconductor International Inc出典 Innopedia

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

VLSI内のトランジスタの構造（MOSFETの構造）

38

集積度は配線ピッチで決まる

性能はトランジスタ寸法で決まる

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

39

MOSFETの微細化

POLYn+p+

L

W250nm

180nm130nm 90nm 65nm 40nm 28nm 20nm

1200nm

600nm500nm

350nm

07倍3年のペースで微細化が進められている

最先端

14nm

times 07 times 07

7nm

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

MeRL Kanazawa Univ

ムーアの法則

40

100E+03

100E+04

100E+05

100E+06

100E+07

100E+08

100E+09

100E+10

1970 1975 1980 1985 1990 1995 2000 2005

Year

TrC

hip 出典Intel Corporation

集積度 = 1チップのトランジスタ数の変化

プロセッサ年率59=4倍3years

メモリ(DRAM)年率73=3倍2years

DRAM

MPU

微細化技術の進歩による集積度向上

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

Graph3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

4000

2000

10000

6000

5000

30000

30000

73000

120000

110000

220000

350000

320000

330000

1200000

1100000

1300000

5000000

3200000

3200000

4000000

20000000

5200000

8000000

70000000

350000000

16000000

60000000

500000000

90000000

1200000000

200000000

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

1971		1971		1971
1972		1972		1972
19735		19735		19735
19745		19745		19745
1975		1975		1975
1976		1976		1976
1977		1977		1977
19785		19785		19785
1979		1979		1979
1980		1980		1980
1981		1981		1981
1982		1982		1982
1983		1983		1983
1984		1984		1984
19845		19845		19845
1985		1985		1985
1986		1986		1986
1987		1987		1987
19885		19885		19885
19895		19895		19895
19905		19905		19905
1991		1991		1991
1992		1992		1992
1993		1993		1993
19935		19935		19935
1994		1994		1994
1995		1995		1995
19955		19955		19955
19965		19965		19965
1997		1997		1997
1998		1998		1998
1999		1999		1999
2000		2000		2000
2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004

Sheet1

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Year		Logic hp (nm)		DRAM hp (nm)		MPU Gate Length L (nm)
1995		800		320		300
1996		500		300		240
1997		350		230		160
1998		250		200		120
1999		210		165		83
2000		180		146		72
2001		150		130		60
2002		130		114		52
2003		109		101		47
2004		90		90		40
2005		78		78		31
2006		71		71		29
2007		65		65		27
2010		45		45		20
2013		32		32		14
2016		22		22		10
2019		16		16		7

Sheet1

Logic hp (nm)

DRAM hp (nm)

MPU Gate Length L (nm)

Year

Size (nm)

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Sheet2

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Year		Market Size (109 US$)
1961		8
1962		88
1963		89
1964		99
1965		10
1966		12
1967		19
1968		24
1969		30
1970		32
1971		35
1972		33
1973		37
1974		66
1975		75
1976		70
1977		78
1978		79
1979		92
1980		102
1981		110
1982		108
1983		111
1984		190
1985		370
1986		350
1987		390
1988		500
1989		660
1990		700
1991		720
1992		730
1993		760
1994		850
1995		1300
1996		1080
1997		1088
1998		1003
1999		1100
2000		1200
2001		1500
2002		1300
2003		1320
2004		1521
2005		1861
2006		2073
2007		2310
2008		2573
2009		2866
2010		3200

Sheet2

Market Size (109 US$)

Year

Market Size (US billion $)

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Sheet3

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Year		DRAM		Intel MPU		Motorola MPU
1971		400E+03		200E+03
1972
19735		100E+04
19745			600E+03		500E+03
1975
1976		300E+04
1977
19785			300E+04
1979				730E+04
1980
1981		120E+05
1982			110E+05
1983
1984				220E+05
19845		350E+05
1985			320E+05
1986
1987				330E+05
19885		120E+06
19895			110E+06
19905				130E+06
1991
1992		500E+06
1993				320E+06
19935			320E+06
1994				400E+06
1995		200E+07
19955			520E+06
19965				800E+06
1997
1998		700E+07
1999
2000		350E+08		160E+07
2001			600E+07
2002		500E+08
2003			900E+07
2004		120E+09		200E+08

Sheet3

DRAM

Intel MPU

Motorola MPU

Year

TrChip

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

MeRL Kanazawa Univ

デナードのスケーリング則 1974トランジスタ(MOSFET)の微細化による性能と集積度の両方の向上が微細化技術開発の原動力

スケーリング則トランジスタの寸法を縦横高さを同じ縮尺（k倍）で微細化電圧を寸法と同じ縮尺（k倍）に低減（＝電界を一定に保つことに相当）

41

Robert H Dennard1968 DRAM発明出典Wikipedia

スケーリング効果（理論的に求められる）

集積度 動作速度 消費電力トランジスタ 消費電力チップ

k倍スケーリング

1k 1k k2 1

k = 07のとき 2 14 05 1

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

MeRL Kanazawa Univ 42

1

10

100

1000

10000

2000

2002

2004

2006

2008

2010

2012

2014

2016

2018

2020

2022

Size

(nm

)

スケーリングの動向

Gate Length (Printed)

Gate Length (Physical)

M1 hp (Lithography)

酵母赤血球

細菌

ウイルス

分子（低分子量）色素 糖類 C60

ナノテクの領域

Logic Trend

参考ITRS 2007 2011

07x3years

可視光の波長

ディーゼル排気粒子

大腸菌

COVID-19

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Graph2

Size (nm)

160

150

90

139

135

80

120

110

65

104

90

53

90

76

45

78

64

38

68

54

32

59

48

28

52

42

25

45

38

23

40

34

20

36

30

18

32

27

16

28

24

14

25

21

13

22

19

11

20

17

10

18

15

9

16

13

8

14

12

7

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

2001		2001		2001
2002		2002		2002
2003		2003		2003
2004		2004		2004
2005		2005		2005
2006		2006		2006
2007		2007		2007
2008		2008		2008
2009		2009		2009
2010		2010		2010
2011		2011		2011
2012		2012		2012
2013		2013		2013
2014		2014		2014
2015		2015		2015
2016		2016		2016
2017		2017		2017
2018		2018		2018
2019		2019		2019
2020		2020		2020

Tech Trend

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

	DRAM M1 hp		ASIC MPU M1hp (nm)		Flash poly hp (nm)		Gate L (nm)
2001		130		160		160		90
2002		115		139		133		80
2003		100		120		111		71
2004		90		104		93		63
2005		80		90		76		54
2006		70		78		64		48
2007		65		68		57		42
2008		57		59		51		38
2009		50		52		45		34
2010		45		45		40		30
2011		40		40		36		27
2012		36		36		32		24
2013		32		32		29		21
2014		28		28		25		19
2015		25		25		23		17
2016		22		22		20		15
2017		20		20		18		13
2018		18		18		16		12
2019		16		16		14		11
2020		14		14		13		9

Tech Trend

Size (nm)

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

Power Supply

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

	VDD high performance (V)		VDD low power (V)		P high performance (W)		P cost performance (W)		P hand held (W)		DRAM 12 (nm)
2005		11		09		167		91		28		80
2006		11		09		180		98		3		70
2007		11		08		189		104		3		65
2008		1		08		198		111		3		57
2009		1		08		198		116		3		50
2010		1		07		198		119		3		45
2011		1		07		198		119		3		40
2012		09		07		198		125		3		36
2013		09		06		198		137		3		32
2014		09		06		198		137		3		28
2015		08		06		198		137		3		25
2016		08		05		198		151		3		22
2017		07		05		198		151		3		20
2018		07		05		198		151		3		18
2019		07		05		198		157		3		16
2020		07		05		198		157		3		14

Power Supply

Power Supply Voltage (V)

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

RF AMS Trend

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

	DRAN 12 (nm)		Gate L high performance (nm)		Tox high performance (nm)		Gate L precision (nm)		Tox precision (nm)		bip emitter w (nm)		logic L (nm)
2005		80		75		22		250		5		150		90
2006		70		65		21		250		5		140		78
2007		65		53		2		250		5		130		68
2008		57		45		19		250		5		120		59
2009		50		37		16		250		5		100		52
2010		45		32		15		180		3		100		45
2011		40		28		14		180		3		100		40
2012		36		25		14		180		3		90		36
2013		32		22		13		180		3		90		32
2014		28		20		12		180		3		90		28
2015		25		18		11		180		3		80		25
2016		22		16		11		180		3		80		22
2017		20		14		11		180		3		80		20
2018		18		13		1		180		3		70		18
2019		16		12		1		130		26		70		16
2020		14		11		09		130		26		70		14

RF AMS Voltage

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

	VDD high performance (V)		VDD precision (V)		VDD high performance logic (V)		VDD low power logic (V)
2005		12		25		11		09
2006		12		25		11		09
2007		12		25		11		08
2008		12		25		1		08
2009		11		25		1		08
2010		11		18		1		07
2011		11		18		1		07
2012		1		18		09		07
2013		1		18		09		06
2014		1		18		09		06
2015		1		18		08		06
2016		1		18		08		05
2017		1		18		07		05
2018		1		18		07		05
2019		1		15		07		05
2020		1		15		07		05

RF AMS Voltage

Power Supply Voltage (V)

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

RF AMS ft

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

	ft LSTP (GHz)		ft precision (GHz)		bip ft high performance (GHz)		bip ft RF (GHz)		bip ft High Voltage (GHz)		fmax perfomance		fmax precision
2005		120		40		200		80		30
2006		140		40		230		80		32
2007		170		40		265		90		34
2008		200		40		300		90		36
2009		240		40		350		100		38
2010		280		50		370		100		40
2011		320		50		385		110		42
2012		360		50		400		110		44
2013		400		50		420		120		46
2014		440		50		440		120		48
2015		490		50		460		130		50
2016		550		50		480		130		52
2017		630		50		500		140		54
2018		670		50		530		140		56
2019		730		70		550		150		58
2020		790		70		570		150		60

RF AMS ft

Peak Transition Frequency (GHz)

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

f-1 Noise

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

	LSTP		precision		bipolar (general)
2005		190		500		3
2006		180		500		3
2007		160		500		2
2008		140		500		2
2009		100		500		2
2010		90		180		15
2011		80		180		15
2012		80		180		15
2013		70		180		1
2014		60		180		1
2015		50		180		1
2016		50		180		07
2017		50		180		07
2018		40		180		07
2019		40		135		07
2020		30		135		07

f-1 Noise

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

SVT matching

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

	LSTP		Precision		bip general current muching
2005		6		9		2
2006		6		9		2
2007		6		9		2
2008		6		9		2
2009		5		9		2
2010		5		6		2
2011		5		6		2
2012		5		6		2
2013		5		6		2
2014		5		6		2
2015		5		6		2
2016		4		6		2
2017		4		6		2
2018		4		6		2
2019		4		5		2
2020		3		5		2

SVT matching

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

ASIC Trend

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

	M1hp (nm)		ASIC Gate L (nm)		ASIC Leff (nm)		MPU Gate L (nm)		MPU Leff (nm)
2001		160		150		90		90
2002		139		135		80		80
2003		120		110		65		71
2004		104		90		53		63
2005		90		76		45		54		32
2006		78		64		38		48		28
2007		68		54		32		42		25
2008		59		48		28		38		23
2009		52		42		25		34		20
2010		45		38		23		30		18
2011		40		34		20		27		16
2012		36		30		18		24		14
2013		32		27		16		21		13
2014		28		24		14		19		11
2015		25		21		13		17		10
2016		22		19		11		15		9
2017		20		17		10		13		8
2018		18		15		9		12		7
2019		16		13		8		11		6
2020		14		12		7		9		6

ASIC Trend

Size (nm)

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

Size (nm)

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

MeRL Kanazawa Univ

無線機能の集積化（金沢大学）

アナログ領域 ディジタル領域AD変換

大半の処理はディジタル回路で実行

アナログでしか実現できない処理

プロセッサに接続

アンテナに接続

25mm

アナログ回路とディジタル回路の混載により高機能化を達成

43

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

MeRL Kanazawa Univ

アナログ回路とディジタル回路

44

アナログ回路

ディジタル回路

アナログ回路でないと実現できない機能bull データ伝送の無線化bull 電力供給の無線化bull アナログ信号とディジタル信号の相互変換bull デバイスのドライブ（液晶ディスプレイスピーカモータなど情報出力）bull センシング（イメージセンサバイオセンサなどの情報入力）

主な処理はディジタル回路＋外部インタフェースはアナログ回路で実現

アナログ回路 ディジタル回路

bull 高速bull 低消費電力bull 精度の保証は難しいbull 遅延が小さいbull 手動設計

bull 低速bull 消費電力が比較的大bull 高精度bull 遅延が大きいbull 自動設計

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

MeRL Kanazawa Univ

アナログ回路とディジタル回路の設計法の違い

45

回路図作成

電子回路シミュレーション

レイアウト設計

寄生素子抽出電子回路シミュレーション

レイアウト-回路図整合性チェック(LVS)

設計規則チェック(DRC)

言語記述

論理シミュレーション

論理合成

タイミングシミュレーション

自動配置配線

設計規則チェック(DRC)

半導体メーカに製造外注

アナログ回路 ディジタル回路

ポイント実際の設計には多くのCAD(Computer Aided Design)ツールが必要

レイアウトエディタ

電子回路シミュレータ

寄生抽出ツール

LVSツール

DRCツール

回路図エディタ テキストエディタ

論理シミュレータ

論理合成ツール

論理シミュレータ

自動配置配線ツール

DRCツール

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

MeRL Kanazawa Univ

IP(Intellectual Property)コア

マイクロプロセッサのHDL設計は「集積回路設計及び演習」で詳しく学ぶマイクロプロセッサなどの設計データ（HDL）は「IPコア」と呼ばれソフトウエアと同様に電子媒体として流通している（無料のものも多い）IPコアがあれば論理合成＋自動配置配線により半導体メーカにVLSIを製造外注できる設計だけを行い製造を外注するメーカをファブレスという（現在の半導体メーカの多くがファブレス）製造だけを行うメーカをファンドリという（設計と製造が分離していることを国際的水平分業という）

代表的なオープンソースIPのコミュニティサイトOpenCores httpsopencoresorg金沢大学でも研究教育目的限定で一部のIPを公開 httpwwwmerljp

46

MeRL Kanazawa Univ

ARMプロセッサ（スマホの標準CPU）代表的な32bitマイクロプロセッサ市場シェア 組み込みシステム 75 スマートフォン ほぼ100

IPとして販売されている（ライセンス料+ロイヤリティが収入）1コア = 5円以下

ARM Cortex シリーズがあるCortex-A アプリケーションプロセッサ向けCortex-R リアルタイム制御向けCortex-M 組み込みシステム向け

ARM Cortex-M0IoT（次回講義）向けの低消費電力小型のプロセッサ教育用として論理合成可能なHDL(Hardware Description Language)コードを無料で配布

47

HDL記述例（算術論理演算ユニットの例）

MeRL Kanazawa Univ

論理合成前

48

MeRL Kanazawa Univ

論理合成（13202ゲート クロック100MHz）

49

MeRL Kanazawa Univ

論理合成（拡大）

50

MeRL Kanazawa Univ

自動配置配線（0538mmtimes0998mm）

51

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

論理合成前

48

MeRL Kanazawa Univ

論理合成（13202ゲート クロック100MHz）

49

MeRL Kanazawa Univ

論理合成（拡大）

50

MeRL Kanazawa Univ

自動配置配線（0538mmtimes0998mm）

51

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

論理合成（13202ゲート クロック100MHz）

49

MeRL Kanazawa Univ

論理合成（拡大）

50

MeRL Kanazawa Univ

自動配置配線（0538mmtimes0998mm）

51

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

論理合成（拡大）

50

MeRL Kanazawa Univ

自動配置配線（0538mmtimes0998mm）

51

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

自動配置配線（0538mmtimes0998mm）

51

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

自動配置配線（拡大）

52

論理ゲート（スタンダードセル）

電源ライン

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

論理ゲート（さらに拡大）

53

p-ch MOSFETの列

n-ch MOSFETの列

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

5-4 金沢大学のLSI設計教育VDECの活動

54

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

55

Kanazawa Univ

1990年代後半＝半導体製造サービスの普及とLSIのファブレス開発（工場を持たない生産）が可能に

半導体メーカ国内大学

VDECCADベンダー設計技術教育

産学共同開発

一括契約ライセンス供給情報提供

LSI設計データ（複数のVLSI設計図を1枚に纏めてメーカで製造）

1996年東京大学大規模集積システム設計教育研究センター(VDEC通称ヴィデック)設立（１０大学ネットワークで構成）

VLSI Design and Education Center

研究用試作と設計実習教育

ライセンス提供

製造サービス

大学やベンチャー企業がLSI

開発に参入

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

56

Kanazawa Univ

金沢大学VDECは北陸地域拠点として設立され日本のVLSI 設計教育研究の中心的役割を果たしています

VDEC（現dlab）は全国ネットワークで組織されています

金沢大学VLSI設計評価設備

金沢大学開発VLSI

東大東工大

東北大

北大

金沢大

名大

広大 京大

阪大

九大

LSI設計実習

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

今週のまとめコンピュータの殆どは自動車ロボットICカード電子機器などの中で「組み込みシステム」として使用されている

コンピュータは5つの構成要素（制御回路データパスメモリ入力出力）から成る

マイクロプロセッサの構造（アーキテクチャ）はデータパス命令セットメモリの構成IOの構成により決定される

現在のマイクロプロセッサはノイマン型コンピュータの動作原理に基づいて構成されているが他にも量子コンピュータやニューラルネットワークなどの動作原理の異なるコンピュータが実用化されている

回路システムはアナログ回路とディジタル回路により構成されそれぞれ設計手順やCADツールが異なる

マイクロプロセッサなどの集積回路のIPコア（設計データ）が流通しているのでこれらを活用すれば誰でも新しいLSIが設計できる

金沢大学ではVDECが提供する最先端のCADソフトウエアを用いて簡単にLSI開発が可能

57

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題

MeRL Kanazawa Univ

宿題各自のパソコンにスマホアプリの開発環境(Android Studio)をインストールしておくこと既に開発環境を持っている人は必要ない

インストール方法の説明サイトhttpjacoectkanazawa-uacjpedu「電子情報通信工学序論」をクリック「Androidアプリの開発環境インストール」をクリック

58

• 第５回　コンピュータの構成と大規模集積回路
• 電子情報通信技術を学ぶ前に
• 新しい技術者のイメージ
• はじめに
• 5-1 コンピュータの種類
• 質問
• 身の回りのコンピュータ
• ICカードやICタグもれっきとしたコンピュータ
• ICカードの仕組み
• 使用目的によるコンピュータの分類
• コンピュータの動作原理による分類
• コンピュータの実装に使われる技術
• ノイマン型コンピュータ
• ノイマン型コンピュータが苦手な組み合わせ最適化問題の例
• ノイマン型コンピュータと量子コンピュータ
• 量子コンピュータを使ってみよう
• AIに必要な機能
• ニューラルネットワーク（AIの実装方法の一種）
• 生成AI
• VLSIコンピュータ技術通信技術の発展は密接に関連
• 5-2 マイクロプロセッサ
• ノイマン型コンピュータの構造
• ハードウエアの用語（覚えておこう）
• マイクロプロセッサ(Microprocessor)
• メモリ(RAM Random Access Memory)
• マイクロプロセッサのデータパス
• マイクロプロセッサのシーケンスの例
• 命令セット(Instruction Set Architecture)
• [参考] 命令の構造によるプロセッサの分類
• メモリの構造
• IOと割り込み
• 5-3 VLSI設計技術
• 集積回路(VLSI)技術の構成
• VLSI産業
• 産業の米
• Kilbyの特許
• Noyceの特許
• VLSI内のトランジスタの構造（MOSFETの構造）
• MOSFETの微細化
• ムーアの法則
• デナードのスケーリング則 1974
• スケーリングの動向
• 無線機能の集積化（金沢大学）
• アナログ回路とディジタル回路
• アナログ回路とディジタル回路の設計法の違い
• IP(Intellectual Property)コア
• ARMプロセッサ（スマホの標準CPU）
• 論理合成前
• 論理合成（13202ゲート クロック100MHz）
• 論理合成（拡大）
• 自動配置配線（0538mmtimes0998mm）
• 自動配置配線（拡大）
• 論理ゲート（さらに拡大）
• 5-4 金沢大学のLSI設計教育
• スライド番号 55
• スライド番号 56
• 今週のまとめ
• 宿題