ex-3 組合邏輯與順序邏輯的差異
DESCRIPTION
國立宜蘭大學電機工程系. 國立宜蘭 大學. 電機工程系. EX-3 組合邏輯與順序邏輯的差異. 彭世興教師 編製. 輸 入. 組合邏輯. OR , AND, …. 輸 出. 輸 入. 順序邏輯. 輸 出. RS , JK 正反器 , …. 時間 ( 順序 ). 國立宜蘭大學電機工程系. 1. 組合邏輯 與 順序邏輯 的電路差異. 組合邏輯 沒有 時序信號 CLK 而 順序邏輯 有 時序信號 CLK. 輸 出. 輸 入. 輸入改變 輸出 馬上 改變. 組合邏輯. 為 並行性 ( 同時性 ) 處理方式. 國立宜蘭大學電機工程系. - PowerPoint PPT PresentationTRANSCRIPT
EX-3 EX-3 組合邏輯與順序邏輯的差異組合邏輯與順序邏輯的差異
國立宜蘭大學電機工程系
國立宜蘭國立宜蘭大學大學
電機工程系電機工程系
彭世興教師 編製彭世興教師 編製
國立宜蘭大學電機工程系
1. 組合邏輯與順序邏輯的電路差異
輸入
輸出
組合邏輯OR , AND, ….
輸入
輸出
順序邏輯
時間( 順序 )
RS , JK 正反器 , ….
組合邏輯沒有時序信號 CLK 而順序邏輯有時序信號 CLK
國立宜蘭大學電機工程系
2. 組合邏輯的特性
Y=X1+X2+X3
X3
X2
X1
輸入
輸出
組合邏輯 輸入改變輸出馬上改變
為並行性 ( 同時性 ) 處理方式
國立宜蘭大學電機工程系
3. 順序邏輯的電路特性
順序邏輯 輸入改變輸出不會馬上改變
為順序性 ( 非同時性 ) 處理方式
輸入
輸出
X2
CK
X1
Q
QSET
CLR
S
R
Y
順序邏輯要有時間信號 (CK)
4. 組合邏輯的查表法設計方式
國立宜蘭大學電機工程系
a. 邏輯語法描述
LED0 <= notswa AND notswb AND notswc ;
b. “when … else” 指令描述
LED _out(0) <= ‘1’ when sw_in = “000” else ‘0’;
國立宜蘭大學電機工程系
“when … else” 為組合邏輯指令不能用於順序邏輯的描述
ARCHITECTURE behavior OF ex2 IS
BEGIN
LED _out(0) <= ‘1’ when sw_in = “000” else ‘0’;
LED _out(1) <= ‘1’ when sw_in = “001” else ‘0’;
LED _out(2) <= ‘1’ when sw_in = “010” else ‘0’;
LED _out(3) <= ‘1’ when sw_in = “011” else ‘0’;
LED _out(4) <= ‘1’ when sw_in = “100” else ‘0’;
LED _out(5) <= ‘1’ when sw_in = “101” else ‘0’;
LED _out(6) <= ‘1’ when sw_in = “110” else ‘0’;
LED _out(7) <= ‘1’ when sw_in = “111” else ‘0’;
END behavior;
國立宜蘭大學電機工程系
5. 邏輯電路的資料屬性語法描述:
國立宜蘭大學電機工程系
6. 邏輯電路的訊號屬性語法描述:
國立宜蘭大學電機工程系
7. 順序邏輯敘述的方法
VHDL 順序敘述的方法只能出現在process 、 procedure 、 function 中
Process 藉由 signal 或 port 與外部連接
procedure 、 function 為副程式陳述其中 function 只能回傳一個值 procedure 能回傳多個值
國立宜蘭大學電機工程系
Label : process ( 所有條件訊號 )
begin
順序性行為描述 ;
end process ;
國立宜蘭大學電機工程系
在 process 的所描述的行為模式內皆為
順序性處理其基本語法如下:
條件訊號有變化時 pro
cess才會執行
process 的敘述 若沒有 if 及 wait 指令時
process 的敘述 有 if 及 wait 指令時
國立宜蘭大學電機工程系
為順序邏輯指令 條件訊號有變化時 process 才會執行一次
為組合邏輯指令輸入改變輸出馬上改變
程式的架構 Architecture 部份為: process ( CK )
begin
if ( CK’ event ) and ( CK = ‘ 0 ’ ) then
Q <= Q+1 ;
end if ;
end process;
CK
國立宜蘭大學電機工程系
下緣觸發
8. 以 if … then …end if 指令設計一個下緣觸發的 計數器:
CK’ event = CK 變化時
CK
國立宜蘭大學電機工程系
上緣觸發
9. 以 if … then …end if 指令設計一個上緣觸發的 計數器:
程式的架構 Architecture 部份為: process ( CK )
begin
if ( CK’ event ) and ( CK = ‘ 1 ’ ) then
Q <= Q+1 ;
end if ;
end process;
10. 計數器的電路設計
count
CLK
Q0
Q1
Q2
國立宜蘭大學電機工程系
計數器的電路設計屬於順序敘述的方式 ( 有時間先後關係 ).
CLKQ0
Q1
Q2
開始計數 ÷ 2
÷ 4 ÷ 8
國立宜蘭大學電機工程系
4.7K
4.7K
Vcc
key
FPGASpartan3
LED_out(0)LED_out(1)
LED_out(7)
練習題目 3 :利用一個按鍵開關控制 8 個 LED 輪流亮滅
countKEY
LED_out(0)LED_out(1)
LED_out(7)
控制方塊圖
國立宜蘭大學電機工程系
vhd 程式檔
國立宜蘭大學電機工程系