0

1 2 34 5 67 8 9=

-*/=

.

C

1980 ｠｠｠｠｠｠｠｠｠｠｠｠｠｠｠1985 ｠｠｠｠｠｠｠｠｠｠｠｠｠｠1990 ｠｠｠｠｠｠｠｠｠｠｠｠｠｠1995 ｠｠｠｠｠ 2000 ｠｠｠｠｠｠｠｠｠｠｠｠｠｠2005 2010

DIP QFP

PGA

BGA

CSP

FC-BGA

ノートパソコンデスクトップパソコン

デジタルカメラ

携帯電話

携帯端末

小型・軽量・多機能

高速・大容量

多ピン・高密度

三次元デバイス三次元デバイス

電子・光融合　　デバイス

ブロードバンドインターネット

第1章

１.１

エレクトロニクス実装技術におけるマイクロソルダリング

エレクトロニクス実装の動向

エレクトロニクス実装は，コンピュータを代表としたデジタル情報処理・通信機器の発達に合わせて急成長してきた．図１．１．１は，エレクトロニクス製品および LSIパッケージの動向を示したものである．コンピュータの歴史は，１６４２年にフランスのブレーズ・パスカルがピン歯車式計算機（加算機）であるパスカリーヌ（世界最初の機械式計算機）を開発したことから始まった．その後，真空管が発明（１９７８年）され，この真空管を約

３００本用いて，１９４２年にアイオワ州立大学教授のジョン・アタナソフと大学院生のクリフォード・ベリーが世界最初の計算機である『ABCマシン』を作成した．さらに，トランジスタの発明（１９４７年 AT&T

ベル研究所），集積回路（IC）の発明（１９５８年テキサス・インスツルメンツ）を契機に，半導体集積回路を基にしたコンピュータの開発が進められた．インテルが１９７１年に世界最初のシングルチップのマイクロプロセッサ i４００４を開発し，１９７４年に８ビットのマイクロプロセッサ i８０８０を開発した．この開発を基に，現在のパーソナルユースのコンピュータであるパソコンが普及した．

図１．１．１ エレクトロニクス製品および LSIパッケージの動向

1

2025mm2－100％

PKG AREA

QFP

BGA 900mm2－44％

CSP 324mm2－16％

（Ball Grid Array）

（Chip Size Package）

CSP 144mm2－7％

（Chip Size Package）

（0.8mmピッチ）

（0.5mmピッチ）

45mm

30mm

18mm

12mm

（Quad Flat Package）

304ピンの場合

階層Ⅰ

階層Ⅱ

階層Ⅲ

階層Ⅳ

素子

素子ケース

プリント配線板（カード）

プリント配線板（ボード）

架（スタック）

架 架接続

１.２日本では，NECが１９７９年に PC―８００１（８ビッ

トマシン）を発売，１９８２年に１６ビットマシンのPC―９８０１を発売し，急速にパソコン時代に突入した．CPUのクロック周波数は５MHz，ユーザーが RAMとして利用可能なメイン・メモリー空間は最大でも６４０KBであった．その後，半導体の高速・大容量化が進み，現在のパソコンはどちらも約１０，０００倍の能力を有している．また，小型・軽量・多機能化が進み，パソコンだけではなく，携帯電話，デジタルカメラをはじめデジタル情報処理・通信機器がめざましく発展してきた．半導体の高集積・大容量化に伴い，半導体を組

み込んだ電子部品（パッケージ）も DIP（Dual

Inline Package），QFP（Quad Flat Package），PGA（Pin Grid Array），BGA（Ball Grid Array），CSP（Chip Scale Package or Chip Size Package）へと多ピン化・小型化してきた．図１．１．２はこれらパッケージのサイズ比較を行ったものである．外部取り出し端子数が３０４ピンの場合の比較であるが，面積比において，QFPを１００％としたとき，BGAで４４％，CSPで１６％，７％と非常に小さくなっているのがわかる．また，パッケージの高さも低くなっており，これによって，ノート型パソコン，携帯電話，デジタルカメラの小型・軽量化が進んだ．

シリコン半導体部品は，現在，１０mm角のチップ上に１０９個（１０億個）のトランジスタが集積されて，配線幅は数十 nmにまでなってきており，物理限界，コスト限界と言われている．今後の更なるブロードバンドインターネットへの対応に向け，三次元デバイス，SiP（System in Pack-

age），電子・光融合デバイスの開発が進められている．また，半導体部品にセンサやミラーなどの駆動部を組み込んだ MEMS（Micro Electro Me-

chanical Systems）の開発も進んでいる．エレクトロニクス実装は，半導体チップをエレ

クトロニクス製品に組み込み，機器として正常に動作させるための製造技術として進展してきた．このため，これまでは，多ピン・狭ピッチ化する電極端子接続をいかに高品質で高い信頼性を確保するかが最も重要な課題であった．しかし，今後は，実装の三次元化，MEMS，パワーデバイスへの展開など，デバイス構造，使用される材料，使用環境が多岐にわたり，冷却・放熱を考えた設計，信頼性設計などが重要となってきており，実装技術もこれらを設計に組み込めるようにしていく必要がある．

エレクトロニクス実装におけるマイクロ接合技術

エレクトロニクス実装での接合・接続は，図１．２．１１）に示すような４つの階層（実装階層）に分類すると考えやすい．すなわち，階層Ⅰ：半導体チップ内部での相互接合・接続階層Ⅱ：半導体チップの端子とパッケージのリ

ード導体の間の接合・接続階層Ⅲ：パッケージの外部リード導体とプリン

ト配線板上配線導体との接合・接続階層Ⅳ：プリント配線板相互の接合・接続によ

るシステムの構成接合技術にはこれら階層のいずれにおいてもマ

イクロ接合法が採用されている．第Ⅰ階層での接合には薄膜プロセスが用いられている．また，第Ⅱ階層では，半導体チップをパッケージングするために，ワイヤボンディング，TAB（Tape Auto-

mated Bonding），FCB（Flip Chip Bonding）や封止などが用いられている．第Ⅲ階層のプリント配線板への電子部品の実装では，マイクロソルダリングが用いられている．マイクロ接合法とは，接合対象部が微細・微小

であるため，接合対象部の寸法が大きい場合には問題とならない接合部での溶解量，拡散厚さ，変形量，表面張力などにより，接合性および接合品

質（接合時およびその経時変化なども含めて）に無視し得ない影響を及ぼし，これらの寸法効果を特に考慮しなければならないような部位に適用される接合法の総称である．当然のことながら，マイクロ接合法と通常の接

合法との限界の寸法は，その対象とする接合法が持っている制御性に依存しており，接合工学・技術の進歩とともに変化していく性質を持つものである．例えば，マイクロ接合の主な対象である半導体集積回路，プリント配線板における代表的寸法は図１．２．２２）に示すように０．５～１０００μmの範囲にあり，これらはいずれも技術の発展に伴い，年々微細化の方向にある．これに見るように，電子部品実装時での接合対象材料の寸法は１０～１０００μmと非常に微細であるため，これら電子部品の実装時での接合部では，上に述べたように接合部での溶解量，拡散厚さ，表面張力，変形量などの影響が無視し得なくなる．マイクロ接合の場合と同様に，ソルダリングで

も，上に述べたように代表寸法が２０～１０００μm

程度の微細な対象材料を接合するのに用いられるソルダリングを，特にマイクロソルダリングと呼んでいる．なお，エレクロニスクスでの接続・実装に採用

されているマイクロ接合法としては，拡散接合法，熱圧着法，超音波接合法，サーモソニック法，ソルダリング法，レーザ接合法など，多くの接合法

１．２ エレクトロニクス実装におけるマイクロ接合技術

図１．１．２ パッケージの種類と外形寸法 図１．２．１ 電子部品・機器・システム構成上での実装階層１）

第１章 エレクトロニクス実装技術におけるマイクロソルダリング

2 3

チップ部品，電極寸法

ワイヤボンディング　　　バンドピッチ　　　バンド幅　　　金線径TAB，パターン幅サーマルヘッド，パターン幅

厚膜パターン幅薄膜パターン幅MOS DRAMパターン幅　　　64kbit　　256kbit　　　1Mbit

QFP，ピンピッチ　　　ピン幅PC板，パターン幅

1000 100 10 1～800

300

500～

300～100

２00～1２0

120～6050～10

125～50

100～50

50～10

80～50

3

1.5～2

1.5～0.8

（単位μm）

マイクロソルダリング

ボンディング

パラレルギャップ抵抗溶接 パラレルシーム溶接パーカッション溶接

ソルダリング ディップソルダリングウェーブソルダリングリフローソルダリングフリップチップボンディング

ワイヤボンディング

物理蒸着 真空蒸着イオンプレーティング

アーク溶接レーザ溶接抵抗溶接　　　　　

液相拡散接合溶射

固相拡散接合反応拡散接合冷間変形接合・常温圧接・超音波接合熱間変形接合・熱圧着・超音波併用熱圧着粉末焼結

化学蒸着めっき

溶融接合

液相-固相反応接合

固相-固相接合

気相-固相接合

接着

大分類 中分類 2010 2015 2020 技術目標

溶接・接合技術のイノベーション

信頼性評価

信頼性評価試験方法の確立

技術課題

実装の高精度化

高放熱化高密度集積

統合設計

寿命評価加速試験方法の確立

異種材料接合

低残留応力化

低エネルギー実装

接合原理

高温鉛フリー実装

プロセス

環境調和型実装（

安全・安心社会の構築）

持続的安定成長社会の構築

微少ソルダボールの高精度精製（50μｍ→10μｍｍ）微少ソルダボールの高精度精製（50μｍ→10μｍｍ）微少ソルダボールの高精度精製（50μｍ→10μｍｍ）

セルフアライメントによる自己整合型実装セルフアライメントによる自己整合型実装

低温実装化（250℃－＞150℃）低温実装化（250℃－＞150℃）

融点変動型材料による実装融点変動型材料による実装

Agフィラー，Cuフィラーの焼結実装Agフィラー，Cuフィラーの焼結実装

複合環境下での材料劣化挙動の定式化複合環境下での材料劣化挙動の定式化

ＳｉＰ技術・三次元実装の確立

積層チップの冷却手法の開発

低抵抗・低熱抵抗TSV，電極接続材料の開発

応力緩和構造

低温実装化（250℃－＞100℃）

シミュレーション技術の標準化・高度化

低応力ソルダ

高温鉛フリーソルダ材料の開発高温鉛フリーソルダ材料の開発

高精度・高機能化デバイス実装技術の確立

低環境負荷実装技術の確立

エレクトロマイグレーションの評価試験方法の確立エレクトロマイグレーションの評価試験方法の確立

省エネ化

低熱抵抗アンダーフィル樹脂の開発

積層実装技術確立

樹脂基板の低線膨張化

表面活性化技術の確立

ナノ粒子接合法の確立

無機材料―金属材料間接合原理の解明無機材料―金属材料間接合原理の解明

高分子材料―金属材料間接合原理の解明高分子材料―金属材料間接合原理の解明

高分子―金属間接合部特性の評価・分析法の確立高分子―金属間接合部特性の評価・分析法の確立

接合原理の

体系化

低加圧実装化

短時間実装化

低ループ・狭ピッチワイヤボンディング技術（40μmm→20μmm）低ループ・狭ピッチワイヤボンディング技術（40μmm→20μmm）

ソルダレス接続法の確立

材料劣化特性の解明

接合部劣化特性の解明

材料の反応機構の解解明

異材間の接着力原理の解明

信頼性へのサイズ効果の解明

イオンマイグレーションの評価試験方法の確立イオンマイグレーションの評価試験方法の確立

衝撃負荷に対する評価試験方法の確立衝撃負荷に対する評価試験方法の確立電子機器の長期

信頼性の向上 長

寿命実装技術の確立

グリーンデバイス実装技術の確立

実装の完全鉛

フリー化

積層システム化技術確立

大面積超高精度位置決め技術（±1μmm→±0.1μmm）大面積超高精度位置決め技術（±1μmm→±0.1μmm）

ワイドギャップ半導体部品

実装の確立

高耐熱実装技術の

確立

金属間化合物化接合法の確立

複合環境加速試験機の開発

ハイブリッド材料・接合法の確立

可逆的実装手法

電子機器の長期信頼性の

支配因子の解明

デバイストータル

設計の確立

デバイスの統合評価モデルの構築

自然科学・社会科学統合評価技術の構築

汎用統合設計フレームワークの構築

統合設計システムの構築

MEMSデバイス実装

チップ間超多端子接合（3μmm→1μmm）チップ間超多端子接合（3μmm→1μmm）

自己組織化実装

があるが，接合機構から見ると，図１．２．３３）に示すように，溶融接合，液相―固相反応接合（ソルダリング，ブレイジング，液相拡散接合，共晶接合など），固相―固相接合（固相拡散接合，反応拡

散接合など），気相―固相接合（物理蒸着，化学蒸着など）などに分類される．電子部品は，前節で述べたように，半導体素子

の三次元化，MEMS，パワーデバイスへの展開が

１．２ エレクトロニクス実装におけるマイクロ接合技術

図１．２．２ 電子部品の最小寸法の現状２）

図１．２．３ 接合方法の分類とマイクロ接合３）

図１．２．４ マイクロ接合の技術ロードマップ４）

第１章 エレクトロニクス実装技術におけるマイクロソルダリング

4 5

シリコンウェハ

前工程 後工程FEOL：Front End of the LineBEOL：Back End of the Line

・トランジスタ形成・キャパシタ形成

FEOL・配線形成・電極形成

BEOL・チップ切り出し・パッケージグング

シリコン基板

フォトレジスト

成膜基板 フォトレジスト塗布

現像 エッチング フォトレジスト除去

フォト　マスク ガラス基板

Cr膜

薄膜

マスク露光

紫外光

n+注入層（ソース，ドレイン）

ゲート絶縁膜

コンタクホールW埋め込みプラグ

層間絶縁膜（低誘電率膜）

ビア接合

パッシベーション膜

保護膜（ポリイミド）

シリコン基板（p）

p+注入層（ソース，ドレイン）

nウェル素子分離（Si酸化膜）

ゲート電極

層間絶縁膜

配線（Cu）

nチャネル　　MOSトランジスタ

pチャネル　　MOSトランジスタ

回路部

外部電極（Al-Cu）

回路部　へ接続

外部電極部１.３

進められており，実装技術およびマイクロ接合技術は，これらの展開に対応するとともに，各種設計に組み込めるように技術の確立が求められている．図１．２．４は今後のマイクロ接合技術の技術ロードマップを示したものである４）．これに見られるように，高密度集積，異種材料接合，環境調和型実装，信頼性評価の各技術分野において，各種技術課題が挙げられている．高密度集積では，SiP，三次元実装，MEMS実

装実現に向けて，実装の高精度化，高放熱化，低残留応力化，統合設計が求められている．また，多岐にわたるエレクトロニクス実装の展開において，接合対象となる材料が，金属，無機材料，有機材料と多岐にわたってきており，これら異種金属接合における接合原理の解明，新たな接合プロセスの確立が求められている．また，環境調和型実装においては，高温鉛フリ

ー実装，低エネルギー実装の開発が必要である．さらに，信頼性確保のためには，加速試験における加速度を明確にするとともに，環境ストレス下での材料特性変化の定量化に基づく寿命予測，複合環境下での信頼性評価技術の確立が求められている．このように，エレクトロニクス実装およびマイクロ接合技術は，今後もエレクトロニクス製品製造の基幹技術となる．

半導体部品の製造プロセス

半導体部品の製造プロセスは図１．３．１に示すよ

うに，シリコンウェハを基材として，「前工程」と「後工程」とから構成されている．シリコンウェハは円板状にスライスした単結晶

Siであり，前工程では１枚のシリコンウェハを製造単位とし，シリコンウェハ上に数 mm角の集積回路を多数同時に作り込んでいく．このことから，製造コストを軽減するため，シリコンウェハは大口径化に向かって進むというトレンドにある．最新の製造ラインはφ３００mm（１２インチ）シリコンウェハ対応が主流となっている．前工程の前半は FEOL（Front End of the Line）

と呼ばれ，シリコンウェハ上にリソグラフィ技術（写真製版技術），平坦化技術などの超微細加工によってトランジスタやキャパシタなどの素子を形成する工程であり，後半は BEOL（Back End of

the Line）と呼ばれ，各素子を回路につなぎ合わせていく配線，および外部接続のための電極を形成する工程である．このようにして集積回路を作り込む前工程が完

了すると，シリコンウェハ状態のまま，個々の集積回路ごとに機能・動作を検査し，良否選別を行う．その後，後工程ではチップを切り出し，良品のみ組み立て，パッケージングを行う．

１．３．１ 半導体部品の前工程

半導体部品の前工程は複数のプロセスで成り立っており，個々の条件，組み合わせは，デバイス品種，メーカーにおいて一様ではない．しかしながら，いずれにおいても共通であるのはリソグラ

フィ技術を利用した微細パターンの転写形成である．この技術は半導体部品を大量生産するための最も基本的な加工技術である．図１．３．２に一例として，この技術を用いた薄膜の加工フローを示す．まず，シリコンウェハ上に被加工物である薄膜

を成膜する．その上に感光性樹脂であるフォトレジストを塗布する．塗布後は１００℃前後の熱処理を行い，フォトレジスト中の溶媒を気化させる．次に，フォトマスク越しに紫外光を照射する．

フォトマスクとはガラス基板上にデバイスの回路パターンを Cr膜で描いたものであり，この工程によってフォトマスク上の Crパターンがレジストに投影される．さらに，これを現像液に浸すと，フォトマスク

のパターンが転写された形でフォトレジストのパターンが形成される．このとき，ポジ型のフォトレジストでは紫外光の照射によって現像液に可溶となるため，紫外光の照射された部分が抜ける．逆に，ネガ型では溶けずにパターンが残る．その後，フォトレジストよりも薄膜に対して選

択性の高い化学反応を用いたエッチング処理により，フォトレジストでカバーされていない個所の膜を除去する．最後に，薬液あるいは酸素プラズマなどでフォ

トレジストを除去すると，薄膜のパターン形成が完了する．このような加工技術を用いて製造される半導体部品の一断面図を図１．３．３に示す．半導体部品における基本素子は，MOS（Metal

１．３ 半導体部品の製造プロセス

図１．３．２ リソグラフィを用いた加工の一例（ポジ型の場合）

図１．３．３ 半導体部品の断面構造（一例）

図１．３．１ 半導体部品製造の流れ

第１章 エレクトロニクス実装技術におけるマイクロソルダリング

6 7