1

「はじめての FPGA 設計」のオンライン・トレーニングを受講いただき、ありがとうございます。

このトレーニングは、短いプレゼンテーションの後に、Quartus Prime 開発ソフトウ

ェアを使用したデモを行い、シンプルで十分な機能を果たすプログラマブル・ロジック・デザインを作成する方法をご覧いただきます。

トレーニングをご覧になる間、画面の下と横のコントロール・ボタンを使用して、任意のポイントに移動することができます。

また、トレーニングは、必要に応じていつでも、一時停止、停止、そして再生することができます。

ノート・タブをクリックすると、このトレーニングのスクリプトが表示されますので、必要に応じてご活用ください。

添付ファイルには、PDF形式のプレゼンテーションが含まれています。

ここでトレーニングを一時停止して、電子メールにあるリンクをクリック、もしくはこの画面の右上隅の添付ボタンからファイルをダウンロードしていただいても結構です。

その際、ポップアップ・ブロッカーがオフになっていることを確認してください。また、コントロールキーを押下した状態でなければ、ファイルをダウンロードできない場合があります。

FPGA デバイス、およびデジタル・ロジック設計における FPGA の使用について、おそらくは良い評判をたくさんお聞きになっているでしょう。

同僚やビジネス・パートナーからは、FPGA デザインをうまく使いこなした経験についてお聞きになったことがあるかもしれません。

しかしながら、ご自身ではまだ、FPGA 設計を行ったことがないのではないでしょうか。

FPGA 設計は難しいと考えていたり、もしくはプログラマブル・ロジックをシステム・デザインに使用しても、メリットはあまりないと感じてはいませんか？

その考えは正しくありません。

たとえ以前、設計を行うためにプログラマブル・ロジックの使用について調べたことがあったとしても、現在の FPGA はまったく別のもので、ほんの数年前と比べても性能は大幅に向上しています。

また、デザインの作成は、アルテラの Quartus Prime 開発ソフトウェアなどのソフトウェア・ツールを使用して非常に簡単に行うことができます。

このトレーニングでは、FPGA の基本的な情報、使用するメリット、そしてデザインの作成方法をご紹介します。

3

そしてデモでは、シンプルな FPGA デザインがいかに簡単に作成できるかをご覧いただきます。

また、このトレーニングと共に、他のアルテラ・トレーニング・コース、そしてツールを使用して、今まで見逃していたプログラマブル・ロジックの素晴らしさを体験してください。

3

4

こちらが、このトレーニングのアジェンダです。

まず、FPGA がどのようなものであるかを、そしてこうしたデバイスを使用するメリットをいくつか、ご覧いただきます。その後、デモンストレーションにて、アルテラ Quartus Prime 開発ソフトウェアを使用した最初の FPGA デザインを作成するのに必要な、各ステップを紹介します。

デモで使用するデザインは、アルテラ MAX 10 デバイスをターゲットとしています。

このデバイスは、アルテラの MAX 10 FPGA 開発キットに含まれています。

MAX デバイスは、オンチップ・フラッシュ・メモリが搭載されているのが特徴のアルテラの低コスト FPGA ファミリで、どんなデジタル・ロジック・デザインでも‘インスタント・オン’することが可能です。

MAX 10 FPGA 開発キットをお持ちの場合、完成したデザインをすぐに MAX 10 デバイスにプログラムすることができ、プログラマブル・ロジックのデザイン・フローを最初から最後までご理解いただくのに非常に役立ちます。

キットの詳細および購入方法をご覧いただくには、スライドのハイライトされたリンクをクリックしてください。

デモ終了後、FPGA デザイン・プロセスの基礎を理解するために活用できるリソー

スを提供し、さらに他のトレーニング、およびアルテラの製品やサービスに関する詳細情報を紹介します。

4

5

それでは、早速トレーニングをはじめましょう。

今日、エンジニアは以前にも増して多くの課題を抱えています。

電子機器 OEM メーカーは、新しい製品を短期間かつ少ないリソースで設計し、

かつ競合する製品よりも高性能で優れた差別化を提供するようエンジニアに求めます。

また、エンジニアは急激に変化する技術、そして顧客ごとに異なる要求にも対応していかなければなりません。

エンジニアは、デザインに新しい技術を採用するかを検討する際、最新かつ最高の技術を使用した場合、それに見合うだけの費用対効果を確保できるかを確認する必要があります。

こうした問題は、今日のデザイン・エンジニアが受ける大きなストレスの原因となっています。

FPGA などのプログラマブル・ロジック・デバイスには、30年を超える実績があります。

この経験や実績により、問題の解決に役立つ多くのメリットを提供します。

FPGA デバイスは、柔軟性があり、カスタマイズ可能な低コストのソリューションを提供し、デザインを製品化するまでの時間を大幅に短縮します。

これは最先端の技術により実現されます。

最新のアルテラ FPGA デバイスである Stratix 10 デバイスでは、業界で初めて 14 nm テクノロジーを採用しています。

FPGA は、迅速なプログラミングおよび再プログラミングが可能であり、製品のフィールド投入後のアップデートも実現可能です。

また、FPGA デザインの生成と実装もきわめて簡単です。

FPGA デザインに使用する、アルテラの開発ソフトウェア Quartus Prime は、チーム・ベー

スのデザイン手法もサポートしており、デザイン・チームの各メンバーは、個々のブロックそれぞれを担当し、個々に作業したデザインのブロックの統合を容易に行うことが可能です。

1つの FPGA デバイスの使用は、ここでお話しした特定の技術的な課題の一部を解決するだけではありません。

FPGA という形態のプログラマブル・ロジックは、開発における全体の課題を適切に処理するための最適な技術として、昨今、採用範囲が急速に拡大しています。

5

6

FPGA は、世代を重ねるたびに実装される機能と特徴が増えています。これは、システム・レベルではどのような影響を与えるでしょうか。

これは、外部の専用デバイス、例えば CPU、I/O セル、DSP などを含むボード上の機能を、単一の FPGA デバイスに組み込むことができる、ということを意味します。

それにより、使用デバイスの数を削減し、結果としてボード・サイズを削減できます。この2つの要因は、ボード・コストと消費電力に影響します。

FPGA デバイスが好まれる大きな理由のひとつには、エンジニアはミスが許されないということがあります。

FPGA デバイスでは、デザイン上のミスが発生した場合は、単に問題に対してデバッグし、デバイスを再プログラムし、初めからやり直すことが可能です。

デザインの複雑さとFPGA 開発ソフトウェアの再コンパイル時間にもよりますが、数時間から1日程度の時間で再設計を完了することができます。

これは、ASIC デバイスでは不可能なことです。

ASIC では、製造後に問題が見つかった場合、まったく新しいダイを製造する必要があるため、数週間という時間だけでなく、多くの費用がかかります。

FPGA は、エンジニアの設計経験がどのようなレベルであっても、使いこなすのはとても簡単です。

FPGA は、FPGA デザイン・プロセスを学習しながらシンプルなデザインを生成す

る学生から、基本的なマイクロコントローラやマイクロプロセッサを使用してデザインを生成することに精通している「メーカー」、経験豊富な ASIC 設計者まで、デジタル・ロジック・デザインの経験がどのような方でも使い始めることができます。

また、アルテラは容易に購入することができる完全なソリューションを提供しています。

アルテラでは、チップの設計、ウェハの製造、ダイのパッケージングを行っており、

また、個別に使用可能なデバイスやあらかじめ開発キットに含まれているデバイスを提供しています。

これらはすべて、インターネット上で購入し、使用することが可能です。

また、アルテラは、Quartus Prime FPGA 開発ソフトウェアの開発および機能拡張に積極

的に取り組み、現在入手可能なデバイスの全機能を完全にサポートし、将来のデバイスについても魅力的な最新機能を提供できるよう努めています。

7

8

それでは、最新 FPGA アーキテクチャの主な特徴をいくつかご覧いただきます。

各 FPGA ファミリおよびそのファミリに属するデバイスは、この基本的な FPGA ビルディング・ブロックの異なる組み合わせから構成されます。

中心となるハードウェア構造は、ユーザーのデザイン、およびその他のデザイン設定に基づき、FPGA 開発ソフトウェアにより選択されます。

開発ソフトウェアは、性能の最大化または消費電力の最少化といった、ユーザーのデザイン・ゴールを満たすために適した構造を選択します。

FPGA アーキテクチャは、デバイス全体にグリッド状に配列されたロジック・エレメント、またはLE と呼ばれるロジックのブロックを中心としています。

LE は、AND (アンド)、OR (オア) ゲートなどの組み合わせ論理機能からなるルックアップ・テーブルと、同期ロジックを実装する D フリップ・フロップなどのレジスタの、2つの部分から構成されます。

LE に加え、機能の実装および性能の向上のために、その他の専用ハードウェア構造が使用されます。

これらの特殊なデバイス・リソースは、通常デバイス全体で複数のコラムにまたがって配置されます。

専用リソースの1つに、エンベデッド・メモリがあります。

エンベデッド・メモリ・ブロックのサイズは可変で、大規模のメモリ構造を実装するために、直列または並列にカスケード接続することができます。

エンベデッド・マルチプライヤも複数のコラムにまたがって配置され、形状とサイズは様々です。

また、より複雑な DSP 機能を実装するために、同様にカスケード接続可能です。

ほとんどのデバイスには、複数の高速位相同期ループ (PLL (ピーエルエル)) が含まれ、複雑なクロック駆動構造を実装することができます。

すべてのデバイスは、デザインした FPGA をプリント基板上の他の外部デバイスと接続するために配置、構成された、多数のユーザー選択可能な I/O エレメントを有しています。

デバイスには、ハード・プロセッサ・システム、HPS を有するものもあります。

HPS はマルチコア ARM Cortex ファミリ・プロセッサの形で搭載され、多数の高速ブリッジとコントロール信号によってしっかりと FPGA に統合されています。

HPS が搭載されることにより、ソフトウェア制御とアプリケーション・クラスのプロセッサのパフォーマンスを備えた高度な FPGA において、柔軟性の高いハードウェアとリプログラマビリティを提供します。

これらのデバイス・リソースはすべて、コンフィギュレーション可能なレジスタにより設定、制御される配線構造を通じて、互いに接続されます。

配線はきわめて柔軟であり、1つのデザインに必要とされるハードウェアは、適切に、そしてすべてのデザイン・ゴールを満たすよう接続されます。

8

9

これまでで、FPGA で実現できること、FPGA デバイス内部の基本構造をご理解いただけたと思います。

それでは、これをどのように設計していくのでしょうか。

FPGA デザインを開始するには、まず初めに、システム・レベルまたは FPGA に固有のデザインについての対応を検討します。

そして通常、デザインのアイディアをドキュメント化します。

このドキュメントは、FPGA デザインで何を行い、どのように動作させるかを表す仕様になります。

2番目に、このアイディアを FPGA 開発ソフトウェアが理解して、デバイス内のハードウェア構造に変換できる形式で記述します。

通常、これは高レベルのハードウェア記述言語 (HDL) で記述されます。

Verilog HDL と VHDL が、FPGA デザインの作成に使用される、最も一般的な言語です。

次に、アルテラ Quartus Prime 開発ソフトウェアなどの FPGA 開発ソフトウェアにより、コードを取り込み、コンパイルと呼ばれる処理を実行します。

コンパイルは、シンセシスと配置・配線の、2つのメイン・ステップから構成されてい

ます。

シンセシスにより、デザイン・コードは、デバイス上で利用可能なハードウェア構造に変換されます。

配置・配線により、実際のハードウェア構造の位置を選択し、構成可能な配線構造を使用してハードウェア構造を互いに接続します。

さらに、コンパイルでは、デザインにエラーが含まれていないことを確認し、ターゲットのFPGA にフィットすることを確認することで、指定された性能でデザインが動作することを保証します。

ソフトウェアにより、デザインをターゲットの FPGA にプログラムするのに必要な情報をすべて含む、バイナリ・プログラミング・ファイルが出力されます。

最後に、プログラミング・ファイルを使用して、デザインをターゲットのデバイスにダウンロードし、ハードウェア上で直接デザインの機能をデバッグします。

プログラミングは、ボード上のフラッシュ・メモリ経由、またはコンピュータから FPGA デバイスへ直接接続して行います。

デザインに問題が見つかった場合は、デザイン・コードまたはソフトウェア設定を確認し、変更を行い、再コンパイルして、FPGA に新しいプログラミング・ファイルを再プログラムします。

このように、このプロセスによって、問題の解決がきわめて容易になり、デザインの変更に必要な時間が最少化されます。

9

10

これまでで、FPGA とは何で、そのメリットは何であるかを簡単にご覧いただきました。

それでは、アルテラの Quartus Prime 開発ソフトウェアを使用して、シンプルなFPGA デザインを作成するデモをご覧ください。

このデモは、「My First FPGA」チュートリアルを使用しています。

このチュートリアルは、画面上のリンクから入手できます。

なお、このチュートリアルでは Cyclone III デバイス・ファミリを使用していますが、デモではアルテラの MAX 10 FPGA 開発キットに含まれる MAX 10デバイスを使用します。

デザインの手順は同じです。

デモは、このスライドの終了時に、別ウィンドウにて開始されます。

このトレーニングをコンピューターで視聴されている場合は、ポップアップ・ブロック設定が許可になっていることを確認してください。

デモ終了後は、デモ・ウィンドウを閉じ、メインのプレゼンテーション・ウィンドウに戻って「再生」をクリックしてください。

11

FPGA の詳細および FPGA デバイスを使ったデザインに関する次のステップとし

て、3つをご紹介します。

まず、はじめてご使用になられる方の最初のステップとして、このスライドに示すリ

ンクから Quartus Prime 開発ソフトウェア Wed Edition またはサブスクリプション

・エディションをダウンロードしてください。

Web Edition は無償で提供されており、すべての MAX シリーズ・デバイスをサポ

ートしています。

次に、先ほど紹介しましたように、MAX 10 FPGA 開発キットをご購入いただけま

す。

このキットには、FPGA デザインをスタートするために必要なすべてが含まれてい

ます。

価格については、お客さまがお住まいの地域のアルテラ販売代理店にお問い合

わせください。

そして、さらに詳細な情報を入手するためには、フィールド・アプリケーション・エン

ジニアやアルテラ販売代理店にお問い合わせいただくか、アルテラの Web サイトにアクセ

スしてください。

アルテラ・トレーニング、アルテラ・ドキュメント／サポート、そしてアルテラの完全なデバイス

製品ポートフォーリオをご確認いただけます。

11

アルテラでは、アルテラ製品について学習していただくにあたって、いくつかの学習方法を提案しています。

このトレーニングのような無料のオンライン・トレーニングに加えて、アルテラ・ツールの利用方法を紹介するテクニカル・ビデオを提供している YouTube チャネル、

アルテラのエキスパートが直接指導を行うインストラクター指導のトレーニングなどがあります。

各種トレーニングの詳細は、このスライドのリンクからご確認ください。

12

13

アルテラのソリューションでテクニカル・サポートが必要な場合は、ぜひ、このスライドに記載されている各種サポートをご利用ください。

Quartus Prime ソフトウェアの使用に関する詳細は、オンライン・ヘルプおよび Quartus Prime ハンドブックを参照してください。

オンライン・ヘルプやハンドブックでは、Quartus Prime ソフトウェアのすべ

ての機能を有効に活用するために役立つ詳細な情報と多くの例を確認することができます。

一般的な技術問題・質問に対するソリューションの検索、デザイン例の確認、各種資料のダウンロードなどを行う際はアルテラのウェブサイトをご覧ください。

MySupport では、アルテラのアプリケーション・エンジニアがいつでも皆さんをサポートします。

ローカル・アシスタンスが必要な場合は、お近くのアルテラ販売代理店までご連絡ください。フィールド・アプリケーション・エンジニアが対応いたします。 また、Altera ウィキにはアルテラのエンジニアによる最新の記事が掲載されています。

そして、オンライン Altera フォーラムは、世界中のアルテラ・ユーザーと情報を共有したり、共通の問題に対するソリューションを見つけることができ

る非常に有用な場所となっています。

ぜひ、ご活用ください。

13

最後になりましたが、このオンライン･トレーニングにご登録いただいた際にお送りした確認メールには、簡単なオンライン・アンケートへのリンクが掲載されています。

アルテラのテクニカル・トレーニング･グループでは、皆さまからいただいたご意見を参考に、今後のトレーニングの改善に努めて参ります。

どうぞアンケートにご協力いただきますよう、よろしくお願いいたします。

14

これで、「はじめての FPGA 設計」のオンライン・トレーニングを終わります。

ご受講いただき、ありがとうございました。

15