BAB ITujuan1. Untuk mengenal dan mempelajari sifat-sifat dari rangkaian flip-flop2. Untuk mengetahui apa manfaat Flip-flop3. Untuk mengetahui kasus-kasus yang terjadi di dalam permaslahan flip-flopBAB IILandasan TeoriFlip-Flop adalah sebuah elemen computer dasar yang digunakan untuk menyimpan satu angka data dalam unit pengolah sentral. Yang pertama adalah bahwa flip-flop tersebut telah berada dalam sebuah keadaan yang diberikan, 1 atau 0, sampai sebuah sinyal masukan (pemicu) menghasilkan perubahan keadaan. Dengan cara ini, maka sebuah angka tersebut tetap berada dalam flip-flop sampai waktu dipakaikannya sebuah sinyal masukan yang kedua. Sifat kedua adalah bahwa kedua sinyal keluaran yang disediakan adalah komplemen satu sama lain. Flip-flop dasar atau grendel dapat direalisir dengan menggunakan sepasang gerbang NAND yang dikopel silang. Setidaknya satu dari masukan dalam rangkaian haruslah berada di logika 1 untuk menjamin operasi A = B = 0 bukanlah sebuah keadaan logika yang diizinkan. Kedua kondisi untuk menuliskan sebuah angka ke dalam flip-flop tersebut adalah A = 1, B = 0 untuk mana Y = 0 dan A = 0 dan B = 1 yang menghasilkan Y = 1. Bila A = B = 1, maka Y tetap tidak berubah. Gander dalam membentuk dasar dari sekelompok flip-flop yang mempunyai jam (penunjuk waktu) yang digunakan dalam computer. Karena banyak operasi dalam proses komputasi adalah operasi yang berurutan, maka akan merupakan hal yang penting bahwa rangkaian penyimpan dimungkinkan beroperasi pada waktu yang layak. Flip-flop R-s yang mempunyai jam (set-reset) ditunjukkan oleh simbol rangkaian, dalam mana penandaan CK adalah masukkan pulsa jam tersebut. Pada dasarnya flip-flop ini adalah sebuah grendel yang hanya dapat mengubah keadaan bila dipakaikan sebuah pulsa jam. Maka, flip-flop R-S tersebut tetap berada dalam sebuah keadaan sampai khusus sampai sebuah pulsa jam memungkinkan terjadinya sebuah peralihan. Bagan sebuah fli-flop R-S yang mempunyai jam dimana kedua gerbang NAND masukan bertindak untuk mengemudikan sinyal-sinyal masukan ke dalam grendel tersebut. Table kebenaran menunjukkan bahwa untuk S = R = 1 maka keluaran tidak didefenisikan dan keadaan logika ini tidak diizinkan untuk ada. Flip-flop J-K, yang secara simbolik adalah sebuah rangkaian R-S yang mempunyai jam dengan tambahan sebuah masukan yang ketiga ke dalam gerbang-gerbang NAND pengemudi. Masukan ketiga tersebut adalah Y untuk masukan J dan adalah Y untuk masukkan K. loloh balik ini akan mengeliminasi keadaan yang tidak didefenisikan untuk flip-flop R-S yang diberikan dalam tabel kebenaran. Tabel kebenaran untuk flip-flop J-K adalah sama seperti tabel kebenaran untuk flip-flop R-S kecuali bahwa masukkan-masukkan J = K = 1 akan menyebabkan sebuah perubahan keadaan. Yakni, jika adalah 1 bila dipakaikan J dan K = 1, maka Y berganti menjadi 0, jika Y adalah 0, maka masukan logika 1 di kedua-dua J dan K akan menghasilkan sebuah keluaran Y = 1. Keadaan semula dari flip-flop J-K tersebut dapat dikontrol oleh sinyal yang ditentukan sebelumnya (preset signal) (Pr) dan oleh sinyal cerah (clear signal) (Cr) yang dipakaikan kepada gerbang-gerbang NAND yang membentuk grendel. Simbol untuk flip-flop J-K dengan masukan yang ditentukan sebelumnya dan masukan cerah. Keadaan semula dari keluaran Y dibuat sama dengan satu bila Pr = 1, Cr = CK = 0, dengan membalik tingkat yang ditentukan sebelumnya dan tingkat cerah maka akan membuat Y = 1. Flip-flop jenis D dan flip-flop jenis T kedua-duanya diturunkan dari flip-flop J-K. Penggunaan pembalik dimasukkan K akan mengubah flip-flop J-K menjadi sebuah rangkaian tunda atau rangkaian jenis D. Keluaran dari rangkaian jenis D bila D = J =K=1 adalah nilai Y yang ditentukan selama pemakaian pulsa jam sebelumnya. Sebagai konsekuensinya, bilamana sebuah masukkan dipakaikan maka masukkan tersebut akan dipegang sampai pulsa jam berikutnya dan barulah setelah itu angka tersebut dipindahkan ke keluaran. Dengan menghubungkan sebuah jalur masukkan tunggal T ke kedua-dua masukkan J dan K maka akan mengubah rangkaian J-K menjadi sebuah flip-flop jenis T. Flip-flop ini bertindak sebagai sebuah saklar pengikat dalam hal bahwa keluaran berubah keadaan setiap kali dipakaikan sebuah jam pulsa. Simbol-simbol untuk flip-flop jenis D dan flip-flop jenis T. Keempat jenis flip-flop tersebut semuanya digunakan sebagai blok-blok pembentuk untuk beraneka ragam rangkaian yang berurut. (Pantur Silaban, 1985) Semua rangkaian logika yang telah diuraikan di bagian depan adalah rangkaian logika kombinasi yang keadaan keluarannya setiap saat hanya ditentukan oleh kombinasi masukan yang diberikan pada saat itu. Setiap sistem digital akan mempunyai bagian yang merupakan rangkaian kombinasi. Disamping itu, dalam sistem digital juga, pada umumnya, dipergunakan bagian rangkaian yang dapat mengingat keadaan keluarannya sebelumnya dan keluarannya sebelum masukan itu dikenakan. Bagian rangkaian demikian disebut sebagai rangkaian berurut. Rangkaian logika berurut juga pada umumnya memakai rangkaian logika kombinasi, setidaknya pada rangkaian masukannya. Rangkaian logika berurut dibedakan atas dua jenis, yaitu serempak (synchronous) dan tak serempak (asynchronous). Dalam rangkaian seremapak, perubahan keadaan keluaran hanya terjadi pada saat-saat yang ditentukan saja. Walaupun masukan berubah diantara selang waktu yang ditentukan itu, keluaran dari pada rangkaian itu tidak akan berubah. Berbeda dari rangkaian yang serempak, keluaran dari pada rangkaian tak serempak berubah menurut perubahan masukannya dan keluaran itu dapat berubah setiap saat masukan berubah. Umumnya rangkaian tak serempak ini memakai unsure tundaan waktu pada lintasan umpan baliknya. Tundaan waktu ini biasanya diperoleh dari gerbang-gerbang pada lintasan itu. Adanya tundaan waktu itu kadang-kadang membuat rangkaiannya tidak stabil dan rangkaian mungkin mengalami kondisi berpacu dimana satu perubahan masukan menyebakan lebih dari satu perubahan keluaran. Karena kesulitan ini, dan juga karena pemakaiannya tidaklah seluas pemakaian rangkaian serempak, maka rangkaian tak serempak tidak dibahas dalam buku ini dan dicadangkan sebagai materi untuk pembahasan rangkaian logika lanjutan. Unsur pengingat yang paling umum dipakai pada rangkaian berurut serempak adalah flip-flop. Setiap flip-flop dapat menyimpan satu bit informasi, baik dalam bentuk sebenarnya maupun bentuk komplemennya. Jadi flip-flop pada umumnya mempunyai dua keluaran, yang satu merupakan komplemen dari yang lainnya. Tergantung atas cara bagaiamana informasi disimpan kedalamnya, flip-flop dibedakan atas beberapa jenis, RS, JK, D dan T. Setiap sinyal yang dilakukan pada suatu komponen elektronika membutuhkan waktu untuk bergerak dari terminal masukan ke terminal keluaran. Dan karena gerbang-gerbang logika juga pada setiap gerbang juga membutuhkan waktu untuk mencapai terminal keluaran, munculnya efek masukan itu di keluaran. Dan karena gerbang-gerbang logika juga pada umumnya dibuat dari komponen-komponen elektronika. Waktu yang dibutuhkan tersebut dinamakan tundaan waktu atau tundaan perambatan. Semakin banyak gerbang yang harus dilalui oleh sinyal untuk bergerak dari masukan ke keluaran suatu rangkaian logia, semakin lama pula tundaan waktu yang dialaminya. Sebagai contoh perhatikanlah perambatan sinyal yang melalui suatu inverter (gerbang NOT). Kalau sinyal masukan yang semula berkeadaan 0 diubah menjadi 1, maka sinyal keluaran berubah dari 1 ke 0. Tetapi perubahan itu tidaklah seketika, melainkan beberapa nano detik kemudian (untuk gerbang-gerbang rangkaian terpadu, IC). Pada saat masukan naik dari 0 ke 1, keluaran turun dari 1 ke 0 setelah 1 detik kemudian dan pada saat masukan turun dari 1 ke 0, keluaran naik dari 0 ke 1 setelah 2 detik kemudian. Pada umumnya , walaupun dalam analisis kedua tundaan ini sering dianggap sama. Perlu diperhatikan bahwa perubahan sinyalnya sebenarnya tidaklah curam tegak, tetapi mempunyai kemiringan tertentu. Tetapi dalam kebanyakan analisis, untuk memudahkan penggambaran, sinyal-sinyal dalam sistem digital dianggap curam sempurna (tegak lurus terhadap sumbu waktu) ada kalanya unsure tundaan waktu sengaja ditambahkan kepada suatu rangkaian logika. Andaikan tundaan waktu unsur penunda adalah nanodetik (ns) dan tundaan waktu gerbang AND adalah ns. Supaya lebih sederhana, tundaan waktu naik dianggap sama dengan tundaan waktu turun. Perhatikan bahwa keluaran gerbang AND berubah menjadi 1 setelah kedua masukannya berkeadaan 1 dan berubah ke 0 setelah salah satu masukannya menjadi 0. Jadi, keluaran gerbang AND tertunda naik selama ( ns dan tertunda turun selama ns. Pada umumnya, tundaan waktu gerbang-gerbang diabaikan (dianggap nol). Flip-flop RS atau SR (set reset) merupakan dasar dari flip-flop jenis lain. Flip-flop ini mempunyai 2 masukan, satu disebut S (set) yang dipakai untuk menyetel (membuat keluaran flip-flop berkeadaan 1) dan yang lain disebut R (Reset) yang dipakai untuk mereset (membuat keluaran berkeadaan 0). Flip-flop RS dapat dibentuk daru dua gerbang NOR atau dua gerbang NAND. Untuk flip-flop dengan NOR masukan R=S=0 tidak mengubah keadaan keluaran, artinya keluaran Q dan Q tetap, ditunjukkan sebagai Q- dan Q-. Untuk kombinasi masukan R=S=1 yang ditunjukkan dengan pada kolom keluaran yang bersangkutan, keadaan keluaran tersebut tidak tentu. Ini dapat diterangkan sebagai berikut : Andaikan untuk R=S=1 keluaran flip-flop adalah Q=1 dan S=1, maka Q=0. Tetapi karena R=1, maka Q juga harus 0 dan ini jelas berlawanan dengan pengandaian sebelumnya. Kalau diandaikan Q=0, maka juga Q = 0 yang berarti bertentangan dengan sifat flip-flop. Karena itu, untuk flip-flop RS kombinasi masukan R = S =1 dilarang. Untuk flip-flop RS dengan NAND, kerjanya sama dengan flip-flop dengan NOR bilang tegangan masukan rendah dianggap logic 1 dan tegangan masukan tinggi dianggap logic 0, artinya bila kita memakai logika negatif akan tepat sama dengan tabel kebenaran untuk flip-flop dengan NOR. Untuk keseragaman uraian, maka yang umum dipakai untuk menyatakan kerja flip-flop RS adalah tabel kebenaran untuk rangkaian NOR. Dalam hal tundaan waktu, karena setiap masukan hanya melalui satu gerbang, tundaan untuk flip-flop RS yang disebutkan diatas dianggap sama dengan tundaan waktu 1 gerbang yang umumnya dalam besaran nano-detik ( detik). Dalam hal perencanaan sistem dengan flip-flop umumnya kita membutuhkan keadaan keluaran flip-flop itu setelah suatu kombinasi masukan tertentu dikenakan pada masukannya. Keadaan keluaran ini biasanya disebut sebagai keadaan berikut dari flip-flop itu setelah suatu kombinasi masukan R dan S. Jadi flip-flop ini merupakan rangkaian berurut yang tak serempak (asynchronous), tanpa kelengkapan untuk menyerempakkannya dengan rangkaian lain. Untuk memperoleh flip-flop yang dapat bekerja serempak, perlu ditambahkan gerbang-gerbang untuk memungkinkan pemberian sinyal clock (penabuh) yang akan berfungsi menyerempakkan flip-flop itu, artinya keadaan flip-flop hanya akan berubah bila ditabuh (clocked) dengan sinyal/pulsa penabuh. Dengan adanya gerbang AND tersebut, R dan S akan berkeadaan 0 bila pulsa penabuh CP (clock Pulse) berkeadaan 1 dan flip-flop tidak akan berubah keadaan. Tanpa pulsa penabuh, artinya CP=0, maka apapun perubahan yang terjadi pada masukan R dan S tidak akan mengubah keadaan flip-flop. Rangkaian flip-flop itu akan merasakan keadaan R dan S hanya bila CP=1. Nama Flip-flop T diambil dari sifatnya yang selalu berubah berkeadaan setiap ada sinyal pemicu pada masukkannya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinya pemicu keadaan berikut menjadi 1 dan bila keadaanya 1, maka setelah adanya pemicu keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle (berasal dari scalar toggle/pasak). Flip-flop JK yang diberi nama berdasarkan nama masukannya, yaitu J dan K. Flip-flop ini mengatasi kelemahan flip-flop RS, yang tidak mengizinkan pemberian masukan R=S=1,d engan meng-AND-kan masukan dari luar dengan keluaran seperti dilakukan pada Flip-flop T. ini berarti flip-flop JK ini bekerja tak serempak. Untuk memperoleh flip-flop JK yang dapat bekerja serempak dengan rangkaian lain perlu ditambahkan kelengkapan utnukk penabuhan (clocking). Ini dapat dilakukan dengan meng-AND-kan pulsa CP (clock Pulse) dengan masukan K dan J. Flip-flop JK diimplementasikan dengan menambahkan dua gerbang AND dan inverter ke latch NAND S-R Suatu flip-flop JK induk-budak (Master-Slave JK flip-flop) disusun dari dua flip-flop RS, yang satu bertindak sebagai induk/tuan sedangkan yang lainnya bertindak sebagai budak/pengikut yang mengikuti keadaan keluaran flip-flop induk sesaat sesudah berlalunya perubahan keluaran itu. Perbedaan waktu perubahan keadaan induk dan budak ini terjadi karena adanya inverter antara pulsa penabuh untuk flip-flop induk dan masukan flip-flop budak. Nama Flip-flop ini berasal dari Delay. Flip-flop ini mempunyai hanya satu masukan, yaitu D. Jenis flip-flop ini sangat banyak dipakai sebagai sel memori dalam computer. Keluaran flip-flop D akan mengikuti apapun keadaan D pada saat penabuh aktif, yaitu: = D. (Pernantin Tarigan, 2001)Flip-flop D menunda nilai D mencapai keluara q sampai terjadi pulsa clock. Aksi untai ini dapat dijelaskan sebagai berikut : Bila masukan D tinggi, maka masukan S tinggi dan R rendah. Dengan adanya pulsa clock maka keluaran Q menjadi tinggi. Demikian pula bila masukan D rendah, maka masukan R rendah dan masukan S tinggi. Dengan adanya pulsa clock maka keluaran Q menjadi rendah. Parameter pewaktuan harus dipertimbangkan bila flip-flop digunakan dalam untai. Bila sinyal digunakan untuk mengubah keadaan keluaran flip-flop, terdapat tundaan dari sinyal diberikan hingga saat keluaran flip-flop berubah. Tundaan dihitung antara titik 50% pada ragam gelombang masukan dan keluaran. Tundaan yang sama juga terjadi pada FF dalam menaggapi masukan asinkron. Pada banyak untai digital, keluaran Flip-flop dihubungkan langsung atau lewat gerbang logika ke masukan flip-flop lain, dan kedua flip-flop dipicu dengan sinyal clock yang sama.(Thomas Sri Widodo, 2007)BAB IIIMETODOLOGI PERCOBAAN3.1 Peralatan Dan Komponen3.1.1 Peralatan1. Power Suplay 5 Volt DC (1 Buah) berfungsiBerfungsi sebagai sumber tegangan2. Jumper (Secukupnya)Berfungsi sebagai alat yang digunakan untuk menghubungkan komponen satu dengan komponen yang lain.3. Jepit Buaya (4 Buah)Berfungsi sebagai alat untuk menghubungkan komponen dengan alat.4. SaklarBerfungsi sebagai pemutus aliran listrik5. ProtoboardBerfungsi sebagai tempat rangkaian sementara 3.1.2 Komponen1. IC 7400 (1 buah)Berfungsi sebagai Gerbang NAND untuk flip-flop. 2. Resistor 330 (2 buah)Berfungsi sebagai menghambat arus3. LED (2 Buah) Berfungsi sebagai indikator rangkaian 3.2 Prosedur Percobaan3.2.1 Untuk rangkaian flip-flop RS1. Disiapkan semua peralatan dan komponen yang akan diguanakan2. Dirangkai Komponen seperti skematik rangkaian dibawah ini : 3. Dihubungkan kaki 1 dengan saklar 1 sebagai masukan R dan kaki 4 denga Saklar ke 2 sebagai masukan S4. Dihubungkan kaki 2 (masukan) dengan kaki 6 (keluaran)5. Dihubungkan kaki 5 (masukan) dengan kaki 3 (keluaran)6. Kaki dihubungkan dengan LED 2 sebagai keluaran Q dan kaki 3 dengan LED 1 sebagai keluaran Q.7. Kaki 7 sebagai ground dan dihubungkan dengan (-) PSA.8. Kaki 14 sebagai Vcc dan dihubungkan ke (+) PSA.9. Dihidupkan PSA 5V.10. Divariasikan masukan RS pada rangkaian mulai dari 00,01,10,11.11. Diamati dan dicatat keluaran melalui LED.12. Dimatikan PSA 5V.3.2.2 Untuk flip-flop clocked RS1. Dirangkai komponen seperti skematik rangkaian dibawah ini :

2. Dihubungkan kaki 2 IC7408 dengan kaki 4, dan buat sebagai masukan CLK,Kaki 1 sebagai masukan R, dan kaki 2 sebagai masukan R, dan kaki 5 sebagai Masukan S.3. Kaki 3 (keluaran IC 7408) dihubungkan kaki 1 (masukan IC7400).4. Kaki 6 (keluaran IC 7408) dihubungkan dengan 4 kaki (masukan IC7400)5. Kaki 2 (masukan IC7400) dihubungkan dengan kaki 6 (keluaran IC7400)6. Kaki 5 (masukan IC7400) dihubungkan dengan kaki 3 (keluaran IC7400)7. Kemudian kaki 3 dihubungkan dengan LED 1 sebagai keluaran Q dan kaki 6 Dengan LED 2 sebagai keluaran Q8. Kaki 7 sebagai ground dan dihubungkan dengan (-) PSA.9. Kaki 14 sebagai Vcc dan dihubungkan ke (+) PSA.10. Dihidupkan PSA 5 V.11. Diset clocked menjadi 0 dan divariasikan masukan RS pada rangkaian mulai Dari 00,01,10,11.12. Diamati dan catat keluaran melalui LED.13. Diset clocked menjadi 1 dan divariasikan masukan RS pada rangkaian mulai dari 00,01,10,11.14. Diamati dan catat keluaran melalui LED15. Dimatikan PSA 5V.

BAB IVDATA DAN ANALISA DATA4.1 Data PercobaanA. Tabel Rangkaian Flip-flop RS tanpa ClockedMasukanKeluaranKeterangan

RSQQ

0011Terlarang

0110Set

1001Reset

1101Memory

B. Tabel Rangkaian Flip-flop RS dengan ClockedMasukanKeluaranKeterangan

RSQQ

0011Terlarang

0111Terlarang

1011Terlarang

1111Terlarang

0011Terlarang

0110Set

1001Reset

1101Memory

4.2 Analisa Data1. Buatlah timing diagram untuk rangkaian yang dicobakan !2. Buatlah karakteristik tiap rangkaian yang dicobakan berdasarkan data yang diperoleh!3. Sebutkan aplikasi dari flip-flop dan jelaskan !

Jawab :1. Timing diagram a. Rangkaian flip-flop RS tanpa clockedMasukan :

Keluaran :

a. Rangkaian flip-flop RS dengan clockedMasukan :

Keluaran :

2. Karakteristik dari Flip flop RS adalah flip flop RS mempunyai dua masukan yang diberi tabel S dan R yang mana S berasal dari kata set sedangkan R adalah Reset dan juga dua untuk bagian keluaran yakni Q dan juga Q yang mana Q adalah keluaran normal sedangkan Q adalah keluaran komplementer. Yang diperoleh pada rangkaian flip-flop RS tanpa clocked diketahui bahwa :Saat : R=0 dan S=0, menyebabkan keluaran Q=Q=1 disebut keadaan terlarang R=0 dan S=1, menyebabkan keluaran Q=1 dan Q=0 disebut keadaan set R=1 dan S=0, menyebabkan keluaran Q=0 dan Q=1 disebut keadaan reset R=1 dan S=1, disebut keadaan memory atau tidak berubah dari keluaran sebelumnyaDanpada rangkaian flip-flop dengan clocked diketahui bahwa :Saat C (clocked) = 0, maka berapa pun logika yang diberikan (1 atau 0) pada masukan R dan S maka keluaran Q dan Q akan tetap 1 (tidak akan berubah). Tetapi saat C = 1, barulah keluarannya akan berubah sesuai dengan keadaan pada rangkaian flip-flop RS.

3. Aplikasi dari flip flop :a. Rangkaian lampu kamar otomatis (sebagai aplikasi flip-flop)Menggunakan dua LDR yang ditempatkan satu demi satu (dipisahkan oleh jarak sekitar setengah meter) sehingga mereka secara terpisah bisa mendeteksi seseorang masuk ke ruangan atau keluar dari ruangan. Output dari sensorLDR, setelah pengolahan, digunakan dalam hubungannya dengan bicolour LED.b. IC Timer 555Memberi solusi praktis dan relatif murah untuk berbagai aplikasi elektronikyang berkenaan dengan pewaktuan (timing). Terutama dua aplikasinya yang paling populeradalahrangkaian pewaktu monostabledan astable. Komponen utama IC timer 555 ini terdiri dari komparator dan flip-flop yang direalisasikan dengan banyak transistorIC Timer 555.

c. CounterSebagaimana counter adalah sistem yang digunakan untuk menghitung banyaknya cacahan. Sehingga dikenal dengan istilah pencacah. Maksimal hitungan dari counter akan sama dengan jumlah flip-flop yang digunakan. Hitungan maksimal dinamakan modulo. Hubungan antara jumlah flip-flop yang digunakan dengan modulo adalah 2n, dimana n adalah jumlah flip-flop yang digunakan.d. Mesin Sekuensial ElektronisBanyak untai sekuensial yang merupakan realisasi secara elektronis dari mesin sekuensial. Beberapa diantaranya seperti Elevator automatis sebagai sistem switching, sistem kontrol pada lampu lalu lintas dan untai-untai elektronis dalam kalkulator. Telepon, mesin sekuensial elektronis sebagai system switching.e. RAM computer, sebagai penyimpan data (memori) computerf. Rangkaian Shift Register. Register merupakan sekelompok flip-flop yang dapat menyimpan informasi biner yang terdiri dari bit majemuk. Register dengan n flip-flop mampu menyimpan sebesar n bit.g. Digunakan pada Mikrokontroler, mikroprosesor dan komputer untuk menyimpan (memori) data.

GAMBAR PERCOBAANFlip-Flop RS

Flip-Flop RS-Clocked

BAB VKESIMPULAN DAN SARAN5.1 KESIMPULAN1. Penjelasan memori, set, reset, terlarang pada flip-flop RS: Memori adalah keadaan dimana masukan sebelumnya jika bernilai R = S = 1. Set adalah keadaan dimana masukan sebelumnya menyebabkan Q bernilai 1. Reset adalah keadaan dimana masukan sebelumnya menyebabkan Q bernilai 1. Terlarang adalah keadaan dimana jika masukan sebelumnya bernilai R = S = 0 menyebabkan dimana akan masukan keluaran sebelumnya.

2. Jenis-jenis flip-flop :a. Flip-flop RS

Rangkaian Lambang

b. Flip-flop jenis S-R berdetakDengan rangkaian dan lambangnya sebagai berikut :

c. Flip-flop D

Rangkaian Lambang

d. Flip flop JK

Rangkaian Lambang

e. Flip flop T

Rangkaian Lambang

3. Aplikasi dari flip-flop :a. Mesin Sekuensial Elektronis, digunakan pada sistem switching telepon, elevator automatis, sistem kontrol lampu lalu lintas dan untai-untai elektronis dalam kalkulator. Yang menggunakan rangkaian R-S flip-flop yang merupakan bagian dasar dari rangkaian pengingat.b. Rangkaian Shift Register. Register merupakan sekelompok flip-flop yang dapat menyimpan informasi biner.c. Rangkaian Counter yang dipasang pada jam digital yang menggunakan flipflop untuk pembagi frekuensi, penghitung naik, penghitung turun dan Modulus. Selain itu counter juga digunakan pada alat pengukur jarak dan pengukur kecepatan.d. Digunakan pada Mikrokontroler, mikroprosesor dan komputer untuk menyimpan (memori) data.4. Perbedaan memakai gerbang NAND dan AND.Pada percobaan flip-flop, IC yang digunakan adalah IC 7400 yang memiliki gerbang NAND dan IC 7408 yang memiliki gerbang AND yang memiliki karakteristik yang berbeda.

5.2 SARAN1. Sebaiknya parktikan selanjutnya lebih teliti dalam merangkaikan komponen.2. Sebaiknya praktikan selanjutnya mengetahui karakteristik rangkaian flip-flop RS tanpa clocked maupun dengan menggunakan clocked3. Sebaiknya praktikan selanjutnya mengetahui simbol, rangkaian dan karakteristik dari gerbang-gerbang dasar logika.4. Sebaiknya praktikan selanjutnya melakukan persiapan yang cukup sebelum praktikum.

NAMA : WILLIAM FERNANDESNIM : 142411011TUGAS PERSIAPAN1. Jelaskan apa itu flip-flop?Jawab : Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bitsecara semi permanen sampai ada suatu perintah untuk menghapus ataumengganti isi dari bit yang disimpan.2. Sebutkan dan jelaskan lambang dari flip-flop ?Jawab : Lambang dari Flip-flop :a) Flip-flop S-R

Gambar simbol flip-flop S-RR dan S keduanya rendah berarti keluaran y tetap berada pada keadaan terakhirnya secara tak terbatas akibat adanya aksi penggrendelan internal. Masukan S yang tinggi mengeset keluaran y ke 1, kecuali jika keluaran ini memang telah berada pada keadaan tinggi. Dalam hal ini keluaran tidak berubah, walaupun masukan S kembali ke keadaan rendah. Masukan R yang tinggi mereset keluaran y ke 0, kecuali jika keluaran ini memang telah rendah. Keluaran y selanjutnya tetap pada keadaan rendah, walaupun masukan R kembali ke keadaan rendah. Memberikan R dan S keduanya tinggi pada saat yang sama adalah terlarang karena merupakan pertentangan (Kondisi ini mengakibatkan masalah pacu, yang akan dibahas kemudian).b) Simbol Flip-flop D

Gambar Simbol Flip-flop DS-R terdetak dapat dimodifikasi untuk menambahkan tunda satu bit pada sebuah jalur data masukan D. Sebuah pembalik ditambahkan pada masukan R sehingga masukan R merupakan komplemen dari masukan S. Dalam keadaan ini, flip-flop selalu berada pada keadaan D = 1 (set) atau D = 0 (reset). Pada dasarnya untai adalah sebuah flip-flop S-R dengan keadaan S = R = 1 yang dihilangkan, karena keadaan ini tidak akan pernah terjadi lagi.c) Simbol Flip-flop J-K

Gambar Simbol Flip-flop J-KDari uraian subbab-subbab sebelumnya dapat dilihat bahwa dasar dari semua flip-flop adalah flip-flop RS. JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan terlarang pada flip-flop S-R. Dalam prakteknya, ada kalanya perlu merealisasikan flip-flop tertentu daripada flip-flop yang tersedia, misalnya flipflop yang dibutuhkan tidak tersedia atau dari serpih (chip) flip-flop yang digunakan masih ada sisa flip-flop dari jenis lain yang belum termanfaatkan. Sebagaimana diuraikan di depan, flip-flop D dapat dibangun dari flip-flop JK dengan memberikan komplemen J sebagai masukan bagi K. Flip-flop D yang disusun dari flip-flop JK.d) Simbol Flip-Flop T

Gambar Simbol Flip-flop TT Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu, maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah. Flip-flop T dapat dibentuk dari flip-flop JK dengan menggabungkan masukan J dan K sebagai masukan T. Perhatikan bahwa bila T=0 akan membuat J=K=0 sehingga keadaan flip-flop tidak berubah. Tetapi bila T=1, J=K=1 akan membuat flip-flop beroperasi secara togglePenjelasan :a. J=0 dan K=0. Masukan J dan K ini melarang (disable) kedua gerbang AND sehingga pulsa clock tidak mempengaruhi keadaan FF. maka Q mempertahankan nilai terakhirnya.b. J=0 dan K=1. Gerbang AND yang atas dilarang dan gerbang AND yang dibawah dibolehkan (enabled) bila Q = 1. Sehingga transisi menuju negatif dari clock akan mereset FF bila sebelumnya berkeadaan set.c. J=1 dan K=0. Gerbang AND yang atas dibolehkan bila Q = 1, dan gerbang AND yang bawah dilarang. Sehingga transisi menuju negatif dari clock akan mereset FF bila sebelumnya berkeadaan reset.d. J=1 dan K=1. Bila Q = 0 maka gerbang AND yang bawah dilarang tetapi gerbang AND yang atas dibolehkan. Transisi menuju negatif dari clock akan menset FF (Q berubah menjadi 1). Tapi bila Q = 1 maka gerbang AND yang bawah dibolehkan, sehingga transisi negatif dari clock akan menset FF (Q berubah menjadi 0). Dengan kata lain bila J dan K tinggi maka transisi negatif dari clock akan mengubah keadaan FF atau dikatakan terjadi toggle.

3. Jelaskan aplikasi flip-flop dalam kehidupan sehari? Jawab : Penggunaan flip-flop dalam kehidupan sehari-hari yaitu Aplikasi flip-flop adalah pada lampu flip-flop, jam digital seven segmen, running teks, danlampu lalu lintas.a. IC Timer 555Memberi solusi praktis dan relatif murah untuk berbagai aplikasi elektronikyang berkenaan dengan pewaktuan (timing). Terutama dua aplikasinya yang paling populeradalahrangkaian pewaktu monostabledan astable. Komponen utama IC timer 555 ini terdiri dari komparator dan flip-flop yang direalisasikan dengan banyak transistor.IC Timer 555.b. Rangkaian lampu kamar otomatis (sebagai aplikasi flip-flop)Menggunakan dua LDR yang ditempatkan satu demi satu(dipisahkan oleh jarak sekitar setengah meter) sehingga mereka secara terpisah bisamendeteksi seseorang masuk ke ruangan atau keluar dari ruangan. Output dari sensorLDR, setelah pengolahan, digunakan dalam hubungannya dengan bicolour LED.4. Jelaskan arti memori, set, reset, terlarang ? Jawab : -Memori adalah media penyimpanan data sementara atau setiap data yang diproses akan di simpan pada media penyimpanan memori. -Set adalah jika kondisi mengakibatkan keluaran bernilai logika positif (1) saat dipicu, apapun kondisi sebelumnya. -Reset adalah jika kondisi mengakibatkan keluaran bernilai logika negatif (0) saat dipicu, apapun kondisi sebelumnya. -Terlarang adalah memberikan R dan S keduanya tinggi pada saat yang sama

LEMBAR PERSETUJUAN

Judul Percobaan: FLIP-FLOPKategori: Jurnal Praktikum Sistem DigitalNama: WILLIAM FERNANDES SITANGGANGProgram Studi: Metrologi dan Instrumentasi D3Departemen: FisikaFakultas : MATEMATIKA DAN ILMU PENGETAHUAN(MIPA)

Asisten,Medan 19 Maret 2015Praktikan

(Ilham Syuryadi Harahap)WILLIAM FERNANDES S110801022142411011

DAFTAR PUSTAKASilaban Pantur. 1985.Dasar-dasar Elektronika. Jakarta: ErlanggaHalaman: 189-191Tarigan Pernantin. 2001.Rangkaian Logika Digital.Medan: USU PressHalaman: 107-117Widodo Sri Thomas.Teknik Digital.Yogyakarta: Graha IlmuHalaman79-81

RESPONSINama : William Fernandes SitanggangJurusan : D3 Metrologi dan InstrumentasiNim : 1424110111. Tuliskan gerbang logika beserta lambang dan tabel kebenarannya ?NamaLambang Tabel KebenaranAZ = A

10

01

1. NotABY

000

010

100

111

2. And ABY

001

011

101

110

3. NAND MasukanKeluaran

ABZ = A + B

000

011

101

111

4. OR

ABY

001

010

100

110

5. NOR

ABZ

000

011

101

110

6. XOR

ABZ

000

011

101

110

7. EXNOR

R

1

0

S

1

0

Q

1

0

Q

1

0

R

1

0

1

0

S

C

1

0

Q

1

0

Q

1

0

J

Q

Q

K

SETCLR

D

L

S

R

Clock (CK)

S

S

R

R

G3

G4

G1

G2

Q

Q

Rangkaian Flip flop S-R Berdetak

R

Q

Q

S

Lambang/simbol flip flop S-R Berdetak

CK