go to home page phenitec technical reportgo to home page phenitec technical report 1 / 13 phenitec...
TRANSCRIPT
Go to Home Page PHENITEC Technical Report
1 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
半導体物性 基礎講座 Vol. 12
MOSキャパシタ
12-1理想的 MOSキャパシタ
MOS キャパシタの透視図を Fig. 12-1 に示す。ここで d は酸化膜厚、V は金属プレートにかかる電圧を
示す[1]。
この理想的 p 型シリコン MOS の V = 0 でのエネルギバンド図を Fig. 12-2 に示す。仕事関数はフェル
ミ準位と真空準位のエネルギ差をあらわす(qϕmはメタル、qϕsは半導体の仕事関数)。また、qχは半導体
の電子親和力で伝導バンド端と真空準位のエネルギ差を表し、qχi は酸化膜の電子親和力を表す。さらに
金属と酸化膜のエネルギ障壁は qϕB 、フェルミ準位 EFとイントリンシックフェルミ準位 Eiのエネルギ差
を qψB と表す。
理想的 MOS は次のように定義される。(a)バイアスがないときは、金属の仕事関数 qϕm と半導体の仕
事関数 qϕsのエネルギ差 qϕmsはゼロになる:
𝑞𝜙𝑚𝑠 ≡ (𝑞𝜙𝑚 − 𝑞𝜙𝑠) = 𝑞𝜙𝑚 − (𝑞𝜒 +𝐸𝑔
2+ 𝑞𝜓𝐵) = 0 12 − 1
言い換えると、バイアスがないときエネルギバンドはフラット(フラットバンド条件)になる。(b)あら
ゆるバイアス下において、電荷は酸化膜に最近接しているメタルと半導体表面にのみ存在し、半導体側
とメタル側の電荷の符号は正反対になる。(c)酸化膜は直流に関して導通性がない、あるいは抵抗を無限
大とみなす。この理想 MOS 理論は実 MOS デバイス理解の基礎になる。
理想的 MOS キャパシタに正または負のバイアスをかけたとき、半導体表面に 3 つのケースが現れる。
p 型半導体の場合、負電圧(V < 0)がをメタルプレートにかかった場合、正孔がシリコン-酸化膜界面に
誘導される。この場合、Fig. 12-3a に示したようにエネルギバンドは半導体表面付近で上方へ曲がる。理
想的 MOS では、かけられた電圧にもかかわらず、電流は流れない、よって、フェルミ準位は一定のまま
である。以前の巻で、キャリア濃度はエネルギ差 Ei ‒ EF 指数関数に依存すると説明した、それは、
𝑝𝑝 = 𝑛𝑖𝑒(𝐸𝑖−𝐸𝐹) 𝑘𝑇⁄ . 12 − 2
Silicon
SiO2
Metal
V
d
x = 0
x
Figure 12-1
Ohmic contact
Vacuum level
d
Oxide
Figure 12-2
p-type
Semiconductor
qϕm qϕB
qχi
qχ qϕS
𝐸𝑔
2
qψB
EC
Ei
EF EV
EF
Metal
Go to Home Page PHENITEC Technical Report
2 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
半導体表面のエネルギバンドが上方へ曲がることは、エネルギ Ei ‒ EF 増加の原因であり、その結果、半
導体-酸化膜界面近くで正孔濃度あるいは蓄積(accumulation)が増加する。これを accumulation case と呼
ぶ。これに対応した電荷分布を Fig. 12-13a の右側に示す。ここで、Qsは半導体側の単位面積ありの正電
荷で、Qmメタル側の単位面積あたりの負電荷(|Qm| = Qs)を示す。
理想的 MOS キャパシタに小さな正電圧を(V > 0)をかけると、半導体表面近くのエネルギバンドは下
方へ曲がり、マジョリティキャリアである正孔は減損(depleted)する(Fig. 12-3 b)。これを depletion case
という。半導体中の単位面積あたりの空間電荷 Qsc は‒ qNAW に等しい、ここで W は空乏層幅である。
より高い正電圧が、かけられた場合は Fig. 12-3c に示すように、表面でイントリンシックフェルミ準位
Ei がフェルミ準位の下側にまで曲がる。結果として、正ゲート電圧は酸化膜-シリコン界面に負電荷(電
子)を誘導し始める。半導体中の電子濃度はエネルギ差 EF ‒ Eiの指数関数として表される。
𝑛𝑝 = 𝑛𝑖𝑒(𝐸𝐹−𝐸𝑖) 𝑘𝑇⁄ . 12 − 3
Fig. 12-3c の場合、EF ‒ Ei > 0 なので、界面の電子濃度 npは niよりも濃く、方程式 12-2 で表される正孔濃
度は ni よりも薄くなる。表面の電子数(マイノリティキャリア)は、正孔(マジョリティキャリア)の
数より多くなり、表面は反転している。これを inversion case という。
最初は電子濃度が小さいために表面弱い反転状態になっている。エネルギバンドがさらに曲がりつづ
けると、伝導帯バンド端がフェルミ準位に近づく、SiO2-Si 界面近くの電子濃度が基板不純物濃度と等し
くなると強い反転が起こり始める。このポイントを超えると追加されるほとんどの負電荷は非常に狭い、
0 ≤ x ≤ xi、n 型反転層の電荷 Qnを構成する(Fig 12-3c)。ここで xiは反転層の幅を示す。標準的な xiは 1~10
nm で常に表面空乏層幅よりとても狭い。
いったん強反転が起こると、表面空乏層の幅は最大値に達する。この理由はエネルギバンドが曲がり
強反転が起こると、それ以上エネルギバンドが曲がっても depletion 層が増加しなくなることによる。そ
の結果、反転層の電荷 Qnの増大が起こる。このように、強反転状態では、半導体の単位面積あたりの電
荷 Qsは、反転層の電荷 Qnと空乏層の電荷 Qscの和になる、
𝑄𝑆 = 𝑄𝑛 + 𝑄𝑠𝑐 = 𝑄𝑛 − 𝑞𝑁𝐴𝑊𝑚, 12 − 4
ここで、Wmは表面空乏層の最大幅を表す。
表面空乏層領域
Fig. 12-4 により詳しくした、p 型半導体表面のバンド図を示した。静電ポテンシャル ψは半導体バル
ク中 0 と定義される。半導体表面では、ψ = ψs;ψsは表面電位と呼ばれる。方程式 12-2 および 12-3 で表
される電子および正孔の濃度は ψの関数で表すこともできる。
𝑛𝑝 = 𝑛𝑖𝑒𝑞(𝜓−𝜓𝐵) 𝑘𝑇⁄ , 12 − 5𝑎
x
V > 0
EF
EV
EC
EF
0 W 0
Qm
qNAW
Ei
EF
Ei
EC
EV
V < 0
EF
Qs
0
Qm
V >> 0
EF
EV
EC
Ei
EF 0 W
0
Qm
Qn qNAW
xi
(a) (b) (c)
Figure 12-3
Go to Home Page PHENITEC Technical Report
3 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
𝑝𝑝 = 𝑛𝑖𝑒𝑞(𝜓𝐵−𝜓) 𝑘𝑇⁄ , 12 − 5𝑏
ここで ψは、Fig. 12-4 に示すように、下方向に曲がる場合
を正とする。表面の濃度は
𝑛𝑠 = 𝑛𝑖𝑒𝑞(𝜓𝑠−𝜓𝐵) 𝑘𝑇⁄ , 12 − 6𝑎
𝑝𝑠 = 𝑛𝑖𝑒𝑞(𝜓𝐵−𝜓𝑠) 𝑘𝑇⁄ . 12 − 6𝑏
これまでの説明と方程式 12-6 を使うと表面電位で次のよ
うに領域を分けることができる。
ψs < 0 正孔の蓄積(バンドは上方に曲がる)
ψs = 0 フラットバンド状態
ψB > ψs > 0 正孔の減損(バンドは下方に曲がる)
ψs = ψB 中間ギャップ ns = np = ni
ψs > ψB 反転 (バンドは下方に曲がる)
電位 ψは 1 次元ポアソン方程式によって距離の関数として得られる、
𝑑2𝜓
𝑑𝑥2= −
𝜌𝑠(𝑥)
𝜀𝑠, 12 − 7
ここで、ρ(x)は位置 x における体積電荷密度、εs は誘電率を表す。これを解くために p-n 接合で使った
depletion 近似を使う。半導体の減損幅が W のときその内部の電荷密度は ρs = ‒qNAとする、
𝑑2𝜓
𝑑𝑥2= −
𝜌𝑠(𝑥)
𝜀𝑠=
𝑞𝑁𝐴
𝜀𝑠
𝑑𝜓
𝑑𝑥= ∫
𝑞𝑁𝐴
𝜀𝑠𝑑𝑥
𝑥
0
=𝑞𝑁𝐴
𝜀𝑠𝑥 + 𝐶, We assume
𝑑𝜓
𝑑𝑥|
𝑊= 0 then, 𝐶 = −
𝑞𝑁𝐴
𝜀𝑠𝑊
(バルク中では ψは変化しないと仮定したので dψ/dx = 0 となる)
𝜓 =𝑞𝑁𝐴
2𝜀𝑠𝑥2 −
𝑞𝑁𝐴
𝜀𝑠𝑊𝑥 + 𝐶, assuming 𝜓|𝑊 = 0, then 𝐶 =
𝑞𝑁𝐴
2𝜀𝑠𝑊2
(静電ポテンシャルバルク ψは半導体バルク中 0 と定義したので ψ = 0)結局
thus, 𝜓 =𝑞𝑁𝐴
2𝜀𝑠𝑥2 −
𝑞𝑁𝐴
𝜀𝑠𝑊𝑥 +
𝑞𝑁𝐴
2𝜀𝑠𝑊2 =
𝑞𝑁𝐴
2𝜀𝑠𝑊2 (
𝑥2
𝑊2− 2
𝑥
𝑊+ 1)
= 𝑞𝑁𝐴
2𝜀𝑠𝑊2 (1 −
𝑥
𝑊)
2
.
距離 x の関数として表した表面空乏層領域の静電ポテンシャル分布は以下のようになる。
𝜓(𝑥) =𝑞𝑁𝐴
2𝜀𝑠𝑊2 (1 −
𝑥
𝑊)
2
12 − 8
表面電位は 12-8 で x = 0 とすればもとまる。
𝜓𝑠 = 𝜓(0) =𝑞𝑁𝐴
2𝜀𝑠𝑊2 12 − 9
この結果は片側 p-n 接合と同じである。
ψs が ψB より大きいときは、表面は反転している。この反転が起こる単純な基準は、電子の表面濃度
が、基板の不純物濃度と等しくなるとき、つまり ns = NAとなることである。𝑁𝐴 = 𝑛𝑖𝑒𝑞𝜓𝐵 𝑘𝑇⁄ という関係
Semiconductor surface
qψs
(ψs >0)
qψB qψ
Eg
EC
Ei
EF
EV
x
Semiconductor
Oxide
Figure 12-4
Go to Home Page PHENITEC Technical Report
4 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
および方程式 12-6a から
𝑛𝑠 = 𝑛𝑖𝑒𝑞(𝜓𝑠−𝜓𝐵) 𝑘𝑇⁄ = 𝑁𝐴 = 𝑛𝑖𝑒𝑞𝜓𝐵 𝑘𝑇⁄ → 𝑛𝑖𝑒2𝑞𝜓𝐵 𝑘𝑇⁄ =𝑁𝐴
2
𝑛𝑖= 𝑛𝑖𝑒𝑞𝜓𝑠 𝑘𝑇⁄
この意味するところは、ψs(inv) = 2ψB あるいは
𝑞𝜓𝑠
𝑘𝑇= 2 ln (
𝑁𝐴
𝑛𝑖)
つまり
𝜓𝑠(𝑖𝑛𝑣) ≈2𝑘𝑇
𝑞ln (
𝑁𝐴
𝑛𝑖) = 2𝜓𝐵. 12 − 10
方程式 12-10 が示すのは、ポテンシャル ψBはバンドをイントリンシック状態(Ei = EF)まで曲げ、それ
にもう一度 ψBを加えると表面は強反転状態になるということである。
これまでの解説により、強反転になると、表面空乏層幅は最大値に達する。それゆえ、表面空乏層の
最大幅は、ψs = ψs(inv)として方程式 12-9 から導くことができる。
𝑊𝑚 = √2𝜀𝑠𝜓𝑠(𝑖𝑛𝑣)
𝑞𝑁𝐴≅ 2√
𝜀𝑠𝜓𝐵
𝑞𝑁𝐴 12 − 11𝑎
または
𝑊𝑚 = 2√𝜀𝑠𝑘𝑇
𝑞2𝑁𝐴ln (
𝑁𝐴
𝑛𝑖) 12 − 11𝑏
および 𝑄𝑚 = −𝑞𝑁𝐴𝑊𝑚 ≅ 2√𝑞𝜀𝑠𝑁𝐴𝜓𝐵 12 − 12
Wmと不純物濃度の関係を Fig. 12-5 に示す。ここで、NBは p 型半導体の場合は NA、n 型の場合は ND
を表す。
理想的 MOS カーブ
Fig. 12-6a に Fig. 12-4 と同じ、曲がった
エネルギバンド図を示した。電荷分布を
Fig. 12-6b に示す。仕事関数差がないとき、
かけられた電圧は酸化膜と半導体かかる
電圧に分けられる。つまり
𝑉 = 𝑉𝑜 + 𝜓𝑠, 12 − 13
ここで、VOは酸化膜にかかる電位(Fig. 12-6c)で、次の式で与えられる
𝑉𝑜 = 𝐸𝑜𝑑 =|𝑄𝑠|𝑑
𝜀𝑜𝑥≡
|𝑄𝑠|
𝐶𝑜, 12 − 14
0.01
0.1
1
10
1.E+14 1.E+15 1.E+16 1.E+17 1.E+18
Maxim
um
dep
leti
on
-lay
er w
idth
Wm
(μm
)
Impurity concentration NB (cm-3)
Si
Figure 12-5
Go to Home Page PHENITEC Technical Report
5 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
ここで、Eoは酸化膜中の電界、Qsは半導体中の単位面積当
たりの電荷、そして Co(= εox/d)は単位面積あたりの酸化
膜容量を示す。これらに対応した静電ポテンシャル分布を
Fig. 12-16d に示した。
MOSキャパシタの全容量Cは酸化容量Coと空乏層容量
Cjの直列(Fig. 12-7a の挿入図)容量になっている
𝐶 =𝐶𝑜𝐶𝑗
(𝐶𝑜 + 𝐶𝑗) F cm2⁄ , 12 − 15
𝐶
𝐶𝑜=
𝐶𝑗
(𝐶𝑜 + 𝐶𝑗) 12 − 15′
Cj = εs/W、これは急峻 p-n 接合の場合と同じ。
方程式 12-9、-13、-14、および-15’を使って
𝐶
𝐶𝑜=
𝐶𝑗
𝐶𝑜 + 𝐶𝑗=
𝜀𝑠
𝑊(|𝑄𝑠| 𝑉0⁄ + 𝜀𝑠 𝑊⁄ )
=𝜀𝑠
(|𝑄𝑠|𝑊 𝑉0⁄ + 𝜀𝑠)=
1
1 +|𝑄𝑠|𝜀𝑠𝑉𝑜
√2𝜀𝑠𝜓𝑠𝑞𝑁𝐴
=1
1 +𝜀𝑜𝑥
𝜀𝑠𝑑√
2𝜀𝑠𝜓𝑠𝑞𝑁𝐴
=1
1 + √2𝜀𝑜𝑥
2𝜓𝑠
𝑞𝑁𝐴𝜀𝑠𝑑2
, 12 − 16
これは、空乏化している間は、表面電位が増加すると、容
量が減少することを示す。負電圧がかけられた場合は、空
乏層ができず、正孔が半導体表面に蓄積する。結果、全容
量は酸化膜容量 εox/d に近づく。
逆の極端なケース、強反転が起こると、空乏層幅はさら
に電圧を上げても増加しなくなる。この状態は表面電位 ψs
が ψs(inv)に達すると起こる(方程式 12-10)。ψs(inv)を方程
qψB
Neutral region
Depletion region
Inversion region
xi
qψs
V > 0
qV0 EC
Ei
EF
EV
EF
(a)
Qs
‒Qn
‒qNA
W 0
‒d
QM ρs(x)
x
(b)
W 0
x ‒d
|Qs|/εox = Eo
E(x)
(c)
(d)
W 0
x ‒d
ψs
Vo V
ψ(x)
Figure 12-6
d Co
Cj
V
VTH
Cmin
0 + ‒
Co
V (V)
0
V (V)
10 Hz
100 Hz
1K Hz
1M Hz
‒20 ‒10 10 20
1.0
0.8
0.6
C/Co
Si-SiO2
NA = 1.45×1016 cm-3
d = 200nm
(a) (b) Figure 12-7
Go to Home Page PHENITEC Technical Report
6 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
式 12-13 に代入し、対応する空乏層の電荷 qNAWmと式 12-14 をつかうと、強反転時のメタル電極の電位
が求まる。この電圧をスレッシュホールド電圧と呼ぶ
𝑉𝑇 =𝑞𝑁𝐴𝑊𝑚
𝐶𝑜+ 𝜓𝑠(𝑖𝑛𝑣) ≅
√2𝜀𝑠𝑞𝑁𝐴(2𝜓𝐵)
𝐶𝑜+ 2𝜓𝐵. 12 − 17
ひとたび強反転が起こると全容量は式 12-15 で与えられる最低値になる。Co = εox/d、Cj = εs/Wmを使う
と
𝐶𝑚𝑖𝑛 =
𝜀𝑜𝑥
𝑑𝜀𝑠𝑊
𝜀𝑠𝑊 +
𝜀𝑜𝑥
𝑑
=𝜀𝑜𝑥
𝑑 +𝜀𝑜𝑥𝜀𝑠
𝑊. 12 − 18
空乏近似と実計算に基づく標準的な理想的 MOS キャパシタの C-V カーブを Fig. 12-7a に示す。n 型基
板に対する場合は縦軸に対して鏡像関係になり、電荷は Qpにスレッシュホールド電圧は負になる。
Fig. 12-7a ではメタル電極の電圧が変わると電荷の増減は空乏層端で起こると仮定している。実際は、
この仮定がなりたつのは測定周波数が高い(振幅 1V 程度周波数 1MHz 以上)場合である。測定周波数が
十分低いと表面空乏層の発生-再結合レートが電圧変化と等しいかまたは大きくなり、電子(マイノリテ
ィキャリア)濃度が交流電流信号に追随できるようになり、測定ステップ中に空乏層の電荷交換起こる。
この結果、強反転の容量は酸化膜のみの容量 Coとなる。異なる測定周波数での C-V 測定結果を Fig. 12-7b
に示した。低周波カーブが起こり始める周波数は f < 100 Hz となることが分かる。
12-2 SiO2-Si MOS Capacitor
すべてのMOSキャパシタの中で金属-SiO2が最も広範囲に研究されている。SiO2-Si系の電気的特性は、
理想的 MOS キャパシタに近い。しかし、普通に使われている金属との仕事関数差 qϕmsはゼロではなく、
酸化膜中あるいは SiO2-Si 界面にさまざまな電荷が存在し、
理想的 MOS の特性にさまざまな影響を与えている。
仕事関数差
真空レベルとフェルミ準位(Fig. 12-2)とのエネルギ差で
ある半導体の仕事関数 qϕsは、不純物ドーピング濃度に従っ
て変化する。したがって仕事関数 qϕmが変わらない金属との
仕事関数差 qϕms ≡ (qϕm ‒ qϕs) もドーピング濃度とともに
変化すると期待される。アルミは電極金属としてよく使われ
てきた qϕm = 4.1 eV。他のポピュラな電極材料は高濃度にド
ーピングされた多結晶シリコン(ポリシリとよく呼ばれる)
である。n-および p-型ポリシリコンの仕事関数はそれぞれ、
4.05 および 5.05eV である。Fig. 12-8 にアルミ、n 型、およ
び p 型ポリシリコンに対する仕事関数差とシリコンの不純
物濃度との関係を示す。
MOS キャパシタのエネルギバンド図を作るために、まず、
酸化膜を両側に孤立した金属、半導体から始める(Fig. 12-9a)。
この分離された状態では、すべてのバンドはフラットになっ
-1.2
-1.0
-0.8
-0.6
-0.4
-0.2
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.E+13 1.E+14 1.E+15 1.E+16 1.E+17 1.E+18
ϕm
s(V
)
NB (cm-3)Figure 12-8
p+ poly (n-Si)
n+ poly (p-Si)
n+ poly (n-Si)
p+ poly (p-Si)
Al (p-Si)
Al (n-Si)
Go to Home Page PHENITEC Technical Report
7 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
ている(フラットバンド状態)。熱平衡状態
ではフェルミ準位は一定で、真空レベルは
連続でなければならない。これらが接触し
た状態では、仕事関数差を合わせるために、
Fig. 12-9b に示すように半導体のエネルギバ
ンドが下側に曲がる。このように熱平衡状
態で金属は正にチャージされ、半導体表面
は負にチャージされる。Fig. 12-2 に示した理
想的フラットバンド状態を作るためには、
仕事関数差 qϕms と同じ電圧をかけなければ
ならない。これは Fig. 12-9a に示す状態で、
金属にかけた負電圧 VFB をフラットバンド
電圧(FFB = ϕms)と呼ぶ。
界面トラップおよび酸化膜電荷
仕事関数差に加えて、MOS キャパシタは酸化膜中電荷と
SiO2-Si 界面トラップの影響を受ける。これら電荷とトラップ
の基本的分類を Fig. 12-10 に示す。それらは、界面トラップ
電荷、酸化膜固定電荷、酸化膜捕獲電荷、および可動イオン
電荷である。
界面トラップ電荷 Qit 界面トラップに捕獲された電荷(歴
史的に、界面準位、速い準位、表面準位と呼ばれていた)で
トラップ格子周期性の SiO2-Si 界面での乱れによって生じ、界
面の化学組成に関係する。これらのトラップは SiO2-Si 界面に
存在し、シリコンの禁制帯の中にエネルギ準位を作る。界面トラップ密度、(単位:/(cm2·eV))は結晶方
位依存性がある。<1 0 0>方位の界面トラップ密度は<1 1 1>方位よりもだいたい1
桁少ない。熱酸化に酸化膜を形成する MOS キャパシタは 400℃前後で水素処理を
おこなったり、より高温で PDA(post diffusion anneal)を行ったりしている。する
と<1 0 0>の Qit/q は 1010
cm‒2程度になった、これは 10
5個の表面原子にたいして 1
個の界面トラップがあることを示している。<1 1 1>方位に対して、Qit/q は 1011
cm‒
2程度になる。
バルク不純物と同様に、界面トラップが、中性で電子を供与し正にチャージす
るならば、ドナーと見なされる。このドナー準位は Fig. 12-11 に示すようにバンド
ギャップの下半分に存在する。この理由は負電圧がかけられたとき、フェルミ準
位はトラップ準位に対して下方に動き界面トラップは正にチャージされるからで
ある。アクセプタ界面トラップは中性で電子を受け取ることによって、負にチャ
ージされる。これもまた Fig. 12-11 に示すように通常アクセプタ準位はバンドギャ
ップの上半分に存在する。
Metal
qϕm qϕm qϕs
qϕs
SiO2
EF EF EF
EV
EC
EV
EC
EF
EV
EC
EC
EV
Vacuum
level
(a) (b)
Figure 12-9
Na+ K+
Metal
SiO2
Si Interface trapped
charge (Qit)
Fixed oxide charge (Qf)
Oxide trapped charge (Qot)
Mobile ionic charge (Qm)
Figure 12-10
EC
EV
EF
EF
E0
Acceptor states
states
Donor
Figure 12-11
Go to Home Page PHENITEC Technical Report
8 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
Fig. 12-11 にアクセプタタイプおよびドナータイプで構成する界面トラップシステムを示す、中性準位
Eo より上側にあるのが、アクセプタタイプで下側にあるにが、ドナータイプである。トラップ電荷を計
算するための仮定は、室温、占有は Fig. 12-11 で示した二つの EFの間で 2 値(0、1)で表す。すると界
面トラップ電荷は次のように計算できる
𝑄𝑖𝑡 = −𝑞 ∫ 𝐷𝑖𝑡
𝐸𝐹
𝐸0
𝑑𝐸 𝐸𝐹 above 𝐸0,
= +q ∫ 𝐷𝑖𝑡
𝐸0
𝐸𝐹
𝑑𝐸 𝐸𝐹 below 𝐸0,
2 − 19
ここで Ditは界面トラップ密度を表し、Qit (C/cm2) は有効ネット電荷密度を表す。界面トラップ準位はバ
ンドギャップエネルギ間に分布するので、界面トラップ密度は下記の式で表される
𝐷𝑖𝑡 =1
𝑞
𝑑𝑄𝑖𝑡
𝑑𝐸Number of traps (cm2 eV)⁄ . 12 − 20
この方法は表面電位に対する Qitの応答から実験的に Ditを決めるのに使われる。しかし式 12-20 から
は、アクセプタタイプとドナータイプの区別はできない。
電圧をかけると、フェルミ準位はトラップ準位に対して、上方または下方へ移動し、界面トラップの
電荷が変化が起こり、この変化が理想的MOSカーブを変える。
固定電荷 Qfは、シリコン-酸化膜界面からおよそ 3nm 以内に存在する。この電荷は広範囲な表面電位
の変化に対して充放電することなく固定されている。一般的に、Qf は正で、酸化を含む熱処理条件およ
び結晶方位に依存する。このことは、酸化終了時にイオン化した Si が界面近くに残ること示している。
不完全結合(Si-Si、Si-O)を持つこれらのイオンは正電荷 Qfを持つ。Qfは SiO2-Si 界面に存在するチャー
ジシートと見なされる。良く制御された SiO2-Si 界面での固定電荷密度は、<100>面で約 1010
cm‒2、<111>
面で約 5×1010
cm‒2となる。このように Qfと Qitが低い<100>面はシリコン MOSFET では好んで用いられ
る。
酸化膜捕獲電荷 Qot 酸化膜中の欠陥に関連した
電荷である。これらの電荷は、X線放射、や高エネ
ルギ電子衝撃によって作りだすこともできる。酸素
欠損は酸化中にも一定の割合で Si-O 放出によって
作り出されている[2]。しかし酸素欠損は、POA(post
oxidation anneal)に含まれる希釈酸素によって取り
除くことが可能である。
ナトリウムや他のアルカリ金属のようなイオン
電荷 Qm100℃以上ま強電界下で可動である。このよ
うな状況下でのわずかなイオンの移動は、半導体デ
バイス動作が不安定になる。また C-V カーブが電軸
方向にずれる。従ってデバイス製造においては、可
動イオンコンタミネーションがおこらないように
注意が払われている。 Figure 12-12
(a) (b)
ρs
Qo
d
xo
0
Metal Oxide Si
ρs
Qo
d xo
Oxide Si
0
xo
0
0
E E
‒Eo
|VFB|
x
x
x
x
Go to Home Page PHENITEC Technical Report
9 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
単位面積あたりの電荷量は有効なネット電荷量である。これらの電荷のフラットバンドへの影響を調べ
るために、Fig. 12-12 に示す酸化膜内の正シート電荷 Qo を考察する。Fig.12-12a の上部に示すように、正
シート電荷は金属と半導体側に部分的負電荷を誘導する。仕事関数差 ϕms = 0 と仮定して、ポアソン方程
式を解いて得られる電界分布を Fig. 12-12a の下部に示した。
フラットバンド状態(半導体内に電荷の無い状態)にするためには、Fig. 12-12b に示すように金属へ
負電圧をかけなければならない。負電圧が増えるに従って、金属面の電荷は増え、電界は下方へさがり、
そのうち、半導体表面の電界は 0 になる。この状態での電界分布は、フラットバンド電圧 VFBに対応して
いる。
𝑉𝐹𝐵 = −𝐸𝑜𝑥𝑜 = −𝑄𝑜
𝜀𝑜𝑥𝑥𝑜 = −
𝑄𝑜
𝐶𝑜
𝑥𝑜
𝑑. 12 − 21
フラットバンド電圧は酸化膜中のシート電荷 Qoと xoに関係している。シート電荷が、金属表面に極めて
近い(xo = 0)は、半導体側に電荷を誘導しないので、フラットバンド電圧は影響されない。一方 Qoが、
Qfのように半導体の近くに(xo = d)あるときはフラットバンド電圧に最大限の影響を及ぼす。
𝑉𝐹𝐵 = −𝑄𝑜
𝐶0
𝑑
𝑑= −
𝑄𝑜
𝐶𝑜. 12 − 22
一般的に VFBは以下の式で表すことができる。
𝑉𝐹𝐵 = −1
𝐶𝑜[1
𝑑∫ 𝑥𝜌(𝑥)𝑑𝑥
𝑑
0
] , 12 − 23
ここで、ρ(x)は酸化膜中の体積電荷密度である。酸化膜捕獲体積電荷密度 ρot(x)と可動イオン体積電荷密
度 ρm(x)を使って Qotと Qmを同様に表すことができる。
𝑄𝑜𝑡 ≡1
𝑑∫ 𝑥𝜌𝑜𝑡(𝑥)𝑑𝑥,
𝑑
0
12 − 24𝑎
𝑄𝑚 ≡1
𝑑∫ 𝑥𝜌𝑚(𝑥)𝑑𝑥.
𝑑
0
12 − 24𝑏
仕事関数差 qϕms が 0 でなく、界面トラップ電荷が無視できる場合
は、C-V カーブは理想的理論カーブからずれ、そのずれ量は以下の
ようになる。
𝑉𝐹𝐵 = 𝜙𝑚𝑠 −(𝑄𝑓 + 𝑄𝑚 + 𝑄𝑜𝑡)
𝐶𝑜. 12 − 25
Fig. 12-13a は理想的MOSキャパシタの C-V カーブを示し、Fig. 12-13b は ϕms ≠ 0、Qf、Qm、または Qot
の存在により、式 12-25 で表される値だけ平行シフトした様子を示す。多量の界面トラップ電荷がある場
合、その電荷は表面電位を変えるので、Fig. 12-13c に示すように C-V カーブを歪ませる。
12-3 MOSキャパシタ中のキャリア輸送
12-3-1 トンネル プロセス
Fig. 12-14 は孤立した半導体を近づけたときのエネルギバンド図を示す。二つの半導体間の距離を d と
し、ポテンシャル障壁高さを qV0(電子親和力 qχ と同じ高さ)とする。D が十分短いと、左側にいた電
子のエネルギが障壁の高さより低くても、量子力学のトンネル効果により、障壁の右側へ移動すること
ができる。
1.0
0.5
0 ‒V +V 0
(a) (c) (b)
C/C
o
Figure 12-13
Go to Home Page PHENITEC Technical Report
10 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
Fig. 12-14a を 1 次元ポテンシャル障壁図に描きなおしたが Fig.
12-14b である。
qV(x) = 0 の時の粒子(伝導バンドの電子)の振る舞いは、シュレデ
ィンガー方程式で表される
−ℏ2
2𝑚𝑛
𝑑2𝜓
𝑑𝑥2= 𝐸𝜓 12 − 26
あるいは
𝑑2𝜓
𝑑𝑥2= −
2𝑚𝑛𝐸
ℏ2𝜓 12 − 27
ここで mnは有効質量、ħ ( = h/2π) はディラック定数(換算プラン
ク定数)、E は運動エネルギ、および ψ を粒子の波動関数である。
2mnE/ħ2 = k
2と置くと、以下のように単純化できる
𝑑2𝜓
𝑑𝑥2= −𝑘2𝜓 12 − 27′
式 12-27 のような斉次方程式の一般解は次のような形になる[3]。
𝜓 = 𝑒𝑚𝑥
これを式 12-27’に代入して(ここで i は虚数単位とする)
𝑚2𝑒𝑚𝑥 = −𝑘2𝑒𝑚𝑥 → 𝑚2 = −𝑘2
∴ 𝑚 = ±𝑖𝑘
よって一般解は
𝜓(𝑥) = 𝐴𝑒𝑖𝑘𝑥 + 𝐵𝑒−𝑖𝑘𝑥 𝑥 ≤ 0
𝜓(𝑥) = 𝐶𝑒𝑖𝑘𝑥 𝑥 + 𝐷𝑒−𝑖𝑘𝑥 𝑥 ≥ 𝑑
となるが x ≥ d のときは反射波がないので D = 0 として次の式を得
る。
𝜓(𝑥) = 𝐴𝑒𝑖𝑘𝑥 + 𝐵𝑒−𝑖𝑘𝑥 𝑥 ≤ 0, 12 − 28
𝜓(𝑥) = 𝐶𝑒𝑖𝑘𝑥 𝑥 ≥ 𝑑 12 − 29
ポテンシャル障壁内部のシュレディンガー方程式は
−ℏ2
2𝑚𝑒
𝑑2𝜓
𝑑𝑥2+ 𝑞𝑉0𝜓 = 𝐸𝜓 12 − 30
となり、𝛽2 ≡2𝑚𝑒(𝑞𝑉0−𝐸)
ℏ2 とおくと
𝑑2𝜓
𝑑𝑥2= 𝛽2𝜓 12 − 31
qV0 ‒ E > 0 のときの一般解は
𝜓(𝑥) = 𝐹𝑒𝛽𝑥 + 𝐺𝑒−𝛽𝑥 . 12 − 32
となる。これらの解のイメージを Fig. 12-14c に示す。x = 0 及び x = d での ψおよび dψ/dx が連続になる
というのが、境界条件で5つの係数(A、B、C、F、および G)にたいして 4 つの方程式しかないが、
遷移係数||C/A||2 ≡ (C/A)
*(C/A)((C/A)
*は(C/A)の共役複素数)について解くことができる。
d
Vacuum level
qV0
EC
EF EF
EV EV
EC
(a)
Energy qV(x)
C
B A
E
0 d
qV0
(b)
x
0 d
ψ(x)
(c)
x
Figure 12-14
Go to Home Page PHENITEC Technical Report
11 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
𝜓|0: 𝐴 + 𝐵 − 𝐹 − 𝐺 = 0 𝑑𝜓
𝑑𝑥|
0: 𝑖𝑘𝐴 − 𝑖𝑘𝐵 − 𝛽𝐹 + 𝛽𝐺 = 0
𝜓|𝑑: 𝐹𝑒𝛽𝑑 + 𝐺𝑒−𝛽𝑑 = 𝐶𝑒𝑖𝑘𝑑 𝑑𝜓
𝑑𝑥|
𝑑: 𝛽𝐹𝑒𝛽𝑑 − 𝛽𝐺𝑒−𝛽𝑑 = 𝑖𝑘𝐶𝑒𝑖𝑘𝑑
行列で表現すると
(
1 1 −1 −1𝑖𝑘 −𝑖𝑘 −𝛽 𝛽
00
00
𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑
) (
𝐴𝐵𝐹𝐺
) = (
00
𝐶𝑒𝑖𝑘𝑑
𝑖𝑘𝐶𝑒𝑖𝑘𝑑
).
クラメールの方法を使うと以下のように機械的な計算で解くことができる [4].
𝐴 =
|
0 1 −1 −10 −𝑖𝑘 −𝛽 𝛽
𝐶𝑒𝑖𝑘𝑑
𝑖𝑘𝐶𝑒𝑖𝑘𝑑
00
𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑
|
|
1 1 −1 −1𝑖𝑘 −𝑖𝑘 −𝛽 𝛽
00
00
𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑
|
=
|
0 1 −1 −10 −𝑖𝑘 −𝛽 𝛽
𝐶𝑒𝑖𝑘𝑑
0
00
𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 − 𝑖𝑘𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑 − 𝑖𝑘𝑒−𝛽𝑑
|
|
2 1 −1 −10 −𝑖𝑘 −𝛽 𝛽
00
00
𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑
|
=
𝐶𝑒𝑖𝑘𝑑 |
1 −1 −1−𝑖𝑘 −𝛽 𝛽
0 𝛽𝑒𝛽𝑑 − 𝑖𝑘𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑 − 𝑖𝑘𝑒−𝛽𝑑|
−2𝑖𝑘 |𝑒𝛽𝑑 𝑒−𝛽𝑑
𝛽𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑|=
𝐶𝑒𝑖𝑘𝑑 |
1 0 0−𝑖𝑘 −𝛽 − 𝑖𝑘 𝛽 − 𝑖𝑘
0 𝛽𝑒𝛽𝑑 − 𝑖𝑘𝑒𝛽𝑑 −𝛽𝑒−𝛽𝑑 − 𝑖𝑘𝑒−𝛽𝑑|
4𝑖𝑘𝛽
=𝐶𝑒𝑖𝑘𝑑{(𝛽 + 𝑖𝑘)(𝛽𝑒−𝛽𝑑 + 𝑖𝑘𝑒−𝛽𝑑) − (𝛽 − 𝑖𝑘)(𝛽𝑒𝛽𝑑 − 𝑖𝑘𝑒𝛽𝑑)}
4𝑖𝑘𝛽
=𝐶𝑒𝑖𝑘𝑑{𝛽2(𝑒−𝛽𝑑 − 𝑒𝛽𝑑) + 𝑖2𝑘𝛽(𝑒−𝛽𝑑 + 𝑒𝛽𝑑) + 𝑘2(𝑒𝛽𝑑 − 𝑒−𝛽𝑑)}
4𝑖𝑘𝛽
=𝐶𝑒𝑖𝑘𝑑{(𝑘2 − 𝛽2)(𝑒𝛽𝑑 − 𝑒−𝛽𝑑) + 𝑖2𝑘𝛽(𝑒−𝛽𝑑 + 𝑒𝛽𝑑)}
4𝑖𝑘𝛽
=𝐶𝑒𝑖𝑘𝑑{(𝑘2 − 𝛽2)(sinh 𝛽𝑑) + 𝑖2𝑘𝛽(cosh 𝛽𝑑)}
2𝑖𝑘𝛽 .
‖𝐴
𝐶‖
2
= (𝐴
𝐶)
∗
(𝐴
𝐶) =
(𝑘2 − 𝛽2)2(sinh 𝛽𝑑)2 + 4𝑘2𝛽2(cosh 𝛽𝑑)2
4𝑘2𝛽2
=(𝑘2 − 𝛽2)2(sinh 𝛽𝑑)2 + 4𝑘2𝛽2{1 + (sinh 𝛽𝑑)2}
4𝑘2𝛽2
=(𝑘2 + 𝛽2)2(sinh 𝛽𝑑)2 + 4𝑘2𝛽2
4𝑘2𝛽2
ここで, 𝑘2 + 𝛽2 =2𝑚𝑛𝑞𝑉0
ℏ2, 𝑘2𝛽2 =
4𝑚𝑛2
ℏ4𝐸(𝑞𝑉0 − 𝐸)
Go to Home Page PHENITEC Technical Report
12 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
‖𝐴
𝐶‖
2
=(𝑞𝑉0 sinh 𝛽𝑑)2
4𝐸(𝑞𝑉0 − 𝐸)+ 1 or |
𝐶
𝐴|
2
=1
1 +(𝑞𝑉0 sinh 𝛽𝑑)2
4𝐸(𝑞𝑉0 − 𝐸)
. 12 − 33
βd >> 1 ならば
‖𝐶
𝐴‖
2
=1
1 +(𝑞𝑉0)2 (𝑒𝛽𝑑 − 𝑒−𝛽𝑑)2 4⁄
4𝐸(𝑞𝑉0 − 𝐸)
≈1
1 +(𝑞𝑉0)2 𝑒2𝛽𝑑 4⁄4𝐸(𝑞𝑉0 − 𝐸)
≈ 𝑒−2𝛽𝑑 = exp [−2𝑑√2𝑚𝑛(𝑞𝑉0 − 𝐸) ℏ2⁄ ] . 12 − 34
12-3-2 絶縁体中の基本的伝導
トンネル電流は高電界下の絶縁の伝導メカニズムである。トンネル放出は、電子波動関数がポテンシ
ャルバリア障壁に浸み込むという量子力学効果である。式 12-34 によるとトンネル電流は遷移係数 e-2βd、
に比例する、ここで d は絶縁膜の厚さを示し、β ∝ (qV0 ‒ E)1/2
∝ {[E1 + (E2 ‒ qV)]/2}1/2である。{[E1 + (E2 ‒
qV)]/2}1/2は、平均バリア障壁高さで、E1と E2は Fig. 12-15a に示したバリアハイトで V はバイアス電圧で
ある。V が上昇すると、βが減少するので、遷移係数とトンネル電流が増える。Fig. 12-15a はダイレクト
トンネル、つまり絶縁体を完全にトンネルすることを示している。Fig 12-15b は Fowler-Nordheim (FN)ト
ンネルを表し、障壁幅の一部をトンネルする。この場合、平均障壁高さとトンネル距離が、ダイレクト
トンネルのそれより小さくなる。
Fig. 12-15c に示す熱電子放出(Schottky 放出)は金属-絶縁体障壁あるいは、半導体-絶縁体障壁を乗
り越えるエネルギを持った電子のキャリア輸送からくるプロセスである。障壁高さ、つまり、真空半導
体買う面 qχまたは金属-絶縁体界面 qϕBより高いエネルギを持つ電子密度に熱電子電流は比例する。それ
ゆえ、MOSキャパシタでは、熱電子電流は exp(‒qϕB /kT)に比例する。これは、障壁高さの減少および温
度上昇に対して、指数関数的に上昇する[5]。
Fig. 12-15d に示す Frenkel-Poole 放出は捕獲された電子が熱励起されて伝導帯へ入る現象である。この
放出は Schottky 放出と似ている。しかし、障壁高さはトラップポテンシャルウエルの深さとなる。低電
圧、高温で、電子が熱的に励起され孤立準位を次々にホッピングすることで電流が発生する。このメカ
ニズムは温度に指数関数的に依存するオーミック特性を生じさせる。
イオン伝導は、拡散プロセスと似ている。一般に、イオンを絶縁体に入れたり出したりすることが容
易ではないため、電界をかけている間、電流が時間とともに減少する。初期電流が流れた後正および負
の空間電荷が、金属-絶縁体および半導体-絶縁体界面近くに積みあがり、ポテンシャル分布が歪む原因に
なる。この結果 I-V 特性がヒステリシスを持つ。
EF
V
qϕB
EF
E1
E2
EF
EC
EV
EF
EC
EV
EF
EC
EV
EF
EC
EV
qϕB
EF EF
Oxide Oxide Oxide Oxide (a) (b) (c) (d)
Figure 12-15
Go to Home Page PHENITEC Technical Report
13 / 13
PHENITEC 2017/9/12 SEMICONDUCTOR
空間電荷制限電流は、補償電荷のない低ドープ半
導体または絶縁体に導入されてキャリアの結果起こ
る。この電流はバイアス電圧の 2 乗に比例する。
絶縁体に対する様々な伝導プロセスは、それぞれ
主流となる温度およびバイアス電圧範囲がある。Fig.
12-16 に 3 つの異なる絶縁体(Si3N4、Al2O3、および
SiO2)に対して、1000/T と電流密度の関係を示す[6]。
ここで伝導プロセスは3つの温度範囲に分けられる。
高温(及び高電界)では、電流 J1は Frenkel-Pool 放
出である。中間温度範囲の電流 J3はオーミク性を示
す。低温領域では伝導はトンネルに制限され、電流
J2 は温度依存性がない。また、絶縁体のエネルギギ
ャップ(Si3N4(4.7eV) < Al2O3(8.8eV) < SiO2(9eV))に
関係する障壁高さにトンネル電流は強く依存してい
ることが分かる。エネルギギャップの大きい方が電
流が少ない。SiO2の電流値は、Si3N4の電流値よりも 3 桁小さい。
しかしながら、高いエネルギを持ったキャリアが酸化膜を動くと、酸化膜中に欠陥をランダムに生成
する。欠陥密度がゲートから半導体間を連続チェーンで繋ぐほど濃くなったとき、導電パスができ、カ
タストロフィックな破壊が起こる[7]。この現象はすでに 8 巻(酸化膜のTDDBモデル)で解説してい
る。
参考文献
[1]S. M. SZE, M. K. LEE, Semiconductor Devices Physics and Technology, John Wiley & Sons Singapore Pte. Ltd.
P161 – 177 pp560 (2013)
[2]Norihiko Takahashi, Takahiro Yamasaki, and Chioko Kaneta, SiO Emission and Incorporation in Silicon Oxida-
tion Process Using Molecular Dynamics Method, ECS Trans. 28 (1), 361 (2010)
[3] JON MATHEWS, R. L. WALKER, MATHEMATICAL METHODS OF PHYSICS Second Edition, W. A. BEN-
JAMIN, INC., p6 ‒ 7 pp501 (1973)
[4] Howard Anton, Elementary Linear Algebra 10th Edition, WILEY, p94-113 pp558 (2010)
[5] Charles Kittel, Introduction to Solid State Physics EIGHTH EDITION, John Wiley & Sons, Inc., p495 ‒ 498 pp
680 (2005)
[6] S. M. Sze, K. K. Ng, Physics of Semiconductor Devices 3rd
ed., Wiley Interscience, p227-229 (2007)
[7] Masashi Minami and Yoichi Kamiura, Reliability Improvement in Silicon Dioxide, Material Science Forum Vol.
725 (2012) p231-234
1.E-11
1.E-10
1.E-09
1.E-08
1.E-07
1.E-06
1.E-05
1.E-04
2 3 4 5 6 7 8 9J
(A/c
m2)
1000/T (1/K)Figure 12-16
Si3N4 (E = 5.3×106 V-cm)
Al2O3 (E = 2.2×106 V-cm)
SiO2 (E = 6×106 V-cm)
J1
J3 J2
Total current = J1 + J2 + J3
Tunneling