his1 1 cmos
TRANSCRIPT
![Page 1: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/1.jpg)
G dl CMOS T h l iGrundlagen zur CMOS-Technologie
(Hochintegrierte Systeme I)
1
![Page 2: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/2.jpg)
Vorteile der CMOS Technik
• CMOS = Complementary Metal Oxide Semiconductor
Wesentliche Pluspunkte:• Niedrige Leistungsaufnahme• Niedrige Leistungsaufnahme• Gute Skalierbarkeit Was bedeutet „Skalierbarkeit“ ???• Hohe Geschwindigkeitg• Hohe Packungsdichte
2
![Page 3: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/3.jpg)
Der MOS-Transistor
• Symbole:G G t D D i S SG = Gate, D = Drain, S = Source
3
![Page 4: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/4.jpg)
Kennlinienfeld I
• Ausgang
IDS
VDS
VGS
Vt = threshold voltage = Schwellenspannung
4
![Page 5: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/5.jpg)
Kennlinienfeld II
• Eingang
Id = IDS
V = V eines n Kanal TransistorsVtn = Vt eines n-Kanal Transistors
5
![Page 6: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/6.jpg)
Typen von MOS-Transistoren I
• N- und P-Kanal, Enhancement und Depletion◦ Enhancement = Anreicherungstyp, Depletion = Verarmungstyp
6
![Page 7: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/7.jpg)
Typen von MOS-Transistoren II
• Physikalischer Aufbau eines N-Kanal-Transistors
Kanal: Ladungsträger = Elektronen
7
![Page 8: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/8.jpg)
Typen von MOS-Transistoren III
• Physikalischer Aufbau eines P-Kanal Transistors
Kanal: Ladungsträger = Löcher
8
![Page 9: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/9.jpg)
Stromgleichungen
• n-Kanal Transistor◦ (β = Verstärkungsfaktor, Leitfähigkeitskonstante)◦ Linearer Bereich (Triodenbereich, 0 < UDS < UGS - UT):
( ) ⎥⎦
⎤⎢⎣
⎡−⋅−⋅=
2
2DS
DSTGSDSUUUUI β ( ) ⎥
⎦⎢⎣ 2
◦ Sättigungsbereich ( 0 < UGS - UT < UDS ):
( )22 TGSDS UUI −⋅=β
9
![Page 10: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/10.jpg)
Geometrie des MOS-Transistors
Vom Designer beeinflussbare Größen:
LW⋅= 0ββ
L
0⋅
⋅=εμβ
K ligerLadungsträder eit Beweglichk
0 tox
=μ
β
ii ldi k
Kanal, im
0 2SiO
pn
⋅=
>
εεε
μμ
SiOorsGateisolat des Dicke 2
AW
tox =
)1060nm25 :(Beispiel 26
VA
LWtox
−=⇒= β
10
![Page 11: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/11.jpg)
Schaltereigenschaften I
Diagramm: Pass-Transistor mit Lastkapazität
US = VDD US = VSS
Uin = VSS Uout = VSS High-ZUS = VDD US = VSS
Uin = VSS High-Z Uout = VSS+ Utp
l it t L P l t Hi h P l hl ht“ l it t L P l hl ht Hi h P l t“
Uin = VDD Uout = VDD-Utn High-Z Uin = VDD High-Z Uout = VDD
⇒ „leitet Low-Pegel gut, High-Pegel schlecht“ ⇒ „leitet Low-Pegel schlecht, High-Pegel gut“
11
![Page 12: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/12.jpg)
Schaltereigenschaften II
• Merkregeln
Schaltereigenschaften von Enhancement-MOSFETsl ln-Kanal Typ p-Kanal Typ
leitet, falls Gatespannung hoch gegenüber Source
leitet, falls Gatespannung niedrig gegenüber Sourceg g g g
überträgt hohe Spannungspegel schlecht
niedrige Pegel gut
überträgthohe Spannungspegel gut
niedrige Pegel schlechtniedrige Pegel gut niedrige Pegel schlecht
12
![Page 13: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/13.jpg)
Der CMOS Inverter I
• Schaltereigenschaften
UIN n-Kanal
p-Kanal
UOUT
Vss sperrt leitet VddVdd leitet sperrt Vss
13
![Page 14: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/14.jpg)
Der CMOS Inverter II
• Schaltermodell
14
![Page 15: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/15.jpg)
Der CMOS Inverter III
• Übertragungsverhalten
15
![Page 16: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/16.jpg)
Physikalisches Layout I
• Elemente:◦ Komponenten:
Aktiv: MOS - TransistorPassiv: Widerstände Kapazitäten (parasitär)Passiv: Widerstände, Kapazitäten (parasitär)
◦ Verbindungsleitungen:g gPolysilizium, Aluminium (Metall, ggf. in mehreren Ebenen)
◦ Kontakte zwischen Ebenen
16
![Page 17: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/17.jpg)
Physikalisches Layout II
• Schaltbild, Layout, Prozess
17
![Page 18: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/18.jpg)
Physikalisches Layout III
• Schaltbild, Layout, Prozess
18
![Page 19: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/19.jpg)
Physikalisches Layout IV
• Varianten eines Inverters
Metal‐p+ Kontakt
M l
p‐Diffusion
MetalPolysilizium
Metal‐n+ K k
n‐Diffusion
Kontakt
19
![Page 20: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/20.jpg)
Symbolisches Layout
• Stickdiagramm
20
![Page 21: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/21.jpg)
Gatter I
• 2-fach NAND◦ Boolesche Funktion: 21 ininout ∧=
2fach NAND
in1 in2 out Qn1 Qn2 Qp1 Qp2
0 0 1 sperrt sperrt leitet leitet
0 1 1 sperrt leitet leitet sperrt
1 0 1 leitet sperrt sperrt leitet
1 1 0 leitet leitet sperrt sperrt
21
![Page 22: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/22.jpg)
Gatter II
• 3-fach NOR◦ Boolesche Funktion: 321 inininout ∨∨=
22
![Page 23: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/23.jpg)
Gatter III
• Gemeinsame Eigenschaften:
◦ Aufbau aus komplementärer Parallel-/Reihenschaltung◦ Begrenzte Kaskadierung serieller Transistoren◦ Begrenzte Kaskadierung serieller Transistoren◦ Vorzugsweise NANDs benutzen◦ Pro booleschen Term ein Transistorpaarp◦ Keine statische Stromaufnahme
23
![Page 24: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/24.jpg)
Komplexgatter (AOI)
• Aufwandsreduzierung• Boolesche Funktion: )())(( 54321 inininininout ∧∨∧∨=
24
![Page 25: His1 1 cmos](https://reader031.vdocuments.pub/reader031/viewer/2022022410/58e785721a28abe7528b5ccd/html5/thumbnails/25.jpg)
Transmission Gates
tl t 1 t 2 K l K lcntl trm1 trm2 n-Kanal p-Kanal0 hochohmig hochohmig sperrt sperrt1 =trm2 =trm1 leitet leitet
25