ic 元件與製程之可靠度分析
DESCRIPTION
IC 元件與製程之可靠度分析. 一、可靠度分析 ( Reliability Analysis) 二、影響元件之可靠度的主要因素 1. 熱載子效應 ( Hot-Carrier Effect) 2. 電子遷移效應 ( Electromigration) 3. 氧化矽膜之可靠度量測 ( Silicon-Oxide Film) 4. 元件縮小時之可靠度問題 ( Device Scaling) 5. CMOS 門閂閉鎖現象 ( COMS Latch-up) 6. 封裝技術之可靠度 ( Package Technology) - PowerPoint PPT PresentationTRANSCRIPT
1
ICIC 元件與製程之可靠度分析元件與製程之可靠度分析
一、可靠度分析 (Reliability Analysis)
二、影響元件之可靠度的主要因素1. 熱載子效應 (Hot-Carrier Effect)
2. 電子遷移效應 (Electromigration)
3. 氧化矽膜之可靠度量測 (Silicon-Oxide Film)
4. 元件縮小時之可靠度問題 (Device Scaling)
5. CMOS 門閂閉鎖現象 (COMS Latch-up)
6. 封裝技術之可靠度 (Package Technology)
三、故障之機率分析函數 四、可靠度測試方法 五、加速測試因子與取樣數
2
可靠度分析 可靠度分析 ((Reliability Analysis)Reliability Analysis)
• 可靠度分析：– 藉著研究元件的物理機制，並利
用數學統計之分析技巧，以進行元件評估改善之工作，期能完整地預測出元件之生命週期，再將其分析結果反應在製程上，求得製程參數的改進，如此更可確保元件衰退期的延緩，降低隱藏式之缺陷，而最終目的是提高產品的良率 。
• 影響元件之可靠度的主要因素：1. 熱載子效應2. 電子遷移效應3. 氧化矽膜之可靠度量測4. 元件縮小時之可靠度問題 5. CMOS 門閂閉鎖現象6. 封裝技術之可靠度
3
熱載子效應 熱載子效應 ((Hot-Carrier Effects, HCE)Hot-Carrier Effects, HCE)
• 熱載子效應– 係指元件通道電場產生的熱載子所造成元件
性能退化影響之效應。– 「熱載子」即為帶有能量的載子 ( 包括電子
與電洞 ); 當載子所具有的能量大於 Si-SiO2
的能障時 ( 大約 3.l eV 對電子， 4.8 eV 對電洞 ) ，就有機會越過 Si-SiO2的介面而成閘極電流，此種現象稱為熱載子的注入(Injection) 。
• 熱載子注入模型 ：– 通道熱電子模型 (Channel Hot Carrier)– 基板熱電子模型 (Substrate Hot Electron)– 二次產生熱電子模型 (Secondary Generated
Hot Electron)– 汲極累增熱載子 (Drain Avalanche Hot
Carrier)
• 一般造成元件退化的主要是汲極累增熱載子 (DAHC) 模型（如右圖說明）
– 一般多用基座電流 (Isub) 作為監控指標，電流愈大表示 DHAC 反應愈激烈。測試時多使用最大基座電流。
• 實驗結果顯示 n-MOS 元件退化主要是由閘極氧化膜界面陷阱產生所造成。
MOS 元件因高電場 ( ～ 200KV/cm) 下，通道電子獲得足夠能量而產生撞擊游離化效應，此時大部份的電子是流向汲極，而大部份的電洞則由基板收集，但還有部份因碰撞而轉向與電子結合。電洞在仍有足夠能量過 Si-SiO2 ，能障情形下，注入閘極氧化膜。
4
電子遷移效應 電子遷移效應 ((Electromigration, EM)Electromigration, EM)
• 電子遷移現象 (Electmigration, EM)– 一種因為電子流的撞擊使金屬原子產
生移位的效應。– 原子移位後在原處產生空位
(Vacancy) ，導致金屬連接線的斷線；也可能聚集而產生突丘 (Hillock)與突鬚 (Whisker) 使金屬線問的短路。
• 電子遷移之測試方法 – 主要係採用定電流的加速方法，而以
斷路或短路的發生為故障發生時間。 – 生命期模型經驗公式：
MTTF ＝ AJ-nexp Ea/kT 。– 電子遷移的故障機率分佈是符合 Log-
normal 之分佈函數。 • 應力遷移 (Stress Migration)
– 當線寬愈綑時，不同材料係數 ( 如熱膨脹係數，彈性係數 ) 產生的應力(Stress) 會使金屬線形成空洞 (Void)或原子積聚而產生斷路或短路的故障。
鋁金屬電子遷移現象之示意圖， V 符號為空洞 (Void) 缺陷，而在二個或者更多晶粒交接處有三交點 (Triple Point) ，是發生電子遷移效應之位置
5
氧化矽膜之可靠度量測 氧化矽膜之可靠度量測 (1)(1)
• 氧化矽膜主要之功能：– 電性的絕緣，擴散及離子佈值時之光罩
(Mask) ，保護元件表面。• 當氧化矽膜的絕緣特性不良時，漏電流過
高時，即稱為故障。– 任何閘極氧化膜發生故障時，都可能導致
元件故障而影響到整個電路的正常運作及產品良率。
• 測試氧化膜生命週期之方法：(1) 介電質隨時間而崩潰 (Time-Dependent Dielectric Breakdown, TDDB)
– 加一固定電壓，記錄氧化矽膜之電流及崩潰時間，再用數學統計方式來預估其生命週期時間。
(2) 崩潰電荷 (Breakdown Charge, QBD) – 所加的固定電流和測試時之崩潰時間的乘積，即所謂崩潰電荷。
– QBD的測試結果比較不曾因測試方法的不同而有所差異。
圖 (a) 是 TDDE 之量測技巧，由固定電壓量測方式，偵測出其漏電流及崩潰時間而得。
圖 (b) 是崩潰電荷 QBD 之量測方式，由 F-N穿透時之固定電流，偵測其崩潰時間而得 。
6
氧化矽膜之可靠度量測 氧化矽膜之可靠度量測 (2)(2)
• 氧化矽膜崩潰之機制 ：– 正電荷 (Positive Charge) 缺陷
• 在接近氧化矽和矽之界面處 (陰極電板處 )有一些正電荷之缺陷，導致能帶圖往下降，使得接在陰極處之矽基座內電子可注入或穿透氧化矽膜，而造成崩潰。
– 陷阱 (Trap) 缺陷 • 氧化矽膜內有介電面缺陷電荷 (Interface
Trapped Charge)、氧化矽之固定電荷(Oxide Fixed Charge)、氧化矽缺陷電荷(Oxide Trapped Charge) 與移動離子電荷(Mobile Ionic Charge) 。缺障愈多，愈容易使電荷過度集中，導到電場分佈不均勻而造成可靠度之間題。
– 弱污點 (Weak spot) 缺陷• 正電荷被較弱之污點陷阱處所抓住，造成
能帶圖往下彎曲，致使電子能更有效穿越能障。
• 這種缺陷大部份是來自製程上之污染、雜質、金屬物與有機物之殘留、製程上所衍生之破壞。
(a) 是氧化矽膜崩潰之機制
(b) 則是正電荷缺陷產生時，能帶圖之變化情形
7
氧化矽膜之可靠度量測 氧化矽膜之可靠度量測 (3)(3)
• 氧化矽膜之故障模式– 以 I-V曲線之崩潰電場大小來區分
A 型式 ----針孔 (Pin-hole) 模式– 崩潰電場通常是小於 2MV/cm ，此類之氧化
膜會造成產品良率的損大，可在產品預燒檢測時被偵測出來 。
B 型式 ----異質性崩潰 (Extrinsic Breakdown)– 崩潰電場大於 2MV/cm ，小於 8MV/cm 。– 此模式類之崩潰常和外面因子有關，模式 B
之薄膜隱藏著隨時都會故障之危機，故又稱為隱藏式之缺陷。
– B 模式之薄膜是採用較大面積之量測。
C 型式 ----本質性崩潰 (Intrinsic Breakdown)– 崩潰電場在 8MV/cm條件以上– 此類之崩潰行為是材料本身特性所限制住，
此型之氧化矽膜，不太容易發生可靠度之問題 。
– C 模式之薄膜則用較小之測試面積 。
崩潰模式之定義 :A 型式為小於 2MV/cm;B 型式則為小於 8MV/cm 大於 2MV/cmC 型式為大於 8MV/cm
8
氧化矽膜之可靠度量測 氧化矽膜之可靠度量測 (4)(4)
• 電場強度 (Eox) 測試– 量測氧化矽膜的絕緣特性。– 一般以加上斜波電壓 (ramp voltage) 後量
測電流之方式進行。當造成電流突增時之電場，即為崩潰電場。
• 斜坡電壓和電流之測試方法 ：– QBD量測是氧化矽膜品質之重要指標。– QBD測試除了用定電流之測試方式，也需要用斜電起和斜波電流來測試，來加強可靠度之測試結果。
– 由於斜波電壓是由小到大，故可以兼顧測試時間與體質比較弱之氧化膜之特性( 如 B 形式之氧化膜元件 ) ，使之完全反應在可靠度之失效元件分佈圖上。 斜波電壓與時間之關係圖。
其中斜波增加率為小於 101/2倍 /秒，以 15% 電壓突增為比較理想。
9
元件縮小元件縮小 ((Device Scaling)Device Scaling) 之可靠度問題之可靠度問題
• 縮小因素 (Scaling Factor) k ：– 如元件尺寸有 20% 之縮小比例時， k
之定義為 1.20 。
• 熱載子現象之元件縮小效應 : – 由基座電流 (Isub) 決定
– △τ~
• 電子遷移效應之元件縮小現象– 由汲極電流決定– MTF ~ k-6
• 應力遷移現象之元件尺寸縮小效應 :
– △τ ~ k-3
• 氧化矽厚度變薄之可靠度問題 :
– τ( 縮小 )/τ(未縮小 )= exp [- (k-1)
1
1exp
k
mB
m
10
CMOSCMOS 門閂閉鎖門閂閉鎖 ((Latch-up)Latch-up) 現象現象
• 閉鎖現象 (latch-Up)– CMOS 元件中，由於寄生之 p-n-p-n四層電晶體
所產生類似閘流體之矽控整流器之閉鎖效應。• 閉鎖現象發生之可能因子：
– (1) 當外來雜訊或者額外之外部電壓加在輸出瑞或輸入端，就可能造成 CMOS 元件之閉鎖；這是最常發生 CMOS 元件閉鎖之主要原因。
– (2) 當外部輻射線及高能量電子之撞擊離子現南發生，產生不正常的電流通過矽塊材基座內，也曾有閉鎖現象的發生
– (3) 或外加電源供應器之電壓瞬間變化，造成電流遷移至基座塊材料
– (4) 當 p井內之基座塊材之接面崩潰造成大量的電流及偏壓。
• 防止 CMOS 元件閉鎖之方法：– 護環式– p- on p++之磊晶片– 修改製程參數
CMOS 電晶體中之閉鎖問題其中塊材有 p-n-p (Q1) 電晶體， p 井內有 n-p-n (Q2) 電晶體，彼此連接成 pnpn 寄生閘流體 。
11
封裝技術封裝技術 ((Packaging Technology)Packaging Technology) 之可靠度之可靠度
• 封裝技術之可靠度的影響因素：– 晶片貼合 (Die Bonding)
– 焊接技術 (Wire Bonding)
– 密封技術 (Sealing)
– 膠封 (Encapsulate)
• 右圖塑膠封裝技術中，有關影響元件失效之因素。
– 其中之原裝時之龜裂現象 (Crack) ，將導致水氣滲入 IC 元件中，而用高分子之聚亞醯胺 (Polyimide) ，因分子很大，可吸入 α輻射，使其影響度降至最低。
– 銲接時材料，銲墊表面之污染、錫膏量，錫球之平整度、基板及承載體的水平度 ; 以及熔焊時間等等諸多因素。
封裝搬術之可靠度問題之示意圖 :如封裝技術材料之龜裂問題、晶片龜裂、塑膠複合模子問題、晶片之保護層、球形接點破碎、及脫屑(Delamination) 問題…等。
12
故障之機率分析函數故障之機率分析函數
• 故障之機率分佈函數之功用：– 運用故障之機率分佈函數及其分析技巧，
經由適當的測試方法驗證、量化與反應結製程或元件控制與設計上，以進行元件評估改善之工作。
• 可靠度 R(t) – 單位時間內，在某特定工作條件下，元件
仍然處於正常工作之機率。• 累積故障分佈函數 (Cumulation
Distribution Function of Failure, CDF) F(t) – 在單位時間內產品，累積之總故障機率 F(t)
函數。– 二者之相對關係為 R(t) + F(t) = 1 ，其中
• 故障機率密度函數 (Probability Density Function of Failture ， PDF) f(t)
– 在某一時間 t 時，產品發生故障的機率。
• 瞬間故障率 (Instantaneous Failure Rate ) (t)
– 某一特定時間，產品瞬間故障率，它是PDF 故障率和前一段時間之可靠度之比。
– 當可靠度為趨近 1 時，瞬間故障率 = f(t) 。• 單位時間之故障率 (Failure In Time ) FIT
– 1 FIT 表示 109 元件 - 小時之倒數– 1 FIT = [109 元件 - 小時 ]-1
• 當瞬間故障率 λ 為定值時 ，– R(t) ＝ exp( － t)– MTTF ＝ 1/ – F(t) ＝ 1-e- t
• 因為當 F(t) = ½ 時， t 則稱為 lifetime 。F(t) ＝ 1-e- t = ½
t = ln2/
'dttftFt
tF
tf
tR
tf
10
13
故障情形之分類與統計分析故障情形之分類與統計分析
• 故障情形之分類：故障率之浴缸曲線 (Bath-Tub Curve)
– 早夭期 (Early Failure ) ：操作時間短便故障。 CMOS 之閉鎖複象則處於製造商之早夭期便會偵測出來。
– 穩定期 (Useful Life)– 元件衰退期 (Wearout Life) ：操作時間比較長者。電子遷移現象和熱載子效應，通常在產品使用甚久之衰退期才會發生。
• 故障情形之統計分析 ：– 指數型之分佈函數
• 使用在使用者之穩定期– Log-normal 分佈函數
• 用在操作時間很長之衰退老化期之分析，如電子遷移現象，熱載子效應及封裝技術。
– Weibull 分佈函數• WeIbull 分佈大部份用來預測早天期
之產品可靠度問題。
14
可靠度測試方法可靠度測試方法
可靠度測試方法：• 中高溫操作生命測試 (High
Temperature Operating Life ， HTOL)– 可求出氧化矽、塊材矽基座及金屬離
子之污染 。• 低溫操作生命測試 (Low Temperature
Operating Life Test, LTOL)– 可算出熱電子效應。
• 自動劈開測試 (Autoclave Test, Pressure Cooker)
– 驗正塑膠封裝技術之可靠度及金屬連線與銲墊的腐蝕問題
• 溫濕度測試 (Temperature/Humidity with Bias Test )
– 通常加上直流偏壓，而記錄其電性行為之可靠度。
• 溫度週期和熱撞擊 (Temperature Cycle and Thermal Shock)
– 可來預測封裝時之缺陷，如應力不平衡，晶粒貼合，焊接線及封裝龜裂等問題。
• 高溫儲存測試 (High Temperature Storage)
– 可來加速測試機械封裝應力，構裝時之缺陷及金 /鋁之銲接現象
15
加速測試因子與取樣數加速測試因子與取樣數
• 電壓加速因子 (Voltage Acceleration Factor, VAF) :
–
其中 η 約為 1 ～ 2,Vfield是正常工作下之電壓，如 3.3V 或者 5V ， Vstress是要加速測試時所加之電壓。
• 溫度加速因子 (Temperature Acceleration Factor, TAF) :
–
其中 Ea值約為 0.3eV( 以氧化矽為例子 ) ， Tfield是正常之操作溫度，而 Tstress則是要加速試之特殊溫度。
• 溼度和溫度之加速因子 (Humidity and Temperature Acceleration Factor, HTAF)
–
其中 n值約為 2至 3 ， H2 和 H1分別是溫度T2 和 T1之濕度， Ea=0.5 ～ 0.9( 封裝技術 ) 。
• 可透過各項加速因子，來決定取樣之樣品數。
• 舉例說明：– 高溫加速老化之預燒程序 (Burn-in Process) ：
Vfield = 3.3V ， Vstress = 4.6V
Tfield = 323K (50 )℃ ， Tstress = 398K (125 )℃Ea= 0.3eVη=1.2k = 8.62x10-5 eV/°K 所以 VAF=36.3 ，而 TATF=7.6故樣本大小 ( Sample Size, SS) 為
結論 : 假如故障率只能容許 20 FIT 故障，而其標準工時數為 1008 小時，所以取樣之樣品數目要 180顆，便可以完成整個高溫加速老化測試。
1806.73.36100820
1
TAFVAFhrstFITSS
stressfield
k
E
TTeTAF
a 11
21
11
1
2 TTk
En a
eH
HHTAF
fieldstress VVVAF 10