IC LAYOUT IC LAYOUT 设计基础设计基础

ELLA WUELLA WU ，， 2008.12008.1

目录目录 LAYOUT WhatLAYOUT What ，， Why and WhenWhy and When LAYOUT LAYOUT 工具的环境设置工具的环境设置 Virtuso Virtuso 使用步骤介绍使用步骤介绍 Virtuso Virtuso 快捷键介绍及常用操作快捷键介绍及常用操作 常见器件简介常见器件简介 层次的介绍层次的介绍 Design RuleDesign Rule LAYOUT LAYOUT 技巧浅谈技巧浅谈 DRCDRC ，， LVSLVS ，， PEXPEX GDSII GDSII 的导出的导出 几个简单的例子几个简单的例子

1.LAYOUT What1.LAYOUT What ，， Why and WhenWhy and When

什么是版图？什么是版图？

版图是指在半导体工艺制造过程之前，将工版图是指在半导体工艺制造过程之前，将工艺进程中的各个步骤所需要用到的掩膜板艺进程中的各个步骤所需要用到的掩膜板形状用层次的概念反映出来的一种图形形状用层次的概念反映出来的一种图形

画好的版图：画好的版图：

整个芯片：整个芯片：

为什么要用到版图？为什么要用到版图？

工艺生产工厂无法直接从电路设计图看工艺生产工厂无法直接从电路设计图看出应该怎样制造芯片。版图是电路设计和出应该怎样制造芯片。版图是电路设计和工艺生产之间的一种转换，它将电路“翻工艺生产之间的一种转换，它将电路“翻译”成工厂可以看得懂的符号，以便生产译”成工厂可以看得懂的符号，以便生产出设计者所需要的芯片。 出设计者所需要的芯片。

版图设计在什么时候？版图设计在什么时候？

ICIC 设计的流程：设计的流程：系统设计系统设计 ==== 》电路设计》电路设计 ==== 》版图设计》版图设计 ==

== 》工艺生产》工艺生产 ==== 》测试》测试

LAYOUT LAYOUT 工具的环境设置工具的环境设置

LAYOUT LAYOUT 使用使用 Candence Candence 下的下的 VirtusoVirtuso 工工具具

其环境设置主要有以下几个步骤：其环境设置主要有以下几个步骤：1.1. 创建工作目录创建工作目录2.2. 拷贝拷贝 .cdsinit .cdsinit 到根目录下到根目录下3.3. 拷贝 拷贝 techfile.tf techfile.tf 以及以及 display.drfdisplay.drf 文件到工文件到工

作目录作目录4.4. 配置工艺库路径配置工艺库路径

1.1. 创建工作目录创建工作目录

创建工具的启动目录，即工作目录 创建工具的启动目录，即工作目录

[ 例 ] ： mkdir project↙

2.2. 将将 (.cdsinit)(.cdsinit) 拷贝到根目录拷贝到根目录

执行命令执行命令 instdir,instdir, 得到安装目录得到安装目录 .cdsinit.cdsinit 文件在安装目录下的文件在安装目录下的 cdsusercdsuser 中，中，

将其拷贝到自己的根目录下将其拷贝到自己的根目录下 cd cd 安装目录安装目录 cp ./cdsuser/.cdsinit ~/cp ./cdsuser/.cdsinit ~/

这样，版图中可以使用快捷键这样，版图中可以使用快捷键

3.3. 拷贝拷贝 techfile.tf techfile.tf 及及 display.ddisplay.drfrf 文件文件

拷贝拷贝 techfile.tf techfile.tf 及及 display.drfdisplay.drf 文件到根目文件到根目录录

techfile.tf techfile.tf 文件：记录层次信息等的工艺文文件：记录层次信息等的工艺文件件

Display.drfDisplay.drf 文件：记录显示信息的文件文件：记录显示信息的文件

配置工艺库路径：配置工艺库路径： 在在 Library Path EditorLibrary Path Editor 中指定工艺库路径。该步的操作中指定工艺库路径。该步的操作

结果将保存到工作目录下的结果将保存到工作目录下的 cds.libcds.lib 文件中。文件中。『注意『注意 11 』：所有的库或其他任何一个设计目录要被所启』：所有的库或其他任何一个设计目录要被所启

动的动的 CIWCIW 所使用，都必须使用前先在工作目录下的所使用，都必须使用前先在工作目录下的 cds.cds.liblib 文件作定义，指明其引用名称（在文件作定义，指明其引用名称（在 cadencecadence 环境中的环境中的标识名）及绝对路径。标识名）及绝对路径。

『注意『注意 22 』为了能使用』为了能使用 CadenceCadence 自带的一些库（如画电路自带的一些库（如画电路图时的图时的 Basic symbolsBasic symbols ），需要在），需要在 cds.libcds.lib 文件的开头部文件的开头部分添加 “分添加 “ INCLUDE <INCLUDE < 工具工具 ICIC 的安装目录的安装目录 >/share/cds>/share/cdssetup/cds.lib” . setup/cds.lib” . 在命令行中输入在命令行中输入 instdirinstdir 可查看工具可查看工具 ICIC的可执行程序所在目录。的可执行程序所在目录。 [[ 例例 ]] 在线路组在线路组 ic_linuxic_linux 上命上命令行模式输入令行模式输入 instdirinstdir 可得到：可得到： /usr/cadence/ic5033/to/usr/cadence/ic5033/tools.lnx86/dfIIols.lnx86/dfII ，则工具，则工具 ICIC 的安装目录为的安装目录为 /usr/cadence//usr/cadence/ic5033/,ic5033/, 需要添加的内容为”需要添加的内容为” INCLUDE /usr/cadence/iINCLUDE /usr/cadence/ic5033/share/cdssetup/cds.lib”c5033/share/cdssetup/cds.lib”

3. Virtuso 3. Virtuso 使用步骤介绍使用步骤介绍

进入进入 LINIX,LINIX, 进入自己的用户进入自己的用户 启动启动 CandenceCandence 建立新的设计库建立新的设计库

1.1. 进入进入 LINIXLINIX

远程登陆的方法有很多，比如利用远程登陆的方法有很多，比如利用 ExceedExceed ，，Xmanager, VNCXmanager, VNC 或或 SSH Secure Shell CliSSH Secure Shell Clientent 等远程终端方法登录 等远程终端方法登录

2.2. 启动启动 CandenceCandence

右键—〉 Tools- 〉 Terminal

进入工作目录，用进入工作目录，用 icfb&icfb& 启动启动 Candence.Candence.例：例： cd projectcd project icfb&icfb&

在“在“ icfb”icfb” 窗口，窗口， Tools—Tools— 〉〉 Library ManagLibrary Manager er

在“在“ Library Manager ”Library Manager ” 窗口，窗口， File—File— 〉〉 NewNew—— 〉〉 Library/Cell ViewLibrary/Cell View 建立新的库和单元 建立新的库和单元

在在 Cell Name Cell Name 里给自己将要建立的版图里给自己将要建立的版图单元命名，在单元命名，在 tool tool 里选择“里选择“ VIRTUOSO” VIRTUOSO”

进入进入 VirtuosoVirtuoso 界面 界面

4.Virtuso4.Virtuso 快捷键及常用操作快捷键及常用操作 f:f: 全景图全景图 ctrlctrl ＋＋ zz ：放大：放大 shiftshift ＋＋ zz ：缩小：缩小 shiftshift ＋＋ ff ：详细版图（非：详细版图（非 symbolsymbol ）） uu ：： undoundo ww ：上一界面：上一界面 ii ：调用器件：调用器件 qq ：看属性：看属性 rr ：画矩形：画矩形 pp ：固定长度的可折线：固定长度的可折线 ll ：： lable lable 标注端口、电源、地等。所标识的金属层，用该层标注端口、电源、地等。所标识的金属层，用该层 TEXTEX

TT 层标识。如，层标识。如， M6M6 层金属则选择层金属则选择 M6TEXTM6TEXT 层。层。 s:s: 拉伸收缩拉伸收缩

ShiftShift ＋＋ CC ：把线断开（注意：先选中线，再操作）：把线断开（注意：先选中线，再操作） ShiftShift ＋＋ M: mergeM: merge （同上，先选中线）（同上，先选中线） kk ：标尺：标尺 shiftshift ＋＋ kk ：取消标尺：取消标尺 器件旋转：器件旋转： qq －》选－》选 rotaterotate 度数－》度数－》 ApplyApply 对于已选器件：“对于已选器件：“ M“ M“ 左键 右键旋转左键 右键旋转 g:g:格点 鼠标在各格点移动 一般不用 如果取消，则再按一次“格点 鼠标在各格点移动 一般不用 如果取消，则再按一次“ g”g” shift+x: shift+x: 进入调用器件的下层 进入调用器件的下层 shiftshift ＋＋ bb ：返回上层：返回上层 F3F3 ：在选择了操作命令后，按：在选择了操作命令后，按 F3F3 可以显示旋转，宽度调整等被操可以显示旋转，宽度调整等被操

作器件特性。该键很有用。作器件特性。该键很有用。 UndoUndo 默认为一步。若要增加次数，在默认为一步。若要增加次数，在 ICFBICFB 窗口的窗口的 OPTIONSOPTIONS 里选里选

择择 USER PREFERENCESUSER PREFERENCES ，改变，改变 undoundo 次数。次数。

常用操作：常用操作：

左边的窗口为“ LSW” 窗口。AV:all view NV:no view AS:all select NS:none select（在连线时，可以先选 NV ，所有层次都看不见，再选中需要连线的层次， 则版图上只显示该层，方便连线。需要修改时，可以选 NS,再选择需要修改的层次，方便改动。按右键选择活动的层次。）下面为各层。可自己修改，添加删除。

常见操作：常见操作： 打散单元：打散单元： EDIT->HIERARCHY->FLATTEN->EDIT->HIERARCHY->FLATTEN->

FLATTEN PCELLSFLATTEN PCELLS 完成版图后标端口：完成版图后标端口： CREAT->PINS FROM LACREAT->PINS FROM LA

BLESBLES DRCDRC 以后找错误：以后找错误： VERITY->MARKERS->FINVERITY->MARKERS->FIN

DD SS 操作中，先按“操作中，先按“ s”s” ，再选择需要，再选择需要 strentchstrentch 的的

部分，再拉伸。部分，再拉伸。 ShiftShift ＋＋ cc 操作中，需要先选中需要操作中，需要先选中需要 CUTCUT 的线条。的线条。 在做在做 GUARDRINGGUARDRING 里面，可以选择里面，可以选择 NDIFF_M1NDIFF_M1 ，，

选择一定的选择一定的 rowrow 和和 coloumcoloum ，注意此时选择其中，注意此时选择其中的”的” CONTACT“CONTACT“ 的行和列，这样就可以直接构的行和列，这样就可以直接构成成 guardingguarding 。。

5.5. 常见器件：常见器件：

MOSMOS 器件：器件：

MOSMOS 器件的属性：器件的属性：

二极管二极管

三极管三极管

电容电容

电感电感

电阻：电阻：

电阻的属性电阻的属性

PADPAD ：：

6.6. 层次的介绍层次的介绍

LAYOUTLAYOUT 中需要设计各个层次。前面已经中需要设计各个层次。前面已经说过，版图是指在半导体工艺制造过程之说过，版图是指在半导体工艺制造过程之前，将工艺进程中的各个步骤所需要用到前，将工艺进程中的各个步骤所需要用到的掩膜板形状用层次的概念反映出来的一的掩膜板形状用层次的概念反映出来的一种图形。那么，才版图中究竟有多少层次？种图形。那么，才版图中究竟有多少层次？最常用的一些层次是什么？最常用的一些层次是什么？

一般的工艺中，涉及的层次通常上三位数，全部了解一般的工艺中，涉及的层次通常上三位数，全部了解这些层次看起来有些恐怖。但是，不要慌张，我们实这些层次看起来有些恐怖。但是，不要慌张，我们实际上需要了解的层次并没那么多。际上需要了解的层次并没那么多。

比较重要的一些层次：比较重要的一些层次： DIFFDIFF 层：层： diffusion,diffusion, 和和 PPLUSPPLUS ，， NPLUSNPLUS 一起一起

使用组成使用组成 P-DIFFP-DIFF ，， N-DIFFN-DIFF 层，表示层，表示 P+P+ ，， N+N+ PPLUSPPLUS ，， NPLUSNPLUS 层层 NWELLNWELL 层：层： NN阱，不仅用在制造阱，不仅用在制造 PP型器件，常型器件，常

在隔离的时候也看到它在隔离的时候也看到它 POLYPOLY 层：没有层：没有 POLYPOLY就没有就没有 MOSMOS管。栅的层管。栅的层

次。也可做互连线。次。也可做互连线。 METALMETAL 层：金属层次。器件之间的连接必须依层：金属层次。器件之间的连接必须依靠它们靠它们

CONTACT,VIACONTACT,VIA 层：层： POLYPOLY 和和 DIFFDIFF 和和 M1M1 的连的连接用接用 CONTACTCONTACT ，金属和金属之间的连接用，金属和金属之间的连接用 VIVIAA

Design Rule:Design Rule:

设计规则包含的主要内容：设计规则包含的主要内容： 最小延伸：主要指多晶硅必须伸出有源区最小延伸：主要指多晶硅必须伸出有源区 最小宽度：在线画好后，添加最小宽度：在线画好后，添加 CONTACTCONTACT与与 VV

IAIA 等时，可能会因为位置摆放问题导致最小线等时，可能会因为位置摆放问题导致最小线宽不符合要求。宽不符合要求。

最小间距：不仅要注意各层自己的间距，如最小间距：不仅要注意各层自己的间距，如 MMETEL1ETEL1与与 METEL1METEL1连线间间距，还要注意不连线间间距，还要注意不同层之间间距符合设计规则。同层之间间距符合设计规则。

最小包围：由于要满足内层的最小宽度以及外最小包围：由于要满足内层的最小宽度以及外层与内层的最小包围，因此在连接部分等处要层与内层的最小包围，因此在连接部分等处要求内层材料比原先宽度增加一些。求内层材料比原先宽度增加一些。

心得：心得：

每个工艺的设计规则很多，不可能每换每个工艺的设计规则很多，不可能每换一个工艺就将新的工艺全部背出来。应该一个工艺就将新的工艺全部背出来。应该了解最重要的规则，同时学会查找设计规了解最重要的规则，同时学会查找设计规则，特别是当则，特别是当 DRCDRC 告诉你有错的时候。告诉你有错的时候。

下面，就让我们来：下面，就让我们来：1.1. 了解一下最重要的一些你需要记住的规则了解一下最重要的一些你需要记住的规则2.2.学会查找设计规则学会查找设计规则

常见设计规则：常见设计规则：

1.1. 各层金属之间的距离和金属本身的最小各层金属之间的距离和金属本身的最小距离。距离。

2.2. 各各 VIAVIA 和和 CONTACTCONTACT 的大小，包络尺的大小，包络尺寸，间距等寸，间距等

3.3. 和和 NWELLNWELL ，， DIFFDIFF 相关的一些规则相关的一些规则

看懂设计规则文件：看懂设计规则文件：

先看一眼目录：你可以轻松的找到你想知道的层次的设计规则。如： N-WELL RULE ，在 13页； Poly Rule 在 20页；Metal2 Rule, 在 38页。

然后，让我们翻到想找的那一页：然后，让我们翻到想找的那一页：如，如， Metal2 ruleMetal2 rule先看看图，很容易看到，在金属的宽度，间距，包围等属性上，都有一些符号，如M2 和 M2 之间的距离为“ B” ，再去查看上面的文字：有 B 的一行：M2.S.1 ： Minimum space Between two M2 regionB 0.40因此，金属层 2 之间的最小间距是 0.4UM 。

当你做 DRC 的时候发现有报错却不知道到底错在哪里，请记下报错的层次，如 M2.W.1 ，再返回到设计规则文件中来找到它。

8.Layout 8.Layout 技巧浅谈技巧浅谈

布局布线布局布线 电路寄生电路寄生 噪声问题噪声问题 匹配和对称匹配和对称 敏感线处理敏感线处理 ELLAELLA 的一些心得的一些心得

布局布线：布局布线： 版图的布局：版图的布局： 版图的布局，是需要在真正着手使用快捷键版图的布局，是需要在真正着手使用快捷键

之前好好考虑的问题。它涉及到以下主要方之前好好考虑的问题。它涉及到以下主要方面：面：

1.1.整个芯片信号流动的方向。整个芯片信号流动的方向。 如果我们的系统是如果我们的系统是 A-A- 》》 B-B- 》》 C-C- 》》 D D

那么以下的布局，你应该会知道哪个更好：那么以下的布局，你应该会知道哪个更好：

CA B D A DB C

2.2. 根据根据 IOIO 口的分配。口的分配。 如果输入口放在左边，那么显然输入模如果输入口放在左边，那么显然输入模块应该放在那附近而不要倔强的躲在它处块应该放在那附近而不要倔强的躲在它处

主要的原则就是：走线要短主要的原则就是：走线要短

3.3. 根据噪声来处理。根据噪声来处理。 将噪声比较大的模块和其他模块放远一将噪声比较大的模块和其他模块放远一点，特别是那些需要安静的模块。别吵着点，特别是那些需要安静的模块。别吵着了他们。了他们。

器件布局：器件布局：

器件的布局重要考虑到走线要短，对称性器件的布局重要考虑到走线要短，对称性问题的考虑以及敏感线的考虑。某些问题问题的考虑以及敏感线的考虑。某些问题在后面的内容中会有详细的介绍。在后面的内容中会有详细的介绍。

布线：布线：

1.1. 电源线电源线

2.2. 地线地线

3.3. 多层金属版图的互连多层金属版图的互连

布局布线的心得：布局布线的心得： 布局布线是一个全局问题。在画较大的电路时候是很重布局布线是一个全局问题。在画较大的电路时候是很重

要的。首先确定各模块的位置，在确定位置的时候需要要的。首先确定各模块的位置，在确定位置的时候需要考虑的问题主要有：各输入输出之间的连线最短，最方考虑的问题主要有：各输入输出之间的连线最短，最方便；各模块接出去连便；各模块接出去连 PADPAD 的各端口方便；高频线距离尽的各端口方便；高频线距离尽量短；输入输出之间相隔比较远等。这些问题需要在着量短；输入输出之间相隔比较远等。这些问题需要在着手画各模块之前先有个安排。在画好各模块后摆放时会手画各模块之前先有个安排。在画好各模块后摆放时会做调整，但大局不变。做调整，但大局不变。

连线一般的规则是单数层金属和双数层金属垂直，比如连线一般的规则是单数层金属和双数层金属垂直，比如一三五层连水平；二四六层连垂直。但这样的主要目的一三五层连水平；二四六层连垂直。但这样的主要目的是各层能方便走线，排得密集。所以也不是死规则，在是各层能方便走线，排得密集。所以也不是死规则，在布线较稀疏的情况下可以做适量变通。布线较稀疏的情况下可以做适量变通。

在布线时最重要的问题是考虑电路的各支路电流问题。在布线时最重要的问题是考虑电路的各支路电流问题。首先要明确各支路电路的峰值，这样就能确定金属线的首先要明确各支路电路的峰值，这样就能确定金属线的最小宽度。确保整条支路不会被电流过大而烧断。当然最小宽度。确保整条支路不会被电流过大而烧断。当然连线也不能太宽，这样的话电容会大。连线也不能太宽，这样的话电容会大。

电路中如果画到电流源可以离得较远，因为电流源理想电路中如果画到电流源可以离得较远，因为电流源理想的时候电阻无穷大，这就意味着电流源连出来的线可以的时候电阻无穷大，这就意味着电流源连出来的线可以长一些，因为不需考虑连线太长电阻太大的问题。长一些，因为不需考虑连线太长电阻太大的问题。

电路的寄生问题电路的寄生问题 我们设计的版图，不管多么小心，总会我们设计的版图，不管多么小心，总会

有寄生出现。所以我们的任务不是消灭它，有寄生出现。所以我们的任务不是消灭它，而是减小它，尽量优化我们的版图。所谓而是减小它，尽量优化我们的版图。所谓知己知彼方能百战百胜，要想学会减小寄知己知彼方能百战百胜，要想学会减小寄生，首先得了解寄生。寄生有哪些种类？生，首先得了解寄生。寄生有哪些种类？我们如何估算寄生？如何折中考虑来设计我们如何估算寄生？如何折中考虑来设计版图？版图？

寄生的种类及产生原因寄生的种类及产生原因

寄生电阻寄生电阻 任何有阻值的材料都会产生寄生电阻。哪怕是可以作为导体的金任何有阻值的材料都会产生寄生电阻。哪怕是可以作为导体的金

属。虽然方块阻值（每方材料的阻值）很小，但是较长的金属线就属。虽然方块阻值（每方材料的阻值）很小，但是较长的金属线就能产生足以影响电路的电阻。能产生足以影响电路的电阻。

寄生电容寄生电容 金属和金属层之间构成了电容，金属和衬底之间构成了电容。金属和金属层之间构成了电容，金属和衬底之间构成了电容。

电容和产生电容材料的面积成正比。电容和产生电容材料的面积成正比。 寄生电感寄生电感 电感本身就是用金属做成的。因此金属线必然会产生寄生电感。电感本身就是用金属做成的。因此金属线必然会产生寄生电感。

电路中的折中考虑：电路中的折中考虑：

不管是电路设计，还是版图设计，我们都需不管是电路设计，还是版图设计，我们都需要考虑折中。在寄生问题上这是个很好的要考虑折中。在寄生问题上这是个很好的例子：过细的金属线必然造成大的寄生电例子：过细的金属线必然造成大的寄生电阻，但是把金属线拉粗以后面积增大，因阻，但是把金属线拉粗以后面积增大，因此就需要考虑寄生电容的问题了。虽然计此就需要考虑寄生电容的问题了。虽然计算是一个方法，但实际上，后仿返回数据算是一个方法，但实际上，后仿返回数据的经验对版图设计者来说更为重要的经验对版图设计者来说更为重要

噪声问题：噪声问题：

解决噪声的方法有以下几种：解决噪声的方法有以下几种：

同轴屏蔽差分信号

保护环安排敏感电路块和噪声电路块的位置

供电轨线去耦层叠供电轨线

浅谈浅谈 GUARDRINGGUARDRING NmosNmos管子做在衬底上 因此周围的管子做在衬底上 因此周围的 guardringguardring 是是 PdiffPdiff ，在版图上是，在版图上是

一层一层 PPLUS,PPLUS, 上面加一层上面加一层 DIFFDIFF ，用，用 CONTACTCONTACT连连 M1M1 。。 PdiffPdiff 接低接低电位。电位。

PmosPmos管子做在管子做在 NWELLNWELL 里面 因此周围的里面 因此周围的 GUARDINGGUARDING 是是 NdiffNdiff ，在，在版图上先一层版图上先一层 NPLUSNPLUS ，上面加一层，上面加一层 DIFFDIFF ，用，用 CONTACTCONTACT连连 M1M1 。。NdiffNdiff 接高电位。接高电位。

在一个模块周围为了和其他模块隔离加的保护环，用一圈在一个模块周围为了和其他模块隔离加的保护环，用一圈 NWELLNWELL ，，里面加里面加 NDIFFNDIFF ，接高电位。，接高电位。

电阻看类型而定，做在电阻看类型而定，做在 PP 衬底上的周围接衬底上的周围接 PDIFFPDIFF 型型 guardingguarding 接地；接地；做在做在 NWELLNWELL 里面的则周围接里面的则周围接 NDIFFNDIFF型型 guardingguarding 接高电位。接高电位。

各种器件，包括管子，电容，电感，电阻都要接体电位。各种器件，包括管子，电容，电感，电阻都要接体电位。 如果不是如果不是 RFRF型的型的 MOSMOS 管，则一般尽量一排管，则一般尽量一排 NN管一排管一排 PP 管排列，管排列，每排或者一堆靠近的同类型管子做一圈每排或者一堆靠近的同类型管子做一圈 GUARDINGGUARDING ，在，在 PP 管和管和 NN管之间有走线不方便打孔的可以空出来不打。 管之间有走线不方便打孔的可以空出来不打。

对称和匹配对称和匹配 当电路需要对称的时候，需要从走线复杂度，面积等方当电路需要对称的时候，需要从走线复杂度，面积等方

面综合考虑。面综合考虑。 常见的对称实现方式：常见的对称实现方式： 一般的，画好一半，折到另一半去，复制实现两边的一般的，画好一半，折到另一半去，复制实现两边的

对称。对称。 如果对称性要求高的，可以用质心对称的方式，把管如果对称性要求高的，可以用质心对称的方式，把管

子拆分成两个，四个甚至更多。子拆分成两个，四个甚至更多。 如把一个管子拆成两个 可以如把一个管子拆成两个 可以 ABAB BABA 的方式的方式 如果有四个管子，可以各拆成三个，用如果有四个管子，可以各拆成三个，用 ABCDABCDAABCDABCDA

BCDBCD 的方式的方式

器件的匹配：器件的匹配：

使器件保持同一方向使器件保持同一方向 选择一个中间值作为根部件选择一个中间值作为根部件 采用指状交叉方式采用指状交叉方式 四方交叉的成对器件四方交叉的成对器件 虚拟器件虚拟器件 注意临近器件注意临近器件

对敏感线的处理对敏感线的处理

对敏感线来说，至少要做到的是在它的走线过程对敏感线来说，至少要做到的是在它的走线过程中尽量没有其他走线和它交叉。因为走线上的信中尽量没有其他走线和它交叉。因为走线上的信号必然会带来噪声，交错纠缠的走线会影响敏感号必然会带来噪声，交错纠缠的走线会影响敏感线的信号。线的信号。

对于要求比较高的敏感线，则需要做屏蔽。具体对于要求比较高的敏感线，则需要做屏蔽。具体

的方法是，在它的上下左右都连金属线，这些线的方法是，在它的上下左右都连金属线，这些线接地。比如我用接地。比如我用 M3M3做敏感线，则上下用做敏感线，则上下用 M2M2 和和M4M4重叠一层，左右用重叠一层，左右用 M3M3走，这些线均接地。走，这些线均接地。等于把它像电缆一样包起来。等于把它像电缆一样包起来。

ELLAELLA 的一些心得的一些心得 画模拟版图首先要注意的是线宽问题。每条支路画模拟版图首先要注意的是线宽问题。每条支路

上的电流是多少要问清电路设计者。对于比较大上的电流是多少要问清电路设计者。对于比较大电流的支路，线宽一定要满足电流，但也不能太电流的支路，线宽一定要满足电流，但也不能太宽，否则寄生电容肯定会大。可以采用几条金属宽，否则寄生电容肯定会大。可以采用几条金属线上下重叠并联的方式，这样的话宽度小了电流线上下重叠并联的方式，这样的话宽度小了电流又能满足。又能满足。

画版图的时候也不能一味埋头苦画，远抱着质疑画版图的时候也不能一味埋头苦画，远抱着质疑的态度。比如判断设计者给出的电流是否正确可的态度。比如判断设计者给出的电流是否正确可信，给出的结构和器件尺寸是否合理等。这就需信，给出的结构和器件尺寸是否合理等。这就需要对电路知识有很好的了解，懂电路来画版图才要对电路知识有很好的了解，懂电路来画版图才有意思。有意思。