integrantes: diana katherine avella ivan dario posso
DESCRIPTION
Diseño y descripción de una unidad de control para una red de informadores electrónicos con algoritmos de múltiples efectos de visualización incorporando lenguaje vhdl, para la empresa ciel ingeniería ltda. Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/1.jpg)
DISEÑO Y DESCRIPCIÓN DE UNA UNIDAD DE CONTROL PARA UNA RED DE INFORMADORES ELECTRÓNICOS CON ALGORITMOS DE MÚLTIPLES EFECTOS DE VISUALIZACIÓN INCORPORANDO LENGUAJE VHDL, PARA LA EMPRESA CIEL INGENIERÍA LTDA.
Integrantes: DIANA KATHERINE AVELLA
IVAN DARIO POSSO
![Page 2: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/2.jpg)
COMO NACE EL PROYECTO?
Este proyecto nace como resultado de un proyecto de vigilancia tecnológica desarrollado por el CIDEI, donde se analizó ampliamente el uso de nuevas tecnologías, su desarrollo y aplicación en el mundo.
Se desea incorporar herramientas de diseño como VHDL que es un lenguaje estructurado de descripción de hardware de VHSIC (Very High Speed Integrate Circuit) y Hardware Description Lenguaje, utilizado para la implementación de sistemas digitales en Dispositivos lógicos Programables Complejos (CPLD) y Arreglos de Compuertas Lógicas Programables en Campo (FPGA)
![Page 3: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/3.jpg)
DIAGRAMA DE BLOQUES DEL INFORMADOR
![Page 4: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/4.jpg)
QUE SE PRETENDE HACER?
Se pretende implementar el Diseño y Descripción de una unidad de control para un informador electrónico, por medio del paquete de software de XILINX-ISE o QUARTUS de ALTERA los cuales son herramientas para descripción e implementación de hardware en FPGA y CPLD,
![Page 5: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/5.jpg)
DEFINICIÓN DE LA UNIDAD DE CONTROL
La unidad de control es el elemento que se encarga de sincronizar las acciones que realiza cada una de las unidades funcionales de un computador
El sistema a ser diseñado integra varias unidades que buscan como funcionalidad final generar las señales de control necesarias para cumplir con las características especificadas por el cliente
![Page 6: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/6.jpg)
PRODUCTO QUE SE VA A TRABAJAR
Informador electrónico con tecnología en LEDs para uso exterior, con las siguientes características:
- Resolución: 80x16 píxeles
- Separación entre píxeles (pitch): 1.5 cms.
- Colores: Rojo, verde y ámbar.
- Variables a generar: Temperatura ambiente, hora y fecha.
![Page 7: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/7.jpg)
PRODUCTO QUE SE VA A TRABAJAR - Efectos para el texto: Estático, desplazamiento
horizontal, desplazamiento vertical, parpadeo, cortina hacia arriba, cortina hacia abajo, cortina a la derecha, y nieve.
- Alineación del texto: Justificado a la izquierda y centrado.
- Tamaños de letra: 5x5, 7x6, 8x6, 7x7, 7x8 y 15x8.
- Tipos de mensajes: Mensajes alfanuméricos, gráficas predeterminadas, temperatura, hora y fecha.
- Dimensiones: 1.30x0.26x0.12 cms.
![Page 8: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/8.jpg)
DIAGRAMA DE BLOQUES DE LA UNIDAD DE CONTROL
![Page 9: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/9.jpg)
INCONVENIENTES A MEJORAR EN EL INFORMADOR ELECTRÓNICO Los mensajes visualizados se ven con efecto de letra
itálica, (letra inclinada hacia la derecha).
El efecto nieve se fragmenta (no se puede central verticalmente el mensaje).
Las letras grandes de tamaño 16 filas por 8 columnas (16 x 8) se visualizan partidas.
Inconveniente con las gráficas pregrabadas.
El microcontrolador empieza a ser ineficiente en informadores de más de 8 filas debido a que el tiempo de procesamiento no puede ser optimizado.
![Page 10: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/10.jpg)
VENTAJAS DE ESTOS DISPOSITIVOS (FPGA’S – CPLD’S) 1. Mayor rendimiento. 2. Alta densidad. 3. Mayor velocidad de procesamiento. 4. Menor potencia de consumo. 5. Elevada capacidad de elementos de I/O
(entrada/salida) 6. Programabilidad y Re-programabilidad en el
sistema (in system programmability ISP/in system reprogrammability ISR)
7. Amplia gama en el tamaño de encapsulados (Reducción de espacio en el diseño de la tarjeta y consiguiente disminución de costos)
8. Rápido time-to-market 9. Bajo costo (económico)
![Page 11: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/11.jpg)
FINALIDAD DEL PROYECTO
Con la implementación de estos dispositivos de descripción de hardware se desean ofrecer mejoras en la calidad del producto brindado al cliente respaldando, una mayor confiabilidad y rentabilidad, y aumentar la posibilidad de competencia con el mercado internacional.
![Page 12: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/12.jpg)
EJECUTOR Y FINANCIAMIENTO
El centro de investigación CIDEI desarrolla un proyecto el cual pretende apropiar a las empresas participantes, de las tecnologías CPLD y FPGA.
Financiado y aprobado por el Instituto Colombiano para el Desarrollo de la Ciencia y la Tecnología COLCIENCIAS en la modalidad de apoyo a centros.
![Page 13: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/13.jpg)
BENEFICIARIOS DEL PROYECTO
Dentro de las empresas beneficiarias esta CIEL INGENIERÍA LTDA , COMPAÑÍA INDUSTRIAL PHOENIX ELECTROMEDICINA
LTDA. ZEBRA ELECTRÓNICA S.A.
El proyecto se realiza con la empresa CIEL INGENIERÍA LTDA, el producto que trabajará en el proyecto es un Informador electrónico con tecnología en LEDs para uso exterior
![Page 14: Integrantes: DIANA KATHERINE AVELLA IVAN DARIO POSSO](https://reader036.vdocuments.pub/reader036/viewer/2022081811/56812a5e550346895d8dcb4d/html5/thumbnails/14.jpg)
BIBLIOGRAFÍA
[1] CIDEI, UDEC. Informe Vigilancia Tecnológica Microcontroladores y Microprocesadores. Proyecto apoyado por COLCIENCIAS código 329037019598.
[2] PARDO Fernando. VHDL lenguaje para descripción y modelado de circuitos. Universidad de Valencia. Pag 9 Disponible en la página web http://www.redeya.com/electronica/tutoriales/PDF/vhdl.pdf Consultado 13 de Junio 2007.
[3] VHDL Lenguaje para descripción y modelado de circuitos, Ingeniería Informática, Fernando Pardo Carpio , 14 de octubre de 1997, Universidad de Valencia.