isscc 2013にみる集積化データコンバータの技術 …atn...

ATN

アナログ技術ネットワーク 1

ISSCC 2013にみる集積化データコンバータの技術動向 (1)

00000-A Rev. 1.00

-- 主にセッション15 「データコンバータ技術」から --

■ アナログ技術ネットワーク

ATN (Analog Technology Network)

■ 群馬大学研究・産学連携戦略推進機構

客員教授

科学技術振興機構

東京都市大学研究員

松浦達治

■ 独立行政法人

ATN

アナログ技術ネットワーク

目次

2

ISSCC 2013にみる集積化データコンバータの技術動向

1. データコンバータ分野の全体的な開発動向

2. ISSCC2013 ADC発表まとめ

3. セッション15の発表

4. まとめ

ATN


1. データコンバータ分野の

全体的な技術動向

3

ATN


10 12 14 16

10 M

1 M

100 k

10 k

100 M

1 G

10 G

20 18

10 M

1 M

100 k

10 k

100 M

1 G

10 G

Sig

nal

Ban

dw

idth

(H

z)

6 4 8 10 12 14 16 20 18

Resolution (bits)

-Op-Amp Free

-Higher ft

-Op-Amp Free

-Higher ft

-Higher ft

-OSR

-Digital assisted

逐次比較

（SAR)ADC

Successive approximation

積分型 ADC

フラッシュ型

ADC

広帯域ΔΣ ADC

ΔΣ ADC

パイプライン ADC

-Digital assisted

-Digital assisted

-Digital assisted

A/D変換器のアーキテクチャとその動向

38 26 50 62 74 86 98 122 110

SNR (dB)

動向：

逐次比較ADCの大幅な伸び

デジタルアシストの進展

4

ATN


A/D変換器のアーキテクチャの動向

1. 逐次比較A/D変換器の大幅な伸び

CMOSプロセス微細化に伴って利得が高く帯域の広いオペアンプは作りづらくなっている。このためオペアンプを使わないアーキテクチャが伸びる。

中でも逐次比較は、比較器のみがアクティブ回路で、オペアンプフリーのため可能性が高い。15件の発表中8件がSAR-ADC

2. デジタルアシストの進展

高性能を狙うADCでは、インターリーブで高速化を狙ったり、高精度化を行うために、デジタルアシストが盛んに使われる。

システムLSI搭載用として設計されるADCではデジタル回路を簡単に搭載できるためが一つの理由で、また高性能の測定機用ADCでは高性能がキーのため、ためらわずにデジタルアシスト、デジタル補正が使われる。

3. 低消費電力化・高速化

微細プロセス、低電源電圧の利用などで低電力化も大幅に進展。

ΔΣADCでは、オーバーサンプル周波数が数百MHz～数GHzに高速化している。微細プロセスで高速クロックが可能になった。

5

ATN


ISSCC発表ADCの変換当たりエネルギーの改善

４年ごとの、A/D変換器の電力効率の向上出典 ISSCC 60年 DVD

ナイキスト周波数当たりの電力

プロセスの進歩と

アーキテクチャ・回路の工夫

2000年頃の疑問

ナノスケールで

アナログの進歩が

止まるのでは？

電源電圧の壁

ノイズ等

実際は世界中の

各種イノベーション

により進歩は止まら

なかった。

6

ATN


忘れられていた逐次比較A/D変換方式の急激な伸び

ISSCC発表A/D変換器アーキテクチャの変遷

逐次比較ADC

論文件数

Draxelmayr

X8 T.I. SAR array

=Flash like speed

with low-power

6b, 600Msps, 10mW

90nm

8b, 1.2Gsps

3.1mW 32nm

Single SAR

出典 ISSCC 60年 DVD

アンプ不要

半数が

7

ATN


ISSCC 2013発表A/D変換器の電力効率

出典 ISSCC 60年 DVD

従来のFigure of Merit (FoM)

熱雑音考慮のFoM

SAR

8

ATN


ISSCC 2013発表A/D変換器の速度向上

バンド幅対SNDR ISSCC 60年 DVD

SAR

Jitter=1ps

Jitter=0.1ps

9

ATN


2. ISSCC 2013 ADC発表まとめ

10

ATN


ISSCC 2013年発表の高速A/D変換器 No. 方式論文名発表

機関主要応用プロ

セス電力FoM

内容特長

26.1 ﾌﾗｯｼｭ A 10.3GS/s 6b Flash ADC for 10G Ethernet Applications

Broadcom

10G Ether 40nm 240mW

Flashｴﾝｺｰﾀﾞの工夫：比較器ｵﾌｾｯﾄばらつきを許容する加算方式を提案

26.2 Ti SAR An 11b 3.6GS/s Time-Interleaved SAR ADC in 65nm

NXP Radar, SDR, Cable Modem

65nm 795mW

4ﾌﾞﾛｯｸ16ｲﾝﾀｰﾘｰﾌﾞのSAR ADC 。ｲﾝﾀｰﾘｰ

ﾌﾞﾁｬﾝﾈﾙ間の誤差をﾃﾞｼﾞﾀﾙ補正で精度を出す。

26.3 Ti Pipeline

A 14b 2.5GS/s 8-way-Interleaved Pipelined ADC with Background Calibration and Digital Dynamic Linearity Correction

Agilent

Test and Measurement

BiCMOS

23.9W 8-ADCｽﾗｲｽTI, Radix=1.7, ﾊﾞｯｸｸﾞﾗｳﾝﾄﾞ校正、2次、3次の非直線性補正をデジタルドメインで行う。

26.4 SAR A 3.1mW 8b 1.2GS/s single-channel asynchronous SAR ADC with Alternate Comparators for Enhanced Speed in 32nm Digital SOI CMOS

IBM 次世代高速リンク

32nm SOI

3.1mW 単一の逐次比較ADCで最高速度を記録。比較器2個を交互動作で高速化。自己ｸﾛｯｸ。DACに分数Vrefを用いる。

26.5 SAR An 8.6 ENOB 900MS/s Time-Interleaved 2b/cycle SAR ADC with a 1b/cycle Reconfiguration for Resolution Enhancement

KAIST Samsung

明示なし 45nm 10.8mW

2b/cycle SARでの精度の制限要因を改善。1b/cycleを使って誤差修正を行う。

26.6 SAR A 14b 80MS/s SAR ADC with 73.6dB SNDR in 65nm CMOS

ADI 明示なし 65nm 31.1mW

SARの速度ﾘﾐｯﾄを改善。Vrefﾘﾝｷﾞﾝｸﾞの防止。

26.7 Current DAC

A 12b 1.6GS/s 40mW DAC in 40nm CMOS with >70dB SFDR over Entire Nyquist Bandwidth

台湾交通大学

信号発生 40nm 40mW 電流源にﾀﾞｲﾅﾐｯｸｴﾚﾒﾝﾄﾏｯﾁﾝｸﾞ(DEM)でｽﾌﾟﾘｱｽを低減し、SFDRを改善。

11

ATN


ISSCC 2013年発表のA/D変換器 No.！

方式論文名発表機関

主要応用

プロセス

電力FoM

内容特長

15.1 ΔΣ A 28fJ/conv.-step CT ΔΣMod. With 78dB DR, 18MHz BW…

Media Tek

通信用途等？

28nm 27.7fJ

広帯域(18MHz)低電力連続時間4次ΔΣADC、高度ﾃﾞｼﾞﾀﾙ化ﾏﾙﾁﾋﾞｯﾄ量子化器

15.2 SAR A 2.2/2.7fJ/conv.-step 10/12b 40ksps SAR ADC….

Eindhoven大

ｾﾝｻｰﾈｯﾄﾜｰｸ

65nm 2.2fJ 0.6V電源低電力SAR、単位容量0.25fF(!), 比較器判定時間の長短による平均化数変更 (Data Driven Noise Reduction)

15.3 SAR A 71dB SNDR 50Msps 4.2mW CMOS SAR ADC by SNR Enhancement…

Panasonic

記載なし

90nm 36.1fJ

高精度SAR-ADC：比較器出力の適応平均化、熱雑音の適切なバンド幅制限、ｽﾌﾟﾘｯﾄCｱﾚｲの容量ﾐｽﾏｯﾁをﾉｲｽﾞｼｪｰﾌﾟﾄﾞﾃﾞｨｻﾞｰで対策

15.4 ΔΣ A 1V 14b Self-Timed Zero-Crossing-Based Incremental ΔΣADC

Delft大ｾﾝｻｰﾈｯﾄﾜｰｸ

0.16um

1480fJ

高精度ｲﾝｸﾘﾒﾝﾀﾙΔΣADCを、信号変化が発

生するﾀｲﾐﾝｸﾞで自己ｸﾛｯｸにより動作させる。増幅の完了はZCB-SCで検出する。

15.5 Zoom-ADC

A 6.3uW 20b Incremental Zoom-ADC with 6ppm INL and 1uV Offset

Yonsei大 Delft大

ｾﾝｻｰ 0.16um

- 6bit逐次比較による粗ADC+ｲﾝｸﾘﾒﾝﾀﾙΔΣADCによる高精度変換の組合せ。SARの残差信号をΔΣAD変換する。119.8dB高い!

15.6 DAC A 20b Clockless DAC with Sub-ppm-Linearity 7.5nV/√Hz-Noise and 0.05ppm/℃-Stability

ADI 高精度電圧設定用

0.6um 5V/30VBiC

- 20bit ｾｸﾞﾒﾝﾄR-2R型。薄膜抵抗。30V CMOS SW。工場出荷時ｷｬﾘﾌﾞﾚｰｼｮﾝ。INL劣化3要因を改善。INL<1ppm

15.7 SAR A 2.4-to-5.2fJ/conv.-step 10b 0.5-to-4MS/s SAR ADC with Charge-Averaging DAC

台湾交通大学

ｾﾝｻｰﾈｯﾄﾜｰｸ

90nm 5.2fJ 容量DACの駆動法の工夫で、Cの下側端子をGNDとVrefに切替える代わりに、2Cの平均を取る。(Charge Averaging SW)低電力化

15.8 Pipe-line ADC

Adaptive Cancellation of Gain and Nonlinearity Errors in Pipelined ADCs

Asahi Kasei UCSD

14b 60MS/s

0.18um

- ｱﾝﾌﾟ有限ｹﾞｲﾝによるＳＣ回路の伝達誤差を誤差ｱﾝﾌﾟで補正。誤差ｱﾝﾌﾟのｹﾞｲﾝ(1/f’)をLMSで合わせる。ﾒｲﾝｱﾝﾌﾟのﾉｲｽﾞは低減。

12

ATN


超低電力(97nW)逐次比較ADC

15.2 A 2.2/2.7fJ/conv.-step 10/12b 40kS/s SAR ADC with Data-Driven Noise Reduction

センサーノード用超低電力逐次比較ADC

・精度と電力の問題－高精度のマッチング (C-DAC) →セグメント型DAC(温度計符号+バイナリー)でDNL低減と電力低減－低雑音 (S&H, DAC, 比較器) －電力増加: 6dB SNRが増加するごとに４倍 → FoMは悪化・データ駆動の雑音低減手法－比較器の電力増加： <33% 6dB雑音を低減するのに・最終結果： 2.2fJ/conv. Step @ 10.1bit ENOB、 12bit 40kS/s 97nW

重要な課題とその解決法

ATN



Eindhoven工科大(1/11) SAR ADC アーキテクチャ

・10～12bit分解能をサポート。・単一 0.6V電源/リファレンス・40kS/sまでのフレキシブル速度向けのダイナミック設計・ローカルなオーバーサンプルクロック発生回路

ATN



Eindhoven工科大(2/11) DAC

・雑音の要求からCtotal=1pF ・12bit ADC → 4096素子 → 250aF単位容量・電力低減のため、4MSBsは温度計符号のエンコーダー

・キャリブレーションやトリミングなし。・4MSBの温度計符号エンコーディング → DNL改善

ATN



Eindhoven工科大(3/11)

ダイナミック比較器

比較器：電力とノイズ

・ADC全体にとって、比較器の電力はクリティカル

・有効ビット(ENOB)を達成するうえで、入力換算雑音はクリティカル

・アナログスケーリング

－雑音を2倍(6dB)低減するには電力を４倍にする必要がある。

・ゴール：

より効率的なノイズ低減手法。

→ 平均化法（多数決比較）

ATN




比較器の判定時間

・比較器の判定が十分早い場合 → ノイズクリティカルではない。・比較器の判定が非常に遅い場合 → ノイズクリティカルである。

効率的な比較器のストラテジー

時間関数の比較器入力

・比較器の上記決定はノイズクリティカル。・もしどの決定がクリティカルかわかるなら、－クリティカルでない場合：ノイジーで低電力の比較器でよい。－クリティカルな場合：多数決論理を適用する。・クリティカルな場合をどのように検出するか？

ATN




データドリブン・ノイズリダクション(DDNR)

早期終了の場合・多数に到達・高速判定が起きた。

DDNRの時間領域動作

ATN



Eindhoven工科大(6/11) DDNRの優位性

・雑音スペックがそれ程厳しくない比較器が1個でよい。・大多数がデジタルの実現方法である。・ソフトウエアで改善可能（サンプル回数を変更するなど）・DAC雑音も平均化される。・電力効率が良い：例： 12bit ADCの6dB雑音低減では、－11+5=16回の比較 → <+33% ーもしアナログスケーリングを使うと、４倍電力 → +300%

ATN




チップ写真 65nm CMOS

・全体面積： 0.076mm2 ・面積には電源および参照電圧の出カップリング容量を含む。

ATN




10bit/12bitモードの実測INL/DNL

ATN


40kS/sでのfin対ENOB



実測スペクトラムと有効ビット(ENOB)

finがナイキスト周波数に近いスペクトラム

ATN




超低消費電力

ADC 性能まとめ

・最高のENOB: 10.1 bit ・最高の電力効率： 2.2fJ/conversion-step

ATN



Eindhoven工科大(11/E)

結論

・データドリブン・ノイズリダクション技術－ビット判定信頼性の検出と、選択的な雑音低減－33%以下の電力増だけでの比較器雑音の6dB低減（アナログで雑音低減設計を行うとx4で+300%電力増）ーDAC雑音の低減・250aF要素容量を用いた、セグメント型DAC －（本来持っている）10bit精度－INLで制限された12bit分解能・内部のオーバーサンプルクロック発生回路・最先端のFoMである、2.2fJ/conversion-stepで、10.1bitの有効ビット・高精度化を達成。

ATN


高SNDR-逐次比較ADC

・パナソニックからの高性能ADC報告

15.3 A 71dB-SNDR 50MS/s 4.2mW CMOS SAR ADC by SNR Enhancement Utilizing Noise

・電力効率が高く、SNDRが70dB以上になる、SARのSNDR改善技術を３つ提案した。

ー適応トラッキング平均化法

ーフィルタードDAC

ーノイズシェープドディザー

・高精度アンプも、高い電源電圧も必要ない。

・実装が容易

・通常のSARへわずかな回路の追加でよい。

・微細デジタルプロセスに適す。

ATN


13bit SAR-ADCの基本的な雑音・スプリアス源

このほかは、サンプリング雑音、スイッチ歪、等


パナソニック(1/14)

26

DAC雑音比較器雑音スパー/トーン

ATN




27

提案する３つの方法

DAC雑音比較器雑音スパー/トーン

ﾌｨﾙﾀｰﾄﾞ DAC

適応ﾄﾗｯｷﾝｸﾞ平均化法

ﾉｲｽﾞｼｪｰﾌﾟﾄﾞﾃﾞｨｻﾞｰの注入

ATN


・3つのSNR改善技術を組込んだADC



28

ATN




29

比較器の雑音と電力

→ 平均化による、σの緩和、とSNRの改善

σ<0.3LSB → σ=0.6LSB,電力 ¼ ＋平均化

(1)適応トラッキング平均化法

ATN




30

SNRを改善するための平均化

1. 高精度アンプが必要ない 2. オーバーサンプルに比べ非常に高速 3. 逐次比較に適している

課題

LSBの決定だけを8回繰り返す。平均化に必要な時間： 0.6ns x 8 =4.8ns

(1)適応トラッキング平均化法

単純な平均化ではうまく動作しない。 DACの出力は、雑音が分布している範囲に入らねばならない。

ATN




31

提案１：トラッキング平均化法

予備DACをアップデート → 雑音範囲に保つ

整定が終了したことを示す最初の01/10トグルパターンを検出。そこから平均化。

提案２：適応平均化

整定途中のコードの平均化は、かえって誤差になる。

整定過程

ATN




32

(2)フィルタードDAC DAC雑音モデル

25GHz

Cpを増加させると、入力レンジが減衰する。

DAC雑音は2個のバンド幅で決定される。

提案するフィルタードDAC

ATN




33

容量ミスマッチにより生じるスパー・トーンのスメアー

(3)ノイズシェープドディザーディザーの注入

ファインDACをディザーの注入に再利用

低周波応用：ノイズシェープドディザーナイキストバンド応用：白色・ノイズシェープドディザー

ATN




34

(3)ノイズシェープドディザー

ノイズシェープド・ディザーの必要性

多値

入力レンジが小さくなるのを避けるために一様なコード分布が必要

ATN




35

(3)ノイズシェープドディザー

一様ノイズシェープド・ディザーをどう作るか？無相関の2次ΔΣ変調器

多値、一様等間隔ﾉｲｽﾞｼｪｰﾌﾟ

ATN




36

チップ写真

ATN


・2.3MHz入力、50MS/sでのスペクトラム、SNDR/SNR 対fin



37

実測FFT (ナイキストバンド）

元のADC +フィルタードDAC +平均化 +ノイズシェープドディザー

Fsample: 50MS/s, Fin=2.3MHz)

ATN


・70dB SNDR以上のSAR ADCとの性能比較



38

ATN



パナソニック(14/E)

39

FoM-S 対 SNDR

最近の学会でのSAR (ISSCC/VLSI)

ATN


高精度ΔΣADC

・高速逐次比較ADCで行われているような、非同期・自己クロックをΔΣADCに採用したアイデア。

・オペアンプの整定終了は検出が難しいので、ｾﾞﾛクロッシングベースの積分器で整定終了を検出するようにした。

15.4 A 1V 14b Self-Timed Zero-Crossing-Based Incremental ΔΣADC

・ADCは、頻度の少ない不規則な環境変数変化の補足に使われる。

・高周波の連続動作するオーバーサンプリングクロックは、エネルギー効率が悪い。

ATN



デルフト大(1/11)

整定メカニズムの変更

電圧整定完了をどのように検出す

るか？

ゼロ・クロッシングベース(ZCB)積分器の動作原理

ATN




自己クロック型 ZCB積分器のタイミング

同期ZCB積分器のタイミング

ATN


・自己クロック型インクリメンタルΔΣADCのブロック図



ATN


・インバータ型ZCD(Zero-Crossing Detector)とCLSゲーテッド電流源



ATN


1積分器の制御信号の詳細タイミング図



ATN




チップ写真

・0.16um 1P6M CMOS ・電源電圧 1V ・消費電流 20uA ・面積： 0.45mm2

（パッドは除外）

ATN


分解能vsサイクル数N



216-点ビットストリームFFT (Kaiser window) 14.8bit

19.9uVrms雑音

ATN




・実測直線性(INL)と入力電圧の関数の変換時間

積分非直線性 (INL)

@14bit出力コード（0.7V入力換算フル

スケール）

変換時間

変換時間 < 0.75ms, フル入力レンジ

ATN




性能まとめ

ATN




ZCBΔΣADCとの性能比較

ATN



デルフト大(11/E)

結論

・世界で初めて自己クロック型インクリメンタルΔΣADCを実現した。・スイッチドキャパシタ積分器の動作は電荷転送の完了の検出で駆動される。・このためゼロクロス検出回路を適用している。－線形な電荷転送のために、コリレーテッドレベルシフティングを適用した。－電力効率のため、インバータベースのZCDを用いた。・プロトタイプは14bit分解能と直線性を達成し、また電力効率は現在までの最高の効率と同じを実現した。

ATN


ｲﾝｸﾘﾒﾝﾀﾙΔΣADCと逐次比較ADCを

組合せた高精度ADCの高速化

・デルフト大学

15.5 A 6.3uW 20b Incremental Zoom-ADC with 6ppm INL and 1uV Offset

・インクリメンタルΔΣADCs

応用：ブリッジ変換器（トランスジューサ）、スマートセンサー

必要性能：高精度直線性、高分解能低オフセット、低1/f雑音

ATN



Yonsei大&デルフト大(1/11)

53

ΔΣADCのズーム変換（2ステップ変換）

粗変換：ナイキストADCで、整数部”n”を高速に見つける。低分解能のADC 密変換： ΔΣADCで、分数部“μ”を正確に見つける。単純なΔΣADC （次数、内部量子化器ビット数、fs周波数 ↓）

ATN



54

20bインクリメンタルΔΣADCの設計のパラメータ

6bit Zoom+1bit, 2次ΔΣADC


ATN



55

20b インクリメンタルズームADC

・粗ADCがΔΣADCのDAC参照電圧を決める。・粗ADCの誤差 ⇒ 間違った n、およびファインステップでのクリッピング。・ファイン変換レンジを2倍化。 ⇒ クリッピングをせず安定なために、・Viを(K+0.5)VLSBと比較する。 ⇒ 変換レンジの決定。

2次ﾌｨｰﾄﾞﾌｫﾜｰﾄﾞ型

ｼｽﾃﾑﾚﾍﾞﾙ

ﾁｮｯﾋﾟﾝｸﾞで

残留ｵﾌｾｯﾄ 10uVを1uVへ


ATN



56

ﾀﾞｲﾅﾐｯｸｴﾚﾒﾝﾄﾏｯﾁﾝｸﾞ(DEM)を用いたDAC

・DACの線形性

⇒ DEMによる改善

⇒ DACの平均化された出力値はサイクル(N)が進むにつれ高精度化される。


ATN



・簡単化したｼﾝｸﾞﾙｴﾝﾄﾞの回路図

57

簡単化した回路図

・実際の実装は疑似差動回路


ATN



58

インバータベース積分器

・オートゼロを行ったインバータはアンプとして使うことができる。 ⇒ 1/f雑音の改善、gm/I比が最大になる。・インバータベース回路のPVT変動は大きい。 ⇒ フローティング電流源Iを使うことで,PVT変動に対する抑圧効果を改善。


ATN




・DEMを用いたフリーランニングのΔΣ変調器スペクトラム 59

ATN




60

実測INL

・DEMオフ

・DEMオン

・INLの改善： 180ppm ⇒ 6ppm

ATN




61

性能まとめと比較

ATN




62

チップ写真 (0.16um CMOS)

・面積=0.375mm2, 電力=6.3uW

ATN



Yonsei大&デルフト大(11/E)

63

性能まとめと比較・SAR+ΔΣADC方式で、高精度ｲﾝｸﾘﾒﾝﾀﾙズームADC方式を提案。・新しいインバータ形式積分器といくつかのダイナミック誤差補正技術を適用した。・ADCは、119.8dB SNRと、1uV オフセットと、6ppmのINLを、わずか0.375mm3の面積と、 6.3uWで達成した。・今までの最新技術よりも１桁エネルギー効率が改善されている。

結論

ATN


低電力逐次比較ADC

15.7 A 2.4-to-5.2fJ/conv.-step 10b 0.5-to-4MS/s SAR ADC with Charge-Average SW DAC in 90nm

開発の動機・サンプリング周波数を大きく変更できる、エネルギー効率の良いSAR ADCを開発。

ATN



台湾交通

大学(1/12) 従来のSAR ADC コモンモード電圧が、シフトする。余分な参照電圧が必要。

ATN



台湾交通

大学(2/12) 提案するSAR ADC コモンモード電圧が、固定。余分な参照電圧が必要ない。

ATN



台湾交通

大学(3/12) 電荷平均スイッチングDAC 2つの容量をスイッチングする代わりに、２つの2Cの電荷を平均化する。

ATN



台湾交通

大学(4/12) CAS(容量平均スイッチング)を用いたエネルギー効率

ATN



DACスイッチング法の比較

・セットアンドダウンによるコモンモード電圧シフト－線形性性能が劣化・MCSのExtra参照電圧－参照電圧発生回路に電力が必要－他の雑音源や非線形性問題を発生させる。・CAS法の低変換エネルギー－小さなスイッチによるダイナミック・ショート回路の低電力性－参照電圧の擾乱の最小化

台湾交通大学(5/12)

ATN



・提案SAR ADCの回路図

台湾交通大学(6/12)

ATN



チップ写真台湾交通大学(7/12)

ATN



DNL および INL （VDD=0.4V) 台湾交通大学(8/12)

ATN



10kHz入力周波数のスペクトラム台湾交通大学(9/12)

ATN



比較表台湾交通大学(10/12)

ATN



サンプリング周波数.対.FoMでの比較台湾交通大学(11/12)

ATN



台湾交通大学(12/E) 結論

・電荷平均スイッチング法によるDACを提案した。－変換フェースでのDAC高速充放電動作を低減－低電源電圧にもかかわらず直線性を保持することができた。－余分な参照電圧(Vcom)は必要ない。・広いサンプリング周波数範囲を持つ、高効率なSAR ADCを達成。－FoMで、2.4～5.2 fJ/conversion-step －サンプリングレートは、0.5～4MS/s

ATN


ﾊﾟｲﾌﾟﾗｲﾝADCの誤差補正

15.8 Adaptive Cancellation of Gain and Nonlinearity in Pipelined ADCs

・ファインリソグラフィー（微細化CMOS）でアナログLSIの速度とマッチングは改善されるが、低電圧オペアンプで低利得の制約がつく。・そのため、ゲインと非直線性の問題をデジタルキャリブレーションするか、 SARのようなオペアンプを使用しないアーキテクチャにするか、時間領域、さらには比較器ベースのADCにするか？が課題。・本報告では、パイプラインADCオペアンプの低ゲインの制約を除去する方法を提案する。

本研究の動機

ATN



旭化成

UCSD(1/9)

78

・通常のボトムプレートサンプリング

ATN



旭化成

UCSD(2/9)

79

・ロスのないボトムプレートサンプリング

ATN



旭化成

UCSD(3/9)

80

・Sign-Sign LMS適応

(1/f’-1/f)の符号を得るために、ディザーしたデジタル値DVrefと理想的なVrefを比較して符号を得る。

ATN



旭化成

UCSD(4/9)

81

・メインオペアンプと1/f’アンプ

・2段オペアンプ・カスコード不使用・ゲインブースト不使用・低電圧で動作・出力振幅大

・デジタルゲイン制御でバイアス電流を調整。・メインアンプが1段アンプなら、より広い制御範囲と、より細かいステップが必要。

ATN



旭化成

UCSD(5/9)

82

・正確な残差信号のためのゲイン・非直線性キャンセル手法

ATN



83

・最適ゲイン設定

・ゼロフォーシングLMSフィードバックにおいて、ゲイン制御コードを最適に設定すると、SNR, SNDR, SFDRは最大になる。

ATN



旭化成

UCSD(7/9)

・ゲイン&非線形性キャンセルの前後のINL (14bit LSB) 84

・INL測定値

ATN



旭化成

UCSD(8/9)

・ゲイン&非線形性キャンセルの前後のFFT 85

・FFT測定値

ATN



旭化成

UCSD(9/9)

86

・チップ写真

・SHなし、3bit/ステージ、14bit, 60MS/s パイプラインADC ・コア面積： 1.43mm2, 0.18um CMOS

ATN



旭化成

UCSD(10/E) ・測定結果のまとめ・結論

・オペアンプのゲインと非線形性に無関係に、正確な段間電圧伝達関数が得られる。・1パラメータのゼロ・フォーシング LMSフィードバックで、オペアンプに誘導された誤差がその発生源のごく近くで消去される。・非線形性とノイズの適応キャンセルによって、低電源電圧と低電力で高いSFDRのパイプラインADCが設計可能になる。

ATN


広帯域連続時間 ΔΣADC

15.1 A 28fJ/conv.-step CT ΔΣModulator with 78dB DR and 18MHz BW in 28nm

・連続時間ΔΣ変調器の設計上の挑戦・低電力技術・デジタル・オペアンプバンド幅補償・高度にデジタル化されたマルチビット量子化器・DACの誤差補正

ATN


オペアンプバンド幅補償を行った4次9レベル連続時間ΔΣ変調器


Media Tek社(1/7)

デジタルELD補償 (Excess Loop Delay) P. Fontaine ISSCC 2005

640Mspsで3.9mW

ATN


・埋込みフィードバックを用いた入力追跡電源オン方式を用いたデジタル化量子化器 → 低電力化


Media Tek社(2/7)

補間により分解能を

増加させる

9比較器の内

4個をオン

640Mspsで0.3mW以下

ATN


・ノイズ伝達関数を用いたDAC誤差のシェーピング原理


Media Tek社(3/7)

DAC

ﾐｽﾏｯﾁ

ATN


・DACミスマッチシェーピング前後の出力スペクトル


Media Tek社(4/7) ・測定した出力スペクトラム

ATN


・18MHzバンド幅640MS/sでの入力振幅対SNDR


Media Tek社(5/7) ・SNDR 対入力振幅

ATN



Media Tek社(6/7) ・チップ写真

プロセス 28nm CMOS 面積 0.4 x 0.2 mm2

ATN


性能まとめと、広帯域連続時間ΔΣADCとの比較


Media Tek社(7/7) ・結論

・低電力設計方針 -デジタルELD補償 -オペアンプバンド幅補償 -高度にデジタル化されたマルチビット量子化器 -デジタル補正・回路要求性能の緩和

ATN


4. まとめ (1)

96

1. 逐次比較A/D変換器の大幅な伸び

高SNDR側の記録ではパナソニックから、３つの雑音低減技術を組込んだSAR-ADCが発表され、50MS/sで71dBのSNDRを4.2mWで達成された(15.3)。

SARの低電力側では、ｾﾝｻｰﾈｯﾄﾜｰｸ用の10bit/12bit, 40ksps 97nW

ADC (15.2)、 10b, 4MS/s 11uW ADC(15.7)などがある。

ATN


4. まとめ (2)

97

2. デジタルアシストの進展

旭化成はパイプラインADCの有限利得誤差と非直線性による誤差をデジタルアシストにより補正する方法を提案した(15.8)

3. その他の進展

高精度ADCではインクリメンタルΔΣ方式を、逐次比較ADCを初段に用いて2ステップ化することで高精度と変換時間の短縮が図られた(15.5)。

DACの発表（20bitクロックレスDAC(15.6)は紹介を省略した。

参考文献： 1) ISSCC 2013 Digest of Technical Papers, 2) ISSCC 2013 Visuals Supplement

注：本資料の図表はISSCC 2013からの引用です。著作権はIEEEに属しますので商用利用には許可が必要です。

ATN


1976年東大・工・計数卒, 1978 同大大学院修士課程了

1978年日立製作所・中央研究所入所

アナログ信号処理LSI、画像信号処理LSI、AD/DA変換器

ミックストシグナルLSI等について研究

1995年日立製作所・半導体グループ

2003年株式会社ルネサステクノロジ（発足） 2010年ルネサスエレクトロニクス株式会社（発足）技術開発本部、ミックスドシグナルコア開発統括部

主管技師長

2011年シニアエクスパート

2012年11月独立行政法人科学技術振興機構

FIRST合原最先端数理モデルプロジェクト研究員

東京都市大学在勤

IEEE, IEICE会員

1996-2002年 CICC技術プログラム委員

2006-2010年 ISSCC技術プログラム委員

2010年～群馬大学産学連携・先端研究推進本部客員教授

工学博士 (東工大）

講演者略歴

98

isscc 2013にみる 集積化データコンバータの技術 …atn...

Documents

isscc 2013にみる集積化データコンバータの技術 …atn...