Logic Block Architectures

2

Crosspoint Solution

Requires the use of large amounts of programmable interconnect

− suffer from area-inefficiency The other extreme: A uP as a logic block

3

Plessey

Configuration Memory

8-2 MUX

Clk

Data

Q

4

Fine Grain LC

مزيت:•

تقريبا از همه ي سخت افزار مي توان استفاده کرد.•

اشکال:•

نياز به تعداد قابل توجه قطعه سيم و سوييچهاي برنامه ريزي •.تاخير و مساحت

• قرار داد تا در پيچيده سلول کمي بهتر است تابع را در تعداد سلولهاي متعدد پراکنده

)البته در اين صورت ممکن است مقداري از سلول پيچيده بال استفاده بماند(.

5

LCها

:Actel (Act-1): شرکت3 نمونه •A0

A1

SA

B0

B1

SB

S0S1

قابليت پياده سازي •

ورودي،2 همه ي توابع •

ورودي4 و 3 گيتهاي پايه ي•

( AND، OR، NAND، NOR)

4 و 3 بسياري از توابع •ورودي،

8 و 7، 6، 5 بعضي از توابع •ورودي،

• MUX،ها

• FF.

6

ACT-1

7

ACT-2 LC

C-Cell S-Cell

8

pASIC LC

QuickLogicشرکت •

ها يک در AND وروديهاي • دارد تا نيازي به NOTميان NOT.اضافي نباشد

• LC هايMUX-based:

• Functionality باال با تعداد کمي ترانزيستور.

اما نياز به منابع •routing.زياد

• مناسب براي سوييچهاي کوچک )آنتي

فيوز(.

9

pASIC LC

10

pASIC

11

LUT

12

Static CMOS gate vs. LUT

• Number of transistors: NAND/NOR gate has 2n transistors. 4-input LUT has 128 transistors in SRAM, 96 in multiplexer

(for LUT decoders, …).• Delay:

4-input NAND gate has much less delay than SRAM.• Power:

SRAM always burns power.− Static gate’s power depends on activity.

13

Static CMOS Gate vs. LUT

LUT LE is considerably more expensive than a static CMOS gate. LE Design requires careful attention to circuit

characteristics.

14

Xilinx X4000 CLB

15

Xilinx X4000 CLB

قابليت پياده سازي •

ورودي + 4 ورودي + يک تابع ديگر تا 4 همه ي توابع تا • ورودي،3يک تابع ديگر تا

ورودي،5 همه ي توابع تا •

ورودي،6 ورودي + بعضي توابع تا 4 همه ي توابع تا •

ورودي.9 بعضي از توابع •

پياده سازي توابع عريض باعث کاهش قابل مالحظه ي تاخير •مي شود.

16

Altera MAX 7000 (CPLD)

17

Altera MAX 7000 (CPLD)

• EPLD: EEPROM-based PLD سوييچهاي( floating gate.)

با سطوح منطقي کم SOPسازي توابع بزرگ به صورت پياده•.تاخير کم

از آنها مشکل است.efficient اشکال: استفاده ي •

• XOR مي تواند F’ را توليد کند افزايش functionality.بلوک

18

Altera FLEX 8000

19

Xilinx Virtex CLB

CLB مشابه با فيدبك محلي در داخل slice 4شامل •

20

Slice

functionدو شامل slice هر generator که به صورت هاي زير

برنامه ريزي مي شود:

ورودي LUT 4 يک•

بيتيROM 16 يا RAMيا يك •

shift register 16يا عنصر •بيتي.

21

نيمه يك sliceجزئيات

Separate read address (G) and write address (WG)

22

Distributed SelectRAM

بيتي سنكرون RAM 16 مي تواند يك LUT هر•باشد.

در يك CLB

•Single port 16x8

•32x4

•64x2

•128x1

•Dual port 16x4

•32x2

•64x1

23

Shift Register

CLKسنكرون با •

A[3:0]خواندن بيتها: با خطوط آدرس •

را مي توان به اولين بيت shift register آخرين بيت يك •shift register بعدي وصل كرد

shift register بلندتر

24

يك shift registerاتصال در CLBها

25

ها تراشه مشخصات

26

Flex10K Architecture

27

Cyclone III Architecture

28

Flex/Cyclon III Logic Array Block (LAB)

29

Cyclone III LE

30

MAX-II

31

Logic Element (LE)

• FF قابل برنامه ريزي به صورت D، T، JK، SR.

مي توانند ازpreset و clk، clr سيگنالهاي •

سيگنالهاي ورودي سراسري،•

، general purpose ي I/O پينهاي •

مدار منطقي گرفته شود.•

چند خروجي با کنترل مستقل •

LUT و FF مي توانند براي اعمال مستقل استفاده شوند.

32

Register Chain & Cascade Chain

هاي مجاور LE دو مسير داده ي سريع بين • LAB Local)بدون نياز به استفاده از

Interconnect).

ها در LAB و همه ي LABها در يک LE همه ي •يک رديف را به هم وصل مي کند.

• Carry Chain براي Adder ها و شمارنده ها ومقايسه کننده هاي سريع با تعداد بيت بسيار

باال.

• Register Chain براي cascade کردن register هايLABداخل يک

33

Cyclone III Register Chain

• Allows LUTs to be used for combinational functions and the registers to be used for an unrelated shift register.

• These resources speed up connections between LABs while saving local interconnect resources.

34

Cyclone III Carry Chain

35

Stratix II/III/IV

36

Strativ II/II/IV LAB

37

Altera Stratix IV Logic Element

38

Adaptive Logic Module

• ALM: An 8-input structure that can implement many

combinations of logic functions, including:− One 6-input logic function− Two 4-input logic functions− One 5-input and one 3-input function− Two 6-input functions that share the same logic function

and 4 inputs

39

References

• [Kuon07] I. Kuon and J. Rose, “Measuring the gap between FPGAs and ASICs,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, vol. 26, no. 2, pp. 203–215, 2007.

• [Xilinx] www.xilinx.com

• [Altera] www.altera.com