MAX1215Nの評価キット概要 _______________________________MAX1215Nの評価キット(EVキット)は、アナログ-ディジタルコンバータ(ADC) MAX1215Nの性能評価に必要な全部品を内蔵した完全実装および試験済みのPCBです。このEVキットは、MAX1215Nの入力を駆動するシングルエンド-差動変換回路を備えています。ADCが生成するディジタル出力は、ユーザが用意する高速ロジックアナライザまたはデータ収集システムによって収集することができます。さらに、このEVキットは、ユーザが用意するシングルエンドAC信号から差動クロック信号を生成する回路を内蔵しています。

特長 _______________________________♦ 最高サンプリングレート：250Msps

♦ 低電圧および低電力動作

♦ 完全差動信号入力構成

♦ 差動出力ドライバ内蔵

♦ 完全実装および試験済み

Eva

lua

tes: M

AX

12

15

N

________________________________________________________________ Maxim Integrated Products 1

19-0955; Rev 0; 8/07

部品リスト _________________________________________________________________

本データシートに記載された内容はMaxim Integrated Productsの公式な英語版データシートを翻訳したものです。翻訳により生じる相違及び誤りについては責任を負いかねます。正確な内容の把握には英語版データシートをご参照ください。

無料サンプル及び最新版データシートの入手には、マキシムのホームページをご利用ください。http://japan.maxim-ic.com

型番 _______________________________

DESIGNATION QTY DESCRIPTION

C1–C9, C13, C15,C16, C18, C19, C20,C35–C39, C49, C52

22

0.1μF ±10%, 10V X5R ceramiccapacitors (0402)Murata GRM155R61A104KTDK C1005X5R1A104K

C10, C27, C28, C40 4220μF ±20%, 6.3V tantalumcapacitors (C case)AVX TPSC227M006R0250

C11, C30 222μF ±10%, 6.3V X5R ceramiccapacitors (0805)TDK C2012X5R0J226K

C12 1

1pF ± 0.25pF, 50V C0Gceramic capacitor (0402)Murata GRM1555C1H1R0CTDK C1005C0G1H010C

C14, C33 2

2.2μF ±10%, 6.3V X5Rceramic capacitors (0603)Taiyo Yuden JMK107BJ225KATDK C1608X5R0J225K

C21–C24 4

0.22μF ±10%, 6.3V X5Rceramic capacitors (0402)Taiyo Yuden JMK105BJ224KVTDK C1005X5R0J224K

C25, C26, C51, C53,C54, C55

6

0.1μF ±10%, 50V X7R ceramiccapacitors (0603)Murata GRM188R71H104KTDK C1608X7R1H104K

DESIGNATION QTY DESCRIPTION

C29, C41 2

10μF ±20%, 6.3V X5R ceramiccapacitors (0805)Murata GRM21BR60J106KTDK C2012X5R0J106M

C31, C43 0Not installed, ceramiccapacitors (0805)

C32, C42 2

1.0μF ±10%, 10V X5R ceramiccapacitors (0603)Murata GRM188R61A105KTDK C1608X5R1A105K

C34, C44 0Not installed, ceramiccapacitors (0603)

C45–C48 0Not installed, tantalumcapacitors (C case)

C50, C56 2

0.01μF ±10%, 50V X7Rceramic capacitors (0603)Murata GRM188R71H103KTDK C1608X7R1H103K

C58–C71 0Not installed, ceramiccapacitors (0402)

CLK, IN 2SMA PCB vertical-mountconnectors

J1 12 x 4-pin male header,2.54mm

J2–J5 42 x 20-pin male headers,2.54mm

PART TEMP RANGE IC PACKAGE

MAX1215NEVKIT# 0°C to +70°C* 68 QFN-EP**

#はRoHS準拠のEVキットを示します。

*この制限温度範囲はEVキットのPCBのみに適用されます。

MAX1215N ICの温度範囲は-40℃～+85℃です。

**EP = エクスポーズドパッド。

MAX1215Nの評価キットE

valu

ate

s: M

AX

12

15

N

2 _______________________________________________________________________________________

クイックスタート_____________________

推奨機器

開始前に、以下の機器が必要です。

• DC電源：

アナログ (VCC) 1.8V、1A

ディジタル (OVCC) 1.8V、200mA

クロック (VCLK) 3.3V、200mA

バッファ (VPECL) 3.3V、400mA

• クロック入力用の低位相ノイズおよび低ジッタ信号発生器1台(たとえば、HP/Agilent 8644B)、バンドパスフィルタ推奨(たとえば、Allen Avionics、K&LMicrowave)

• アナログ信号入力用の信号発生器1台(たとえば、HP/Agilent 8644B)、バンドパスフィルタ推奨(たとえば、Allen Avionics、K&L Microwave)

• ロジックアナライザまたはデータ収集システム(たとえば、高速状態カードHP/Agilent 16517A付きHP/Agilent 16500C)

• ディジタルボルトメータ

部品メーカー ________________________

SUPPLIER PHONE WEBSITE

AVX Corp. 843-946-0238 www.avxcorp.com

IRC 361-992-7900 www.irctt.com

TDK Corp. 847-803-6100 www.component.tdk.com

注：これらの部品メーカーに問い合わせする際には、MAX1215Nを使用していることをお知らせください。

部品リスト(続き) ____________________________________________________________

手順

MAX1215NのEVキットは、完全実装された試験済みの表面実装ボードです。ボードの操作については以下のステップにしたがってください。注意：すべての接続が終了するまでは電源をオンにしたり信号発生器をイネーブルしたりしないでください。

1) シャントが下記の位置に取り付けられていることを確認してください。

JU1 (2-3) → U2がCLKを選択

JU2 (1-2) → 1/2分周ディセーブル

JU3 (2-3) → 2の補数出力を選択

J1 (3-4) → 内部リファレンスイネーブル

JU5 (2-3) → クロック信号(CLK)のデューティサイクルを50%に設定

2) フィルタ付きクロック信号発生器をCLKのラベルが付いたSMAコネクタに接続してください。

3) フィルタ付きアナログ入力信号発生器をINのラベルが付いたSMAコネクタに接続してください。

4) ロジックアナライザを高速プローブでヘッダJ2/J3(LVDS対応信号)またはJ4/J5 (LVPECL対応信号)のいずれかに接続してください。ヘッダの接続については表4をご覧ください。

5) 1.8V、1Aの電源をVCCに接続してください。この電源のグランド端子をVCCパッドに最も近いGNDに接続してください。

6) 1.8V、200mAの電源をOVCCに接続してください。この電源のグランド端子をOVCCパッドに最も近いGNDに接続してください。

7) 3.3V、200mAの電源をVCLKに接続してください。この電源のグランド端子をVCLKパッドに最も近いGNDに接続してください。

8) 3.3V、400mAの電源をVPECLに接続してください。この電源のグランド端子をVPECLパッドに最も近いGNDに接続してください。

9) すべての電源をオンにしてください。

10) 信号発生器をイネーブルしてください。クロック信号発生器を、振幅が2.4VP-Pの250MHzの信号を出力するように設定してください。アナログ入力信号発生器を、振幅が≦2VP-Pの所望の周波数を出力するように設定してください。コヒーレントサンプリングの場合は、これらの信号発生器は同期していなければなりません。

11) ロジックアナライザをイネーブルしてください。

12) ロジックアナライザを使用してデータを収集してください。

詳細 _______________________________MAX1215NのEVキットは、12ビットLVDS出力ADCのMAX1215Nの性能評価に必要な全部品を内蔵した完全実装および試験済みのPCBです。MAX1215Nは、最高250MHzのクロック周波数(fCLK)を使用して評価することができます。

コンバータのMAX1215Nは差動入力で動作します。シングルエンド信号源しか利用することができないアプリケーションでは、内蔵トランス(T1とT2)を使用してシングルエンド信号を差動信号に変換することができます。

差動レシーバ(U3～U6)は、MAX1215NのLVDS出力信号のバッファとして動作し、この信号を様々なロジックアナライザによって収集することのできる高電圧LVPECL信号に変換します。LVDS出力はヘッダJ2とJ3でアクセスされます。LVPECL出力はヘッダJ4とJ5でアクセスされます。

このEVキットは、PCBのレイアウトを最適化するために4層PCBで設計されています。独立したアナログ、ディジタル、クロック、およびバッファおよび電源のプレーンは、アナログとディジタルの信号間のノイズ結合を最小限に抑えており、50Ωマイクロストリップ伝送ラインがアナログ入力およびクロック入力に使用され、100Ω差動マイクロストリップ伝送ラインがすべてのディジタルLVDS出力に使用されています。すべてのLVDS差動出力は、真のディジタル出力と相補のディジタル出力の間が100Ω終端抵抗によって終端されています。レイアウトに依存する遅延を最小限に抑えるために、100Ω差動LVDSラインの配線パターン長は千分の数インチの精度で整合させてあります。すべてのLVPECL差動出力は、各分岐で49.9Ωの抵抗によってY終端されます。

電源

MAX1215NのEVキットでは、最良の性能を得るために、別々の、アナログ、ディジタル出力、クロック、およびバッファの各電源を必要とします。2台の1.8V電源は、MAX1215Nのアナログ部分とディジタル部分への給電に使用されます。内蔵のクロック回路は、3.3V電源から給電されます。独立した3.3V電源は、EVキットの出力バッファ(U3～U6)への給電に使用されます。

クロック

MAX1215Nは差動クロック信号を必要とします。ただし、必要となるのはシングルエンドクロック信号源のみです。EVキットの内蔵回路によって、シングルエンドクロック信号が必要な差動信号に変換されます。正弦波入力クロック信号の周波数によって、ADCのサンプリング周波数(fCLK)が決定されます。差動マルチプレクサ(U2)によって、入力信号が処理され必要なクロック信号が生成されます。この入力信号は2.6VP-Pの振幅を超えてはなりません。クロック信号の周波数は250MHzを超えてはなりません。

Eva

lua

tes: M

AX

12

15

N

_______________________________________________________________________________________ 3

MAX1215Nの評価キット

Eva

lua

tes:

M

AX

12

15

N U2における出力クロック信号のデューティサイクルは、固定の50%に設定することもできますが、シングルンド信号がCLK SMAコネクタに印加されるときに調整が可能です。ジャンパJU5の設定によって、信号のデューティサイクルを50%に設定するか、またはポテンショメータR27でデューティサイクルを調整してください。ジャンパJU5の設定については、表1をご覧ください。

MAX1215NのEVキットは、ユーザが水晶発振器(Y1、Valpey Fisher VF561Eシリーズを推奨)を実装して内部で差動クロックソースを生成することができるような回路も備えています。差動ラインレシーバとマルチプレクサIC (U2)は、ジャンパJU1を使ってSMA CLK信号と水晶発振器Y1出力信号のいずれかを選択するように設定することができます。ジャンパJU1の設定については、表2をご覧ください。注：水晶発振器のデューティサイクルをジャンパJU5によって調整することはできません。

クロック分周器

MAX1215Nは1/2クロック分周器を内蔵しています。この機能をイネーブル/ディセーブルするためには、ジャンパJU2を使用してください。シャント位置については、表3をご覧ください。

入力信号

MAX1215Nは、差動アナログ入力信号で動作します。ただし、EVキットに必要なのは、ユーザが用意する振幅が2VP-P以下の50Ω終端シングルエンドアナログ入力信号のみです。内蔵のトランス(T1とT2)がシングルエンドアナログ入力を差動アナログ信号に変換し、これがADCの差動入力ピンに印加されます。

オプションの入力トランス

MAX1215NのEVキットでは、高い入力周波数(>100MHz)におけるTHDとSFDR性能を改善するために2個のトランスが使用されます。これらのトランスは、高周波における偶数高調波成分の増加を抑制するのに役立ちます。トランスを1個だけ使用する場合には、下記の指示にしたがってください。

1) トランスT1を外してください。

2) 0Ωの抵抗(0603)をR11とR13に取り付けてください。

リファレンス電圧

MAX1215Nのフルスケール範囲(FSR)の設定方法は2つあります。MAX1215NのEVキットでは、ADCの内部リファレンスを使用するように設定することもできますが、安定した低ノイズの外部リファレンスをREFIOパッドに印加することもできます。ジャンパJ1によって使用するリファレンスソースを選択します。シャントの設定については、表4をご覧ください。

出力信号

MAX1215Nは、単一の12ビット、パラレルLVDS対応ディジタル出力バスを備えています。また、ディジタル出力は、データ同期化用のクロックビット(DCLKP/N)、およびデータオーバレンジビット(ORP/N)を備えています。ヘッダの接続については、表6をご覧ください。

4 _______________________________________________________________________________________

MAX1215Nの評価キット

SHUNTPOSITION

DESCRIPTION

1-2Internal reference disabled. Apply an externalreference voltage to the REFIO pad

3-4* Internal reference enabled

5-6 Increases FSR through potentiometer R40

7-8 Decreases FSR through potentiometer R40

表4. リファレンスシャントの設定(J1)

SHUNTPOSITION

MAX1215NCLKDIV PIN

DESCRIPTION

1-2* Connected to VCC Clock signal divided by 1

2-3 Connected to GND Clock signal divided by 2

表3. クロック分周器シャントの設定(JU2)

SHUNTPOSITION

U2 SEL0 PINCLOCK SOURCE

SELECTION

1-2 Connected to VCLKSelects crystal oscillatorY1

2-3* Connected to GND Selects SMA CLK input

表2. クロックソースの選択(JU1)

*デフォルト位置

SHUNTPOSITION

U2 D0 PIN FUNCTION

1-2Connected to

potentiometer R27Clock duty cycle isadjustable with R27

2-3* Connected to VBB2Clock duty cycle is setto 50%

表1. クロックデューティサイクル(JU5)

*デフォルト位置

*デフォルト位置

*デフォルト位置

出力形式

ディジタル出力コーディングは、ジャンパJU3の設定によって2の補数形式またはストレートオフセットバイナリ形式のいずれかを選定することができます。シャントの設定については表5をご覧ください。

出力ビット位置

ADCのディジタル出力は、2個の40ピンヘッダ(J2とJ3)に接続されます。出力スキューを最小にしてデバイスの性能を向上するために、PCBの配線パターン長を揃えてあります。さらに、4個の差動レシーバ(U3～U6)は、ADCのディジタル出力のバッファとして動作しこの出力をLVPECL対応信号レベルに変換します。これらの差動レシーバは、差動電圧振幅を増幅し、ロジックアナライザの接続部に大きい容量性負荷が存在する場合でもこれを駆動することができます。バッファの出力は、2個の40ピンヘッダ(J4とJ5)に接続されます。ヘッダJ4とJ5のビット位置については、表6をご覧ください。

Eva

lua

tes: M

AX

12

15

N

_______________________________________________________________________________________ 5

MAX1215Nの評価キット

SHUNTPOSITION

MAX1215N T/B PIN DESCRIPTION

1-2 Connected to VCCDigital output instraight offset binary

2-3* Connected to GNDDigital output in two’scomplement

BITUNBUFFERED

(LVDS)BUFFERED(LVPECL)

BIT DESCRIPTION

P J2-10 J4-10 PD11

N J2-9 J4-9 NLD11 MSB

P J2-16 J4-16 PD10

N J2-15 J4-15 NLD10

P J2-22 J4-22 PD9

N J2-21 J4-21 NLD9

P J2-28 J4-28 PD8

N J2-27 J4-27 NLD8

P J2-34 J4-34 PD7

N J2-33 J4-33 NLD7

P J2-40 J4-40 PD6

N J2-39 J4-39 NLD6

P J3-8 J5-8 PD5

N J3-7 J5-7 NLD5

P J3-14 J5-14 PD4

N J3-13 J5-13 NLD4

P J3-20 J5-20 PD3

N J3-19 J5-19 NLD3

P J3-26 J5-26 PD2

N J3-25 J5-25 NLD2

P J3-32 J5-32 PD1

N J3-31 J5-31 NLD1

Data bits

P J3-38 J5-38 PD0

N J3-37 J5-37 NLD0 LSB

P J2-4 J4-4 POR

N J2-3 J4-3 NLOR Overrange bit

P J3-2 J5-2 PDCLK

N J3-1 J5-1 NLDC0 Clock output signal

表6. 出力ビット位置

表5. 出力形式シャントの設定(JU3)

*デフォルト位置

Eva

lua

tes:

M

AX

12

15

N

6 _______________________________________________________________________________________

図1a. MAX1215NのEVキットの回路図(1/3)

REFI0

J2-4 J2-2

J2

J2-5

J2-6

J2-3

J2-1

ORP

ORN

J2-10 J2-8

J2-7

J2-12

J2-9

J2-11

D11P

D11N

J2-16 J2-14

J2-13

J2-18

J2-15

J2-17

D10P

D10N

J2-22 J2-20

J2-19

J2-24

J2-21

J2-23

D9P

D9N

J2-28 J2-26

J2-25

J2-30

J2-27

J2-29

D8P

D8N

J2-34 J2-32

J2-31

J2-36

J2-33

J2-35

D7P

D7N

J2-40 J2-38

J2-37J2-39

D6P

D6N

J3-2 J3-3

J3

J3-4

J3-6

J3-1

J3-5

DCOP

DCON

J3-8 J3-9

J3-10

J3-12

J3-7

J3-11

D5P

D5N

J3-14 J3-15

J3-16

J3-18

J3-13

J3-17

D4P

D4N

J3-20 J3-21

J3-22

J3-24

J3-19

J3-23

D3P

D3N

J3-26 J3-27

J3-28

J3-30

J3-25

J3-29

D2P

D2N

J3-32 J3-33

J3-34

J3-36

J3-31

J3-35

D1P

D1N

J3-38 J3-39

J3-40J3-37

D0P

D0N

OVCC

C210.22μF

C30.1μF

C40.1μF

C50.1μF

VCLK

VCC

C10.1μF

C27220μF6.3V

C20.1μF

C220.22μF

C230.22μF

C60.1μF

C70.1μF

C240.22μF

C80.1μF

1

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

AVCC

6 11 12 13 14 20 25 62 63 65

VCC OVCC

OVCC

OVCC

OVCC

OVCC

OVCC

27 28 41 44 60

16

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

AGND

2 5 7 10 15 18 19 21 24 64

AGND

AGND

OGND

OGND

OGND

66 67 26 45 61

U1

MAX1215N

T2

C90.1μF

3

2

1

6

5

4

8INP

C121pF

R824.9Ω0.1%

R1610Ω1%

R924.9Ω0.1%

C250.1μF

R820Ω

9INN

C200.1μF

R1710Ω1%

C260.1μF

CLKP22

23

REFADJ

TP1

4

REFI03

R18100Ω1%

R19100Ω1%

ORP ORP

ORN

59

58ORN

D11P D11P

D11N

57

56D11N

R20100Ω1%

D10P D10P

D10N

55

54D10N

R21100Ω1%

D9P D9P

D9N

53

52D9N

R22100Ω1%

D8P D8P

D8N

51

50D8N

R23100Ω1%

D7P D7P

D7N

49

48D7N

R24100Ω1%

D6P D6P

D6N

47

46D6N

DCLKP DCOP

DCON

43

42DCLKN

R29100Ω1%

R28100Ω1%

D5P D5P

D5N

40

39D5N

R30100Ω1%

D4P D4P

D4N

38

37D4N

R31100Ω1%

D3P D3P

D3N

36

35D3N

R32100Ω1%

D2P D2P

D2N

34

33D2N

R34100Ω1%

D1P D1P

D1N

32

31D1N

R35100Ω1%

D0P D0P

D0N

30

29D0N

CLKP

CLKNCLKN

REFADJ

3

12

VCCJ1

CLKDIV17

T/B68

1

2

3

JU3

VCC

J1-3

J1-5

J1-7

RJ

REFADJ

RJ

J1-1 J1-2

J1-4

J1-6

J1-8

REFADJ

R40100kΩ

R4213kΩ1%

T1

T1-1

1

5

3

4

2

6R30Ω

R13OPEN

R1OPEN

R80SHORT

(PC TRACE)

IN

T1-3

T1-1

R11OPENT1-3

C45OPEN

VCLK

C2910μF

C321.0μFGND

C28220μF6.3V

C48OPEN

VCC

C3022μF

C34OPEN

C332.2μF

VCC

C31OPENGND

C10220μF6.3V

C47OPEN

OVCC

C1122μF

C44OPEN

C142.2μF

OVCC

C43OPENGND

1

2

3

JU2

VCC

R810Ω

MAX1215Nの評価キット

Eva

lua

tes: M

AX

12

15

N

_______________________________________________________________________________________ 7

J4-4

J4-2

J4-5

J4-6

J4-3

J4-1

BORP

BORN

J4-1

0J4

-8

J4-7

J4-1

2

J4-9

J4-1

1

BD11

P

BD11

N

J4-1

6J4

-14

J4-1

3

J4-1

8

J4-1

5

J4-1

7

BD10

P

BD10

N

J4-2

2J4

-20

J4-1

9

J4-2

4

J4-2

1

J4-2

3

BD9P

BD9N

J4-2

8J4

-26

J4-2

5

J4-3

0

J4-2

7

J4-2

9

BD8P

BD8N

J4-3

4J4

-32

J4-3

1

J4-3

6

J4-3

3

J4-3

5

BD7P

BD7N

J4-4

0J4

-38

J4-3

7J4

-39

BD6P

BD6N

J5-2

J5-3

J5J4

J5-4

J5-6

J5-1

J5-5

BDC0

P

BDC0

N

J5-8

J5-9

J5-1

0

J5-1

2

J5-7

J5-1

1

BD5P

BD5N

J5-1

4J5

-15

J5-1

6

J5-1

8

J5-1

3

J5-1

7

BD4P

BD4N

J5-2

0J5

-21

J5-2

2

J5-2

4

J5-1

9

J5-2

3

BD3P

BD3N

J5-2

6J5

-27

J5-2

8

J5-3

0

J5-2

5

J5-2

9

BD2P

BD2N

J5-3

2J5

-33

J5-3

4

J5-3

6

J5-3

1

J5-3

5

BD1P

BD1N

J5-3

8J5

-39

J5-4

0J5

-37

BD0P

BD0N

VPEC

LVP

ECL

GND

C40

220μ

F6.

3V

C41

10μ

FC4

21.

0μF

R41

49.9Ω

1% R44

49.9Ω

1%

Q0BO

RPR7

49.9Ω

1% C58

OPEN

ORP

19D0

2

ORN

D03

D11P

D14

D11N

D15

D10P

D26

D10N

D27

D9P

D38

D9N

D39

BORN

Q018

R45

49.9Ω

1% R46

49.9Ω

1%

Q1BD

11P

17

BD11

NQ1

16

R47

49.9Ω

1% R48

49.9Ω

1%

Q2BD

10P

15

BD10

NQ2

14

R49

49.9Ω

1% R50

49.9Ω

1%

Q3BD

9P13

BD9N

Q3

VBB

N.C.

N.C.

N.C.

N.C.

N.C.

N.C.

N.C.

N.C.

N.C.

N.C.

VEE

12

1110

VPEC

L

VCC

20

C36

0.1μ

F

VCC

1

U3M

C100

LVEL

17

R38

49.9Ω

1% R39

49.9Ω

1%

Q0BD

8PD8

P19

D02

D8N

D03

D7P

D14

D7N

D15

D6P

D26

D6N

D27

D38

D39

BD8N

Q018

R51

49.9Ω

1% R52

49.9Ω

1%

Q1BD

7P17

BD7N

Q116

R53

49.9Ω

1% R54

49.9Ω

1%

Q2BD

6P15

BD6N

Q214

Q313

Q312

VBB

VEE

1110

VPEC

L

VCC

20

C38

0.1μ

F

VCC

1

U4M

C100

LVEL

17

R57

49.9Ω

1% R58

49.9Ω

1%

Q0BD

COP

DCOP

19D0

2

DCON

D03

D5P

D14

D5N

D15

D4P

D26

D4N

D27

D3P

D38

D3N

N.C.

N.C.

D39

BDCO

NQ0

18

R59

49.9Ω

1% R60

49.9Ω

1%

Q1BD

5P17

BD5N

Q116

R61

49.9Ω

1% R62

49.9Ω

1%

Q2BD

4P15

BD4N

Q214

R63

49.9Ω

1% R64

49.9Ω

1%

Q3BD

3P13

BD3N

Q3

VBB

VEE

12

1110

VPEC

L

VCC

20

C37

0.1μ

F

VCC

1

U5M

C100

LVEL

17

R55

49.9Ω

1% R56

49.9Ω

1%

Q0BD

2PD2

P19

D02

D2N

D03

D1P

D14

D1N

D15

D0P

D26

D0N

D27

D38

D39

BD2N

Q018

R65

49.9Ω

1% R66

49.9Ω

1%

Q1BD

1P17

BD1N

Q116

R67

49.9Ω

1% R68

49.9Ω

1%

Q2BD

0P15

BD0N

Q214

Q313

Q312

VBB

VEE

1110

VPEC

L

VCC

20

C39

0.1μ

F

VCC

1

U6M

C100

LVEL

17

R10

49.9Ω

1% C59

OPEN R4

349

.9Ω

1% C60

OPEN

R69

49.9Ω

1% C61

OPEN

R72

49.9Ω

1% C64

OPEN

R71

49.9Ω

1% C63

OPEN

R70

49.9Ω

1% C62

OPEN

R73

49.9Ω

1% C65

OPEN

R74

49.9Ω

1% C66

OPEN

R75

49.9Ω

1% C67

OPEN

R76

49.9Ω

1% C68

OPEN

R79

49.9Ω

1% C69

OPEN

R78

49.9Ω

1% C70

OPEN

R77

49.9Ω

1% C71

OPEN

C48

OPEN

図1b. MAX1215NのEVキットの回路図(2/3)

MAX1215Nの評価キット

Eva

lua

tes:

M

AX

12

15

N

8 _______________________________________________________________________________________

図1c. MAX1215NのEVキットの回路図(3/3)

R249.9Ω1%

JU4

R449.9Ω1%

CLKP

R549.9Ω

1%

C190.1μF

C160.1μF

C180.1μF

QD02

D03

D14

D15

VBB1

D1

D1

VEE

1113

VBB2

12

VCLK

VBB2

VBB2

VCLK

CLK

VCLK

VCC VCC

1 14

U2

MAX9388

C150.1μF

C130.1μF

VCLK

VCC VCC

17

16

15

1

32

20

C350.1μF

CLKN

C490.1μF

Q

18SEL0 JU1

JU5

19SEL1

C530.1μF

R2610kΩ1%

R25510Ω

R37510Ω

C540.1μF

C520.1μF

R1449.9Ω

1%

R649.9Ω

1%

R1249.9Ω

1%

R1549.9Ω

1%

1 32

VCLK

R361.82kΩ

1%

R333.16kΩ

1%

D26

D27

D38

D39

VEE

10

C510.1μF

C500.01μF

VBB2 VCLK

Y1(OPEN)

GND

VCCOUTN.C.

1

6

D14

OUT D15

OE

VCLK

1

3

2

3

2JU6

VCLKC56

0.01μF

C550.1μF

R275kΩ

MAX1215Nの評価キット

Eva

lua

tes: M

AX

12

15

N

_______________________________________________________________________________________ 9

図2. MAX1215NのEVキットの部品配置ガイド—部品面

MAX1215Nの評価キット

Eva

lua

tes:

M

AX

12

15

N

10 ______________________________________________________________________________________

図3. MAX1215NのEVキットのPCBレイアウト—部品面

MAX1215Nの評価キット

Eva

lua

tes: M

AX

12

15

N

______________________________________________________________________________________ 11

図4. MAX1215NのEVキットのPCBレイアウト—グランドプレーン(第2層)

MAX1215Nの評価キット

Eva

lua

tes:

M

AX

12

15

N

12 ______________________________________________________________________________________

図5. MAX1215NのEVキットのPCBレイアウト—電源プレーン(第3層)

MAX1215Nの評価キット

マキシムは完全にマキシム製品に組込まれた回路以外の回路の使用について一切責任を負いかねます。回路特許ライセンスは明言されていません。マキシムは随時予告なく回路及び仕様を変更する権利を留保します。

Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600 ____________________ 13

© 2007 Maxim Integrated Products is a registered trademark of Maxim Integrated Products, Inc.

Eva

lua

tes: M

AX

12

15

N

図6. MAX1215NのEVキットのPCBレイアウト—半田面

〒169-0051東京都新宿区西早稲田3-30-16（ホリゾン1ビル）TEL. (03)3232-6141 FAX. (03)3232-6149

MAX1215Nの評価キット