한국 테스트 학술대회사단한국반도체테스트학회 법인 tel (02)313-3705 | fax...

한국반도체테스트학회사단법인

Tel (02)313-3705 | Fax (02)363-8389E-mail [email protected]

제17회 한국 테스트 학술대회

일 시 2016년 06월 21일(화) 오전 09시

장 소 더케이 서울호텔(서울교육문화회관) 본관 3층 거문고홀

주 최 사단법인 한국반도체테스트학회

The 17th Korea Test Conference JUNE 21, 2016

제17회 한국 테스트 학술대회 후원

삼성전자

SK하이닉스

아드반테스트코리아

티에스이

Cohu

아이에스시

TERADYNE

MEK

유니테스트

LG전자

와이아이케이

디아이

한국내쇼날인스트루먼트

리노공업

레프코리아

아이텍반도체

테스나

레틱

SPEA Korea

아이티엔티

TechWing

코리아인스트루먼트

스테코

네오셈

윌테크놀러지

앰코테크놀로지코리아

마이크로프랜드

실리콘웍스

태성에스엔이

엑시콘

Korea Test Conference CONTENTS 초대의 말씀

존경하는 한국반도체테스트학회 회원 여러분, 안녕하십니까?

한국반도체테스트학회 학술대회가 어느덧 17회를 맞았습니다. 여러분은 한국 메모리 반도체 산업을 이처럼 크게 성장시켜 온 주역입니다. 지금은 물론이고 차기 정보화사

회에 요구될 융복합 소자들의 혁신적인 테스트 솔류션 확보가 화두입니다. 이러한 기

술 러더십의 중심에 회원 여러분들이 계십니다.

올해초 알파고와 이세돌의 바둑대결은 기대와 달리 알파고의 승리로 막을 내렸습니다. 인공지능이 아무리 발전해도 도저히 극복 불가능할 영역이라고 여겨졌던 바둑에서 알

파고가 승리하면서 인공지능에 대한 선풍적인 관심을 불러일으켰습니다. 한편으로는 기계에 대한 막연한 공포를 안겨 주기도 했습니다. 알파고를 개발한 구글 딥마인드는 알파고 개발에 사용된 핵심 기술로 딥러닝을 꼽았습니다. 방대한 양의 데이터를 고속

연산해서 최적의 솔루션의 선택이 가능하다고 합니다. 또한 최근 주목을 받고 있는 사

물인터넷과 빅데이터가 이끄는 차세대 ICT 시대에는 아직까지 상상하지 못했던 많은 양의 데이터 고속처리 기술이 필요할 것으로 보입니다. 또한 저전력의 요구도 점점 더 가속화 될 것으로 전망됩니다.

차세대 ICT 환경이 요구하는 High-speed, High-capacity, Low-power 사양을 만족

시키는 제품의 급증을 피부로 느낍니다. 이러한 초고사양을 만족시키기 위한 차세대 제품개발에 있어서 테스트의 역할이 더욱 중요해지고 있습니다. 테스트 장치나 디자인 분야에서의 전문화와 고도화가 필수적입니다. 거대 자본과 시장을 무기로 반도체 산업

에 파상적으로 참여하기 시작한 후발 주자들은 우리 테스트 업계의 위기이며 동시에 절호의 기회입니다.

한국테스트학술대회는 테스트 산업계, 학계 그리고 연구소의 우수한 전문가와 미래를 준비하는 인재들이 함께 모여서 서로의 경험과 생각을 공유하고 토론하는 장입니다. 새로운 시대에 적합한 패러다임을 창조하고 다듬는 뜻깊은 자리가 될 것으로 기대합니

다. 이번 학술대회를 위해 그간의 연구성과를 다듬어 훌륭한 논문을 제출해주신 모든 저자들과 물심 양면으로 도움을 주신 학계, 연구소 그리고 관련 기관의 모든 분들께 심

심한 감사의 말씀을 드립니다. 이번 한국 테스트 학술대회가 테스트 및 관련 분야에 기

여하시는 모든 분들의 성대한 축제가 될 수 있도록 큰 관심과 참여 부탁드립니다.

감사합니다.

제17회한국테스트학술대회대회장 김 웅 희

사단법인한국반도체테스트학회회장 강 성 호

14151617181920212223242526272829303132

0304060809

초대의 말씀

조직위원회

제17회 한국 테스트 학술대회 일정표

홀 도면

초청강연 및 튜토리얼

포스터

패널토의

부스도면

전시리스트

안내사항

후원업체

333435363742

Test Industry

ATE Hardware & Software (1)

Memory Test (1)

Design for Reliability

SOC Design & Test (1)

Production Test (1)


Memory Test (2)

3D-IC


Production Test (2)


Memory Test & Repair (1)

Test Cost Efficiency


Production Test (3)


Memory Test & Repair (2)


A.

B.

C.

D.

E.

F.

G.

H.

I.

J.

K.

L.

M.

N.

O.

P.

Q.

R.

S.

2 제17회한국테스트학술대회 The 17th Korea Test Conference 3

Korea Test Conference 조직위원회

Publicity Chair김영부(윌테크놀러지)

Publicity Co-Chair이창원(엑시콘)

Tutorial Chair전홍신(SK하이닉스)

Tutorial Co-Chair김현진(단국대)

Panel Chair조언호(삼성전자)

Panel Co-Chair김병호(한양대)

Exhibits Chair홍승일(실리콘웍스)

Exhibits Co-Chair이현빈(한밭대)

Finance Chair문경서(레틱)

Finance Co-Chair이중호(용인대)

Local Chair고진수(TERADYNE)Local Co-Chair정우식(SK하이닉스)

Secretary Chair최호정(타이거일렉)Secretary Co-Chair김지원(태성에스엔이)

강기상(MEK)강성호(연세대)고진수(TERADYNE)김규철(단국대)김기섭(Synopsys)박상준(엑시콘)박성주(한양대)박윤순(티에스이)박정식(SK하이닉스)백상현(한양대)백우현(LG전자)윤건상(SK하이닉스)이강칠(Digital Frontier)이경진(스테코)조창현

주재훈(삼성전자)진교원(SK하이닉스)홍규식(삼성전자)

강용석(LG전자)권혁(삼성전자)길성재(유니테스트)김기철(삼성전자)김영식(메리테크)김용준(삼성전자)김정렬(아이에스시)김진주(AT Semicon)김호진(NTS)김홍식(SK하이닉스)남정현(TNS)박상조(다우엑실리콘)박인석(TERADYNE)박제영(삼성전자)반용찬(LG전자)배상민(LG전자)변재열(세미탑)성형수(SK하이닉스)송동섭(삼성전자)신효영(SK하이닉스)

유홍범(삼성전자)윤홍일(연세대)이관우(TERADYNE)이관종(디아이)이완준(아이티엔티)이윤식(유니스트)이주환(삼성전자)이진희(아드반테스트코리아)임광빈(에이티테크놀러지)장훈(숭실대)정재용(인천대)정형일(테스나)조돈구(SK하이닉스)조상복(울산대)조호길(ETRI)천범익(동의대)한동관(삼성전자)한석붕(경상대)

Kim Chang Shik

(CUNY of New York)

Program Committee자문위원

학술대회장

김웅희(SK하이닉스)

Program Chair김우섭(삼성전자)

Program Co-Chair양준성(성균관대)

Publication Chair조정호(아드반테스트코리아)

Publication Co-Chair안진호(호서대) www.koreatest.or.kr


Korea Test Conference 제17회 한국 테스트 학술대회 일정표

08:30~09:00 등 록

09:00~11:30

A B C D E

Test Industry정우식(SK하이닉스)

09:00~10:00(60분)

ATE Hardware &

Software (1)송기재(삼성전자)

Memory Test (1)남정현(TNS)

Design for Reliability홍승일(실리콘웍스)

SOC Design &

Test (1)정성수(한양대)

휴 식 10:00~10:10 휴 식

Tutorial 1 F G H I J

Adam Cron (Synopsys)

Chair: 김현진(단국대)

Production Test (1)안진호(호서대)

10:10~11:30(80분)

ATE Hardware &

Software (2)박제영(삼성전자)

Memory Test (2)이현빈(한밭대)

3D-IC이창원(엑시콘)

SOC Design &

Test (2)박성주(한양대)

11:40~12:00 개 회 식 사회 : 양준성(성균관대) 개회사 : 김웅희(SK하이닉스) / 감사패증정 / 우수논문시상

12:00~12:30 초청 강연 “Memory 반도체 기술혁신과 새로운 도전” 강연자 : SK하이닉스 김진국 전무

12:30~13:30 점 심

13:30~16:00

Tutorial 2 K L M N O

Phil Nigh

(Global Foundries)

Chair : 전홍신(SK하이닉스)

Production Test (2)이진희(아드반테스트코리

아)

13:30~14:50(80분)

ATE Hardware &

Software (3)조정호(아드반테스

트코리아)

Memory Test & Repair

(1)김규철(단국대)

Test Cost

Efficiency이중호(용인대)

SOC Design &

Test (3)고진수(TERADYNE)

휴 식 14:50~15:00 휴 식

Tutorial 3 P Q R S

김현진(단국대)

Chair : 장훈(숭실대)

Production Test(3)김영부(윌테크놀러지)

15:00~16:00(60분)

ATE Hardware &

Software (4)조상복(울산대)

Memory Test & Repair

(2)김지원(태성에스엔이)

Poster SOC Design &

Test (4)문경서(레틱)

16:00~16:20 휴 식

16:20~17:30 패널 토의 좌장 : 김병호(한양대) “칩, 장비, 소켓(인터페이스)업체의 고민 공유”

17:30~18:00 폐 회 식

거문고A(3층)

거문고B(3층)

거문고C(3층)

대금

(3층)가야금A(2층)

가야금B(2층)

장소

시간


Korea Test Conference

강연자 SK하이닉스 김진국 전무

홀 도면 초청강연

거문고홀(3F) Geomungo Hall

가야금홀(2F) Gayageum Hall

“Memory 반도체 기술혁신과 새로운 도전”

약 력학력: 연세대학교 전기공학 학사 (1986)

경력: DRAM기술본부장 (2014~)

Mobile개발본부장 (2013~2014)

Mobile소자그룹 담당 (2012~2013)

MM소자그룹 담당 (2005~2012)

하이닉스반도체 미국법인 (2001~2004)

현대전자산업 입사 (1986)

3층

다

과

계

단

거문고A 거문고B 거문고C

2층

다

과

계

단

등록

데

스크

등록

데

스크

가야금A 가야금B


Korea Test Conference TUTORIAL

Tutorial 1 Adam Cron, Principal Engineer(Synopsys)

좌장: 김현진(단국대)

Five Must-Have Test Technologies for Meeting Today’s Market Needs

>>약력

Adam Cron, Principal Engineer at Synopsys, is part of the Test

Automation Implementation R&D Group and has been with the

company for over 18 years. A Syracuse University graduate, Adam

has worked in test-related fields at Motorola and Texas Instruments

for a total of over 30 years in the industry. Adam has worked on many

IEEE standards efforts, is currently vice-chair of IEEE Std P1838, and

is an IEEE Golden Core recipient.

>>Abstract

Automotive, IoT, and industrial markets for semiconductors offer

significant growth potential, yet competition is intense: features are

growing, performance and quality specifications are tightening, and

project schedules are shrinking. Only companies with design teams

able to efficiently deploy the latest technologies to meet their design

and test challenges will succeed. Don’t miss this tutorial, which will

look at several of these key technologies for test, including a review

of the developing IEEE 3D-IC Test Standard.

Tutorial 2 Phil Nigh(GLOBALFOUNDRIES)

좌장: 전홍신(SK하이닉스)

Emerging IC Testing Methods

>>약력

Phil Nigh has been a Test Engineer for over 33 years at IBM and

GLOBALFOUNDRIES and is responsible for defining & driving

Test Strategy including test methods, design-for-test, diagnostic

methods and Adaptive Testing. Phil received his PhD from Carnegie

Mellon University in 1990. Phil received the Best Paper award at

the International Test Conference in 1999 and has done a number

of keynote presentations at conferences and workshops. He has

organized the “Industry Test Challenges” workshop for over 15 years.

>>Abstract

The IC industry is facing major technological, cost & complexity

challenges that are changing our testing methods. The changes also

provide an opportunity for improved Test costs, faster yield learning

and higher product Quality & Reliability. This talk will describe these

changes including:

● 2.5D/3D & Heterogeneous Integration – requires new industry test

collaboration● Advanced Technology Failure Modes – drives new testing, design

& characterization methods● Memory Testing–changes driven by multichip applications,



emerging technologies (e.g., MRAMs) and tuning for yield &

reliability● “End-to-End” Data Integration –enabling rapid Yield/Design/Test

improvements● Adaptive Testing –enablesreal-time,automatedoptimization● Product Reconfiguration & Adaptation at Test and in the Field –

which will improve yield, reliability and costs● Combining the best of structural & functional testing methods

Tutorial 3 김현진 교수(단국대)

좌장: 장훈(숭실대)

Digital IO PAD Overview and Calibration Scheme

>>약력

received B.S., M.S., and Ph. D degrees in Department of Electrical

and Electronic Engineering from Yonsei University, Seoul, Republic of

Korea, in 1997, 1999, and 2010, respectively.

In 2002-2004 and 2010-2011,

he worked in the R&D center of Samsung ElectroMechanics and the

Memory Division of Samsung Electronics in the field of circuit design

and implementation.

From 2011, he is the assistant professor in School of Electronics and

Electrical Engineering, Dankook University, Yongin-si, Republic of

Korea.

His interests include parallel & embedded systems, mixed circuit

design, pattern matching engine.

>>Abstract

Due to the increased IO speed, it is required that the structure of IO

PAD should be understood.

Especially, IO driving strength and receiving reference can be

calibrated in order to mitigate the influence of environmental

variations.

In this tutorial, the basic and advanced structure of IO PAD and its

calibration scheme can be reviewed considering the practical issues.


Korea Test Conference 논문발표 안내

좌장: 송기재(삼성전자)B좌장: 정우식(SK하이닉스)A

ATE Hardware & Software (1)09:00~10:00

발표자 강신호

저 자 강신호, 김규열, 유상규, 주재훈 (삼성전자)

ATE TDR기능을 이용한 Probe Card 체결불량 검출방법

발표자 나우진

저 자나우진, 유호진, 오정원, 김승현, 안용만, 김현수, 임종형 (삼성전자)

The Probe-less Methodology of Estimating Waveform Using Quantitative Noise Injection

발표자 선민균

저 자 선민균, 최성일, 이성우, 장철웅 (삼성전자)

AP 제품을 위한 ATE 활용 실장 테스트 방법 연구

Test Industry09:00~10:00

발표자 방용운

저 자 방용운, 김경호, 박종현, 오영균, 조돈구 (SK하이닉스)

Wafer Die-Level Adaptive Test 방법 연구

발표자 JohannPoetzinger

저 자 Johann Poetzinger (Cohu)

A New Approach to Faster Development and More Reliable Specifications of Contact Probes in Semiconductor Testing

발표자 이상신

저 자 이상신, 박진규, 조돈구 (SK하이닉스)

실장 시스템 동작 tWR 차이 고찰 및 활용



좌장: 홍승일(실리콘웍스)D좌장: 남정현(TNS)C

Design for Reliability09:00~10:00

발표자 안경찬

저 자 안경찬, 박창범, 임신일 (서경대)

A New PMU (parametric measurement unit) Design with Guaranteed Stability

발표자 김동현

저 자 김동현, 양준성 (성균관대)

메모리 서브어레이 결함 특성에 따른 직교라틴방진부호를 이용한 신뢰성 향상 기법

발표자 남궁영

저 자남궁영, 김민석, 오정훈, 장제열, 윤성준, 이은철 (삼성전자)

기대값 반영한 GNSS DC offset calibration 알고리즘

Memory Test (1)09:00~10:00

발표자 사공현

저 자 사공현, 하승주, 김헌규, 홍상후 (SK하이닉스)

NAND FLASH에서의 Failed cell masking 을 통한 Cell 특성 평가 방법

발표자 김진욱

저 자 김진욱, 정지훈, 박성주 (한양대)

Retention error의 정정을 위한 플래시 메모리 Scrubbing 기법

발표자 서은주

저 자 서은주, 백재선, 심효진, 유경석 (삼성전자)

External Loopback Testing using Fanout Buffer with extra termination R



Production Test (1)10:10~11:30

좌장: 정성수(한양대) 좌장: 안진호(호서대)E F

SOC Design & Test (1)09:00~10:00

발표자 장송철

저 자 장송철, 김용일, 이기화, 공병수, 기 영 (SK하이닉스)

Dynamic Power Cycling System 구축을 통한 SSD의 Sudden Power Loss 불량 해석 Solution 확보

발표자 임현찬

저 자 임현찬, 서성열, 강성호 (연세대)

테스트 병렬성 확대를 위한 2-stage 하이브리드 셀프테스트 구조

발표자 강진현

저 자 강진현, 양준성 (성균관대)

X가 포함된 압축 결과에서 제어 비트의 감소를 위한 테스트 패턴 그룹화 방법

발표자 민원기

저 자민원기, 반권성, 김종태, 이영헌, 박상욱, 엄경운, 손기복 (삼성전자)

테스트 패드 표면상태가 Wafer-level test에 미치는 영향 및 측정안정성 확보

발표자 우승호

저 자 우승호, 김상일, 김강희, 김보현, 오창수 (티에스이)

Effect of Rubber Socket depending on change of particles shape.

발표자 주재흥

저 자 주재흥, 이현우, 문순기, 조돈구 (SK하이닉스)

Over Stress 최소화를 위한 Method 고찰

발표자 이남중

저 자이남중, 서중원, 김현준, 이용천, 남승기, 정진국, 유홍범 (삼성전자)

Development of Wafer-level Field Tester for AP Product



Memory Test(2)10:10~11:30


좌장: 이현빈(한밭대)좌장: 박제영(삼성전자) HG

발표자 주성호

저 자주성호, 김형순, 김준연, 김경태, 권홍범, 김용준, 주재훈 (삼성전자)

Pad 간격 미세화 대응을 위한 Probe 재료의 기계적 특성 개선

발표자 박상혁

저 자 박상혁, 정미란, 오세장, 윤종윤 (엑시콘)

Driver Impedance Control을 통한 Memory Interface의 Write&Read Voltage Margin 향상 기법발표자 김광호

저 자 김광호, 정우식, 김웅희 (SK하이닉스)

High-Speed ATE 기반 DRAM 고속 출력신호 분석기 개발

발표자 성정우

저 자성정우, 이한수, 양동필, 남승기, 엄지은, 이영선, 유홍범, 이은철 (삼성전자)

Substrate Vertical Probe card PI Optimization

발표자 전경훈

저 자전경훈, 김태수, 오정훈, 장제열, 윤성준, 이은철 (삼성전자)

RFIC ATE Board Auto Impedance Matching System 구현

발표자 장대현

저 자 장대현, 이영호, 황소희, 최재식, 김경택 (삼성전자)

Test Time Reduction of Flash Write Using Match Fuction

발표자 위세혁

저 자 위세혁, 권준형, 백상현 (한양대)

800Mhz DDR3 DIMM Pad의 마모의 Data Margin 영향

발표자 박재석

저 자 박재석, 정민호, 강성호 (연세대)

An efficient post-bond TSV test scheme




3D-IC10:10~11:30

좌장: 박성주(한양대)좌장: 이창원(엑시콘) JI

발표자 김영성

저 자 김영성, 박성주, 김두영, 정지훈, Adil Ansari (한양대)

테스트 시간 효율을 위한 적층 반도체 테스트 구조

발표자 노신우

저 자 노신우, 이호성, 백상현 (한양대)

DC Voltage를 사용한 TSV Pin-hole 테스트 방법

발표자 임현열

저 자 임현열, 김태현, 강성호 (연세대)

이중캡쳐를 이용한 스캔 체인 고장 진단 방법

발표자 장재원

저 자 장재원, 이인걸, 정민호, 박재석, 강성호 (연세대)

집단 고장을 고려한 불균형 배치된 TSV의 수리 기법 연구

발표자 김원섭

저 자 김원섭, 한치흥, 이행복, 조돈구 (SK하이닉스)

High Density 제품 Burn In Over current 방지를 위한 방법 고찰

발표자 조영준

저 자 조영준, 이일규, 문순기, 조돈구 (SK하이닉스)

Shared Dut DC Fail 최소화를 위한 Handler OS 개선방안 연구

발표자 이인걸

저 자 이인걸, 정민호, 강성호 (연세대)

Hardware Efficient Redundant TSV Architecture for Clustered Faults in 3-D IC

발표자 박은하

저 자 박은하, 김충현, 남인석, 권상일 (티에스이)

Test Interface Board using Conductive Paste- Based Interconnect Technology




Production Test (2)13:30~14:50

좌장: 조정호(아드반테스트코리아)좌장: 이진희(아드반테스트코리아) LK

발표자 장진엽

저 자 장진엽, 박재형, 유상규, 주재훈 (삼성전자)

Probe Card Tip의 마모 거동에 관한 연구

발표자 윤상배

저 자 윤상배, 성석현, 조돈구 (SK하이닉스)

저항성 및 확장성 불량의 Screen 방법에 관한 고찰

발표자 이주환

저 자 이주환, 유영준, 장제열, 윤성준, 이은철 (삼성전자)

A Screening Method using a Structural Pattern & Stress-Test Conditions for Predicting System-Level Failure

발표자 박종현

저 자 박종현, 이승현, 오영균, 조돈구 (SK하이닉스)

잠재적 불량제거를 위한 통계적 Outlier Die Screen 방법 고찰

발표자 이학영

저 자 이학영, 전찬우, 유승건, 홍상후 (SK하이닉스)

단일칩 패키지 평가 결과를 이용한 다중칩 패키지의 셋업/홀드 특성 예측 시스템 구축

발표자 우철종

저 자 우철종, 조창현, 유상규, 주재훈 (삼성전자)

차세대 Low VDD제품 Test를 위한 Probe Card 전원 채널 저항 관리 방안

발표자 임주희

저 자 임주희, 박진규, 조돈구 (SK하이닉스)

실장 Test mode 인가 방식 개선을 통한 실장 Test 효율화 방안

발표자 백순보

저 자 백순보, 김지원, 심진욱 (태성에스엔이)

유한요소해석을 이용한 웨이퍼 테스트용 프로브 팁의 전기-열에 의한 구조변형 특성 평가



Test Cost Efficiency13:30~14:50

Memory Test & Repair (1)13:30~14:50

좌장: 이중호(용인대)좌장: 김규철(단국대) NM

발표자 정민호

저 자 정민호, 이인걸, 강성호 (연세대)

그룹 간 예비 자원 공유를 통한 TSV의 수리 기법

발표자 오종익

저 자 오종익 (TERADYNE)

Spectral Leakage 특성 개선 방향

발표자 강소연

저 자 강소연, 서성열, 임현찬, 강성호 (연세대)

A New Hardware Efficient Built-In Redundancy Analysis

발표자 정항선

저 자 정항선 (앰코테크놀로지코리아)

Oscillator를 이용한 ADC Dynamic Test에서 Yield 향상을 위한 Test 방법 연구

발표자 전은선

저 자 전은선, 금현순, 이상훈, 박제영, 주재훈 (삼성전자)

Memory 제품의 Repair구조 및 Fail 특성을 이용한 조기 Must 판정 Repair Algorithm

발표자 박세호

저 자박세호, 송슬기, 최재영, 이상훈, 박제영, 주재훈 (삼성전자)

A Study of Timing Violation Condition Detecting Method in Source Program Level

발표자 김희태

저 자 김희태, 임재일, 오형교, 최인혁, 강성호 (연세대)

Reducing the Test Time for Bridge Faults by Critical Resistance Analysis

발표자 강희종

저 자 강희종, 박원규, 박재홍, 임일호, 홍상후 (SK하이닉스)

Test time 감소를 위한 효과적인 Data Input Sequence 도입(One time Data Input for Test Time Reduction)




좌장: 고진수(TERADYNE)O

발표자 김새은

저 자 김새은, 양준성 (성균관대)

스캔체인 분할을 통한 X-비트 제거 법

Multi T/RX LTE 송수신 RFIC multi-site test

발표자 김민석

저 자김민석, 김태수, 김정혜, 오정훈, 장제열, 윤성준, 이은철 (삼성전자)

발표자 김성수

저 자김성수, 최규식, 유석희, 손원우, 이호명, 황정무, 윤성우 (삼성전자)

High Frequency Source Driver IC 제품의 high Speed Test solution 개발

BOST ASIC Jitter 분석 방법에 대한 고찰

발표자 문주상

저 자문주상, 김선경, 이대희, 권민현, 박용순, 조돈구

(SK하이닉스)

좌장: 김영부(윌테크놀러지)P

Production Test(3)15:00~16:00

발표자 윤여선

저 자 윤여선, 원종수, 박용순, 조돈구 (SK하이닉스)

Probe Card Power Relay 분기로 인한 Wafer Damage 영향성 연구

발표자 안중진

저 자 안중진, 성석현, 조돈구 (SK하이닉스)

SWD회로 FXB와 SWL간 Short에 대한 TEST 조건 고찰

발표자 차명래

저 자차명래, 임재영, 이석형, 김홍진, 안대웅, 김웅희 (SK하이닉스)

위치 정보 기반의 효과적 Grading 방법론을 통한 품질 향상 방안



좌장: 김지원(태성에스엔이)R좌장: 조상복(울산대)Q

Memory Test & Repair (2)15:00~16:00

발표자 김주영

저 자 김주영, 조기원, 이하영, 강성호 (연세대)

다중 메모리 블록 환경에서의 2D BIRA 하드웨어 구조

발표자 최경환

저 자 최경환, 성석현, 조돈구 (SK하이닉스)

Row & Column 불량 동시 발생에 대한 Screen 조건 고찰

발표자 이영우

저 자 이영우, 정민호, 박기현, 강성호 (연세대)

Modeling and Analysis of TSV-to-TSV Resistive Bridge Defect


발표자 박주현

저 자 박주현, 양희창, 배홍식, 이규성 (삼성전자)

Development of Facility Efficiency using Realtime Error Collector

발표자 김민영

저 자 김민영 (TERADYNE), 이민화 (KAIST)

Deep Learning Initiative High Efficiency ATE Maintenance Architecture

발표자 장성인

저 자장성인, 남기호, 이정훈, 이수경, 김은하, 박제영, 주재훈 (삼성전자)

Probe Scrub Mark Classification Using Convolutional Neural Networks



좌장: 문경서(레틱)S


발표자 윤주성

저 자 윤주성, 최운섭, 김우일, 권혁 (삼성전자)

Low Speed Pulse Width Modulation Signal Generation Using Bypass Mode of FPGA High Speed Serial IO

발표자 최형모

저 자 최형모 (TERADYNE)

Consideration of I2C port debug when using digital-power-merged circuit

발표자 박수용

저 자 박수용, 유종운, 최재일, 송기재 (삼성전자)

A battery-on-board module for low VDD test yield enhancement

포스터

An efficient post-bond TSV test scheme박재석, 정민호, 강성호

Over Stress 최소화를 위한 Method 고찰주재흥, 이현우, 문순기, 조돈구

AP 제품을 위한 ATE 활용 실장 테스트 방법 연구선민균, 최성일, 이성우, 장철웅

Hardware Efficient Redundant TSV Architecture for Clustered Faults in 3-D IC이인걸, 정민호, 강성호

Development of Wafer-level Field Tester for AP Product이남중, 서중원, 김현준, 이용천, 남승기, 정진국, 유홍범

X가 포함된 압축 결과에서 제어 비트의 감소를 위한 테스트 패턴 그룹화 방법강진현, 양준성

Test time 감소를 위한 효과적인 Data Input Sequence 도입(One time Data Input for Test Time Reduction)강희종, 박원규, 박재홍, 임일호, 홍상후

H

F

B

I

F

E

N

Session

Session

Session

Session

Session

Session

Session


Korea Test Conference 패널토의

칩, 장비, 소켓(인터페이스) 업체의 고민 공유

안영수(아이에스시) 윤종윤(엑시콘)

(현)아이에스시 기술연구소장(상무) (현)엑시콘 부사장/CTO

최영배(유니테스트) 오태엽(코리아인스트루먼트)

(현)유니테스트 이사 (현)코리아인스트루먼트 부사장

(현)삼성전자 상무

조언호(삼성전자) 권민현(SK하이닉스)

(현)SK하이닉스 DRAM TEST기술 PJT 수석연구원

토론자

김병호(한양대)

좌 장

부스도면

거문고홀(3F) Geomungo Hall

가야금홀(2F) Gayageum Hall

3층

다

과

계

단

거문고A 거문고B 거문고C

티에스이아드반테스트

코리아Cohu MEK

TERAD

YNE

2층

다

과

계

단

SPEA Korea

태성 에스엔이

와이 아이케이

엑시콘 레틱한국내쇼날

인스트루먼트

등록

데

스크

등록

데

스크

가야금A 가야금B


Korea Test Conference 전시업체 리스트 안내사항

티에스이

아드반테스트코리아

Cohu

MEK

TERADYNE

5 Companies

Notice 1. 발표자 및 좌장 숙지사항3F 거문고홀 Geomungo Hall

SPEAKorea

태성에스엔이

와이아이케이

엑시콘

레틱


6 Companies

2F 가야금홀 Gayageum Hall

>>구두발표자

논문 발표자께서는 발표분야, 발표장소, 시간을 꼭 확인하여 주십시오.

구두발표는 빔프로젝터만 사용하여 발표를 합니다.

발표 10분 전까지는 발표장에 입실해 주십시오.

각 발표자의 발표시간은 20분입니다. (발표 15분, 질의응답 5분)

두 번째 종소리가 나면 곧 발표를 종결지어 주십시오.

★

★

★

★

★

>>좌장

담당 발표분야 및 시간, 발표장을 확인하여 주십시오.

발표 10분 전까지는 발표실에 입실해 주십시오.

발표자들이 모두 참석해 있는지 발표시간 전에 확인하여 주십시오.

각 발표자의 발표시간은 20분입니다. (발표 15분, 질의응답 5분)

시간을 알리는 종은 15분 경과시 한 번, 20분 경과시 두 번 울리십시오.

두 번째 종소리 후에는 발표를 종결지어 주십시오.

★

★

★

★

★

★

그 외 자세한 사항 또는 문의사항은 학술대회 홈페이지 (http://www.koreatest.or.kr)를 이용해 주시기 바랍니다.

★



구분 사전등록 현장등록

날짜 2016년 6월 7일(화)이전 2016년 6월 21일(화)

등록비 학생 일반 학생 일반

회원 2만원 10만원 3만원 12만원

비회원 4만원 15만원 6만원 20만원

Notice 2. 발표자 및 좌장 숙지사항

>>사전등록

사전등록 양식을 http://www.koreatest.or.kr의 제 17회 테스트학술대회의 Registration procedure에서 다운받아 사용하시기 바랍니다.

등록비를 아래의 계좌로 입금해 주시고, 입금 후 사전등록 양식을 작성하여 아래의 메일로 보내 주십시오.

E-mail : [email protected] (한국반도체테스트학회)

하나은행 : 128-910006-25304

예금주 : 한국반도체테스트학회

등록에 관한 문의는 한국반도체테스트학회 사무국 02-313-3705로 연락주시기 바랍니다.

★

★

★

★

★

★

>>현장등록

6월 21일(화) 학술대회 당일 현장에서 접수합니다.

※논문 발표자 및 좌장은 등록비 면제입니다.

★

Notice 3. 학술대회 참가등록 양식

기 관 명

성 명

전화번호

E - m a i l

구

분

사전등록 □학생 □일반

현장등록 □학생 □일반

계 산 서 발급유무

□ 계산서 발급

금 액 원

계산서 신청 양식

※계산서 발행을 원하시는 분만 작성해 주십시오.

사 업 자등록번호

상 호

( 법인명 )

대 표 자성 명

사 업 명주 소

업 태 종 목



Notice 4. 행사장 : The-K 서울호텔(서울교육문화회관)

경부고속도로 양재 I.C에서 5분 거리

고속터미널에서 30분 거리

김포공항에서 1시간 거리

인천국제공항에서 1시간 40분 거리

★

★

★

★

양재역 9번 출구, 신분당선 양재시민의숲역 5번 출구

무료 셔틀버스이용: 양재역 9번 출구 -> 서초구민회관 앞 신분당선 양재시민의숲역 5번 출구 -> 횡단보도 건너편

마을버스이용: 양재역 11번 출구 -> 환승주차장 앞 마을버스 08번

★

★

★

삼성동 도심공항터미널 무료 셔틀버스 운행 (1시간 30분 간격으로 운행)

호텔 → 도심공항터미널 (오전 7:00 ~ 오후 5:30)

도심공항터미널 → 호텔 (오전 7:30 ~ 오후 6:00)

★

★

★

자동차

지하철

비행기

3호선 양재역

신분당선양재시민의숲역

송파/잠실

가락동

과천

사당동

서초구청

예술의전당

KT연구소

하이브랜드E-MART

화물터미널만남의광장

부산

성남

경부고속도로

윤봉길의사기념관

양재꽃시장

서초구민회관셔틀버스타는곳

양재시민의숲셔틀버스타는곳

양재I.C

서울특별시 서초구 바우뫼로 12길 70Tel: (02)571-8100 Fax: (02)571-7055 http://www.thek-hotel.co.kr

Notice 5. 회원가입 안내

>>연회비및회원자격

정회원: 30,000원 (평생회원 300,000원)※ 4년제 대학을 마치고 반도체 테스트에 관한 실무, 연구 또는 교육에 3년 이상

종사한 자 또는 2년제 졸업 이상의 학력을 가지고 반도체 테스트에 관한 실무, 연구 또는 교육에 6년 이상 종사한 자.

학생회원 : 10,000원※2년제 또는 4년제 대학에 재학하는 자로서 반도체 테스트에 관심이 있는 자.

단체회원 : 400,000원※ 학교, 도서관, 연구소, 기타 영리를 목적으로 하지 않는 단체 또는 기관

특별회원 : (Platinum) 10,000,000원 / (Diamond) 7,000,000원 / (Gold) 5,000,000원 / (Silver) 2,000,000원 / (Bronze) 1,000,000원

※ 본 학회 발전을 위하여 재정적 협조를 하는 개인, 단체 또는 법인

★

★

★

★

>>납입방법

계좌이체 : 하나은행 128-910006-25304 예금주 한국반도체테스트학회

입금 후 사무국 직원에게 메일 또는 유선으로 입금 사실을 알려 주시면 업무에 많은 도움이 됩니다. (사무국 / (02) 313-3705 / [email protected])

★

★

>>회원혜택

별도의 구독료 없이 학술대회 논문집 및 정기, 비정기 출판 간행물 구독 가능 ※입회원서에서 선택한 주소지로 학회가 우송료를 부담하여 발송

매년 개최되는 한국 테스트 학술대회 등록비 할인

비정기적으로 개최되는 연구발표회 및 토론회 초청

테스트 인력 양성을 위한 교육 과정(추후 실시 예정) 할인 혜택

특별회원의 경우 등급에 따라 해당 단체 또는 법인에 소속된 (Platinum) 60인 / (Diamond) 40인 / (Gold) 30인 / (Silver) 20인 / (Bronze) 10인의 학술대회 등록비 면제(사전등록)

★

★

★

★

★


Korea Test Conference 제17회 한국 테스트 학술대회 후원

삼성전자 SK하이닉스



아드반테스트코리아 티에스이



Cohu 아이에스시



TERADYNE

MEK

유니테스트

LG전자



와이아이케이

디아이


레프코리아



아이텍반도체

테스나

레틱

SPEA Korea



아이티엔티

TechWing

37,Dongtan Sandan 6-gil Dongtan-myeon, Hwaseong-si Gyeonggi-do,Republic of Korea Tel : +82-31-379-8000 www,techwing.co.kr

01.MEMORY TEST HANDLER

02.SOC TEST HANDLER

03.MODULE TEST HANDLER

06.DISPLAY EQUIPMENT

04.TEST BOARD

05.FACTORY AUTOMATION

Providing You The Best Handler Solutions. TechWing

Memory

SOC

Module

Implemented the shortest Cycle time 40s in 512 parallel. Temperature range is from -40℃ to 125℃(Option : -55℃ to 150). Temperature accuracy for latest model is ± 1 ℃

Implemented the shortest Cycle time 4.4s in 16 parallel. Temperature option for TW152N, TW153, TW153A is to 150℃. Temperature option for TW154 is from -55℃ to 150℃. Change kits for TW152N & TW153 are 100% compatible with Epson.

Multiple temp test with multiple stimulus units. ±1℃ within 5s from Room to Hot, Cold option available Auto retest and Continuous lot function by SW

코리아인스트루먼트

스테코



네오셈

윌테크놀러지

앰코테크놀로지코리아

마이크로프랜드



실리콘웍스

태성에스엔이

엑시콘


한국 테스트 학술대회사단한국반도체테스트학회 법인 tel (02)313-3705 | fax...

Documents