ti sitara™ cpuファミリ用ethercat®マスタ・スァイル：acontis...

An IMPORTANT NOTICE at the end of this TI reference design addresses authorized use, intellectual property matters and otherimportant disclaimers and information.

TI Designs

TI Sitara™ CPUファミリ用EtherCAT®マスタ・スタック

TI DesignsTI Designsは、システムをすばやく評価してカスタマイズするた

めに必要な、手法、テスト、デザイン・ファイルなどの基盤を提供し、開発期間の短縮に役立ちます。

デザイン・リソースTIDEP0043 デザイン・ファイルを含む

ツール・フォルダTMDSICE3359 ツール・フォルダAM3359 製品フォルダ

デザインの特長● ETG.1500仕様に従ってEtherCAT®クラスAまたはク

ラスBマスタ・スタックを提供● EtherCATのパフォーマンスを最大限に高める高性能

CPSWイーサネット・ドライバを提供● 2つのCPSWポートを使用してEtherCAT機能パック

のケーブル冗長性を提供● 柔軟な構成をサポートするEtherCAT機能パックの

ホット・コネクトを提供● 各種のオペレーティング・システムをサポート：Linux®、

TI-RTOS（SYS/BIOS）、StarterWare、VxWorks、QNX™など

主なアプリケーション● EtherCATプログラマブル・ロジック制御システム（PLC）

● EtherCAT動作制御アプリケーション● EtherCATインターフェイス基板● EtherCAT産業用通信ゲートウェイ

この資料は、Texas Instruments Incorporated（TI）が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス･インスツルメンツ

（日本TI）が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

TIDUAF8　翻訳版

最新の英語版資料http://www.ti.com/lit/tiduaf8

EthernetPORT2

Host Interface

Mini USB-BXDS100v2emulator support

Industrial EthernetProtocols

Ethernet SlaveAddress Selector

EthernetPORT1

OLED Status DisplayMatrix monochromedisplay

I/O ExpansionIncludes:• Power• Digital I/O• Analog• And more!

Ethernet PHY(TLK110)256MB DDR3

Faster, lower powerRAM for enhanced user-friendly experience

800MHz Sitara AM3359 ARM ®

Cortex™-A8 processorA more advanced userinterface and up to 150%better performance thanARM11

microSDExpansion slot foradditional storage(ships with SYS/BIOS)

+5V DC Power

Includes:• Power• GPMC• UART• SPI• And more!

Via UART

E2Eエキスパートに質問WEBENCH®計算ツール

参考資料JAJU192

http://www.ti.com/lit/tiduaf8

2 EtherCAT® Master Stack for TI Sitara™ CPU Family TIDUAF8–September 2015Submit Documentation Feedback

Copyright © 2015, Texas Instruments Incorporated

Introduction www.ti.com

1 概要このTI Designドキュメントでは、TIのSitara AM335xでAcontis EtherCATマスタ・スタックを使用してEtherCATマスタを実装す

る方法を示します。AcontisのEtherCATマスタ・スタック（EC-Masterとも呼ばれます）は、移植性の高いソフトウェア・スタックであり、高性能のTI Sitara CPUと組み合わせることで、洗練されたEtherCATソリューションを提供します。ユーザーはこのソリューションを使用して、EtherCAT通信インターフェイス基板、EtherCATベースのPLC、またはEtherCATベースの動作制御アプリケーションを実装できます。

EC-Masterのアーキテクチャ設計は、追加のタスクを必要としないため、別のOSや、ベアメタル・システムにも簡単に移植することができます。このアーキテクチャは高速イーサネット・ドライバと組み合わされているため、AM335xプラットフォーム上に100μs未満という短いサイクル時間でアプリケーションを実装可能です。

2 EtherCATプロトコルEtherCATは、IEEE 802.3イーサネット・ベースのフィールドバス・システムです。EtherCATは、通信速度に新たな標準を定義

します。EtherCATは低コストで実装できるため、以前はフィールドバスを省略せざるを得なかったようなアプリケーションでも、フィールドバス技術を利用できます。EtherCATは、IEC（International Electrotechnical Commission）内で標準化されたオープン・テクノロジーです。このテクノロジーは、国際的なユーザーとベンダーのコミュニティであるEtherCAT Technology Groupによってサポートされ、推進されています。このプロトコルは、自動化技術におけるハードおよびソフト両方のリアルタイム要件に適しています。EtherCATの主な長所の1つは、通信ジッタやハードウェア・コストを低減しながら、短いデータ更新時間を必要とする自動化アプリケーションをサポートできることです。

EtherCATプロトコルでは、EtherCATマスタから送信されたテレグラムが各ノードを通って転送されます。各EtherCATスレーブ・デバイスは、自身宛のデータをその場で読み取り、フレームに自身のデータを挿入してダウンストリームに転送します。フレームは、ハードウェアの伝播遅延時間によってのみ遅延します。セグメント（またはブランチ）内の最後のノードでは、開いているポートを検出し、イーサネット技術の全二重機能を使用してメッセージをマスタへと送信します。EtherCATマスタは、セグメント内でアクティブにEtherCATフレームを送信する唯一のノードです。他のすべてのノードは、ダウンストリームにフレームを転送するだけです。この機能により、ネットワークは使用可能なネットワーク帯域幅の90%以上を実現でき、予測不能な遅延を防いで、リアルタイムのシステム応答を保証します。

EtherCATプロトコルは、プロセス・データ転送用に最適化され、特別なイーサネット識別子（0x88A4）を使用してイーサネット・フレーム内で転送されます。EtherCATの通信は、いくつかのEtherCATテレグラムから構成されます。各テレグラムは、論理プロセス・イメージを含む最大4GBの特定のメモリ領域を提供します。データ・シーケンスは、ネットワーク内のイーサネット端末の物理的な順序には依存しません。

EtherCATコントローラ（マスタ）とスレーブ間のデータ交換に加えて、EtherCATはコントローラ間（マスタからマスタ）の通信にも適しています。自由にアドレシング可能なプロセス・データ用のネットワーク変数や、パラメータ化、診断、プログラミング、リモート制御など各種のサービスによって、幅広い範囲の要件がカバーされます。マスタとスレーブの間の通信にも、マスタ間の通信にも、同じデータ・インターフェイスが使用されます。

スレーブ間の通信には、2つのメカニズムがあります。アップストリーム・デバイスは、同じサイクル内でダウンストリーム・デバイスに通信できるため、通信は非常に高速です。もう1つのオプションは、自由に設定可能なスレーブ間通信をマスタ・デバイス経由で実行することです。このオプションにはバス・サイクルが2サイクル必要です（ただし制御サイクルは必ずしも2サイクル必要としません）。

EtherCAT® Master Stack for TI Sitara™ CPU Family 3TIDUAF8–September 2015Submit Documentation Feedback


TI Sitara Overviewwww.ti.com

3 TI Sitaraの概要Sitara AM335xプロセッサは、ARM® Cortex®-A8 RISCに基づく低電力デバイスです。このSoC（System on Chip）は、産業アプ

リケーションに最適な幅広い範囲のペリフェラルを内蔵しています。Sitaraプロセッサは、単純なアプリケーション用の300MHzから、より複雑な高性能アプリケーション用には1GHzまで、複数の動作周波数範囲をサポートしています。AM335xプロセッサは、1個のPRUコプロセッサ（2個のリアルタイム・コア）によって構成されています。このPRUは、EtherCATマスタ/スレーブ、Profinet、EthernetIP、Sercosなどの通信プロトコルに使用できます。このTI Designでは、EtherCATマスタがAM335x Common Platform Ethernet Switch（CPSW）を使用することで、PRUを他のプロトコルやアプリケーション用に開放しています。

図 1. ブロック図



Acontis EtherCAT Master Architecture www.ti.com

4 Acontis EtherCATマスタのアーキテクチャEC-Masterスタックは、以下のモジュールに分かれています。

　• EtherCATマスタ・コア：コア・モジュールでは、周期的（プロセス・データ更新）および非周期的（メールボックス）なEtherCATコマンドが送受信されます。

　• 構成レイヤ：EtherCATマスタは、EtherCAT仕様ETG.2100で規定された固定フォーマットのXMLファイルを使用して構成されます。EC-Masterには、OSに依存しないXMLパーサーが搭載されています。

　• イーサネット・リンク・レイヤ：このレイヤは、マスタ・デバイスとスレーブ・デバイスの間でイーサネット・フレームを交換します。　• OSレイヤ：すべてのOS依存システム・コールが、1つの小さなOSレイヤにカプセル化されます。

EtherCAT master core

XML parser Process data image

Mailbox services

Cyclic commands

Application

OS layer EC link layer

Acrylic commands

Response

Request

Standard ethernet MAC

.XML

Process data (PD) image description

EtherCAT network information (ENI) file

Easy operating system

adaptation

Optimized real-time Ethernet

driver with direct HW access

図 2. Acontis EC-Masterのコンポーネント・モデル・アーキテクチャ



Getting Startedwww.ti.com

5 概要

5.1 ハードウェアこのデザインをサポートするためのハードウェアは次のとおりです。

　• TMDSICE3359（AM335x ICE v2基板）　• EtherCATスレーブ・デバイス。ここではAM437 IDKです。　• （USB経由のTeraTermなど）端末接続を備えたPC　• 2GB以上のRAMを搭載したWindows® PC

5.2 ソフトウェアこのデザインをサポートするためのソフトウェアは次のとおりです。

　• Acontis EC-Master V2.7.2.12 for SYSBIOS　• AM335x SYSBIOS Industrial SDK v1.1.0.8　• Code Composer Studio™ 6.0.0.00040 Compiler v5.1以上　• SYSBIOS 6.41.04.54　• XDC v3.30.06.67以上　• ネットワーク開発キット（NDK）2.24.01.18　• シリアル・コンソール端末アプリケーション（TeraTerm、minicom、HyperTerminalなど）

AM437x IDKをスレーブとして使用する場合は、Industrial SDK 2.1.0.1のプレビルド・バイナリをダウンロードしてください。

6 アプリケーションの準備EtherCATスレーブ：AM437xをスレーブとして使用する場合は、付録Aを参照してください。ENIファイル：Acontis EC-Engineerツールを使用してENIファイルを作成する場合は、付録Bを参照してください。EtherCATマスタ：ホストPCにIndustrial SDKバージョン1.1.0.8をインストールします。1. EC_Master_Sysbios_SDK_Evalを解凍します。2. ENIファイルを配列付きCファイルに変換します。

</ASDKパス>\sdk\tools\bin2headerにあるIndustrial SDKツールのbin2header.exeファイルを使用します。以下のパラメータを参照してください。

bin2header.exe eni.xml MasterENI.c MasterENI_xml_data3. 新しいMasterENI.cファイルの末尾にファイル・サイズ情報を追加します。次の例を参照してください。

unsigned int MasterENI_xml_data_size = 16426;

注：ファイル・サイズはコンソールに出力されます。

4. CCSを開き、EC-Masterデモ・プロジェクトをインポートします。 (a) Fileを選択します。 (b) Importを選択します。 (c) CCS Projectsを選択します。 (d) 以下を選択します。 <EC-Masterのインストール・パス>\Acontis_EC_master\EC_Master_Sysbios_SDK_Eval\Workspace\SYSBIOS\EcMasterDemo (e) OKをクリックします。 (f) Finishをクリックします。 (g) CCSプロジェクトのプロパティで、SYSBIOS、XDC、およびコンパイラのバージョンが正しいことを確認します。 (h) Clean Projectをクリックします。 (i) Build Projectをクリックします。

プロジェクトをビルドすると、EcMasterDemo.outという出力アプリケーションがdebugまたはreleaseフォルダに格納されます。



Running the Application www.ti.com

デモ用にハードコーディングされたパラメータを変更するには、ATEMDemoConfig.h内のDEMO_PARAMETERSを使用します。以下のコードを参照してください。

　• -auxclkはクロック周期（μs）を示します。　• -tはデモ・アプリケーションの実行時間（ms）を指定します。　• -perfはジョブのパフォーマンス測定を有効にします。

7 アプリケーションの実行アプリケーションを実行するには、以下の手順に従います。1. EtherCATスレーブ・デバイスの電源を入れます。2. イーサネット・バスが正しいポートに接続されていることを確認します。3. ICE v2基板にUSBケーブルを接続します。4. Windows PCとの端末接続を設定します。5. ホスト・シリアル・ポートを次のように設定します：115200 baud、パリティなし、1ストップ・ビット、フロー制御なし6. CCSを開きます。7. ターゲット構成を作成します。

(a) Viewを選択します。 (b) Target Configurationを選択します。 (c) New Target Configurationを右クリックします。 (d) ファイル名を作成します（例：ICEv2.ccxml）。 (e) XDS100v2 USBエミュレータへの接続を設定します。 (f) 基板またはデバイスをICE_AM3359に設定します。 (g) Target Configurationをクリックします。 (h) Cortex-A8を選択します。 (i) 初期化スクリプトを以下のように入力します： \..\..\..\am335x_sysbios_ind_sdk_1.1.0.8\sdk\tools\gel\ICE\TMDXICE3359_v2_1A.gel (j) Saveをクリックします。 (k) ICEv2.ccxmlを右クリックして、構成を起動します。 (l) Cortex-A8を右クリックして、ターゲットに接続します。 (m) CPU (Reset HW)をクリックします。 (n) Scriptsをクリックします。 (o) AM335x System Initializationをクリックします。 (p) AM3359_ICE_Initializationをクリックします。 (q) Load Programをクリックします。 (r) Browse projectをクリックします。 (s) EcMasterDemoをクリックします。 (t) DebugまたはReleaseをクリックします。 (u) EcMasterDemo.outをクリックします。 (v) Resumeをクリックします。

出力コンソールの例については、付録Cを参照してください。



EtherCAT Master Benchmarkwww.ti.com

8 EtherCATマスタのベンチマークこのデザインでは、EtherCATマスタに内部タスクはありません。そのため、EtherCATは、アプリケーションの観点からはドラ

イバとして機能します。この実装には、アプリケーションとEtherCATマスタの間に同期の問題が生じないなど、いくつかの利点があります。アプリケーションがイベントのタイミングを制御することで、周期的な部分は割り込み処理ルーチン（ISR）内で実行できます。

AM335x上でEtherCATマスタのベンチマークを測定するために、7つの市販のスレーブ・デバイス（EK110、EL2004×2、EL1004×2、EL4132、EK1110）をテストに含めています。この構成では、579バイトのフレーム・ロード・サイズ、512バイトのプロセス・データ、およびEL4132へのメールボックス転送を使用しています。EtherCATマスタを10秒間実行し、以下の周期的ジョブに対してTSCプロファイリング・データを収集しました。　• I：EtherCATマスタの更新入力　• O：EtherCATマスタのライター出力　• A：EtherCATマスタの管理機能　• M：EtherCATマスタの非周期的データグラムおよびコマンド　• App：アプリケーションによる入力の処理と出力値の作成

図 3. バス・タイミング図



Test Data www.ti.com

9 テスト・データ表1に測定結果（平均CPU負荷）を示します。

Sitara AM335600 MHz

NIC: CPSWTI-RTOS (SYS/BIOS)

Number EC-Master Job Average µsec1 I: Process Inputs 162 O: Send Outputs 103 A: Administration 94 M: Send Acyclic Frame 4

Total CPU Time 39

表 1. AM335xでのEC-Master CPUパフォーマンス

10 デザイン・ファイル

10.1 部品表部品表（BOM）のダウンロードについては、TIDEP0043のデザイン・ファイルを参照してください。

10.2 ソフトウェア・ファイルソフトウェア・ファイルのダウンロードについては、TIDEP0043のデザイン・ファイルを参照してください。

11 参考資料1. EtherCAT on Sitara Processorsホワイトペーパー（187SPRYD）2. EtherCAT Webサイト3. Acontis EC-Master Stack Class B Version 2.7のドキュメント、 <EC-Masterのインストール・パス>\Acontis_EC_master\EC_Master_Sysbios_SDK_Eval\Doc4. AM335 Sysbiosのユーザー・ガイドとGetting Startedガイド、 </ASDKパス>\am335x_sysbios_ind_sdk_1.1.0.8\sdk\docs



About the Authorwww.ti.com

12 著者についてPaula Carrilloは、TIの組み込み処理グループに属するソフトウェア・エンジニアです。フロリダ・アトランティック大学でMSEE

（Master of Science in Electrical Engineering）を取得し、コロンビアのハベリアナ大学で学士号を取得しています。2009年にTIに入社して以来、さまざまなSoCおよびマルチコアDSPプラットフォーム上で、高性能ビデオ・コーデック、合成開口レーダー（SAR）、産業用通信プロトコルなどのアプリケーション開発に従事しています。

10 AM437x Running EtherCAT Slave TIDUAF8–September 2015Submit Documentation Feedback


www.ti.com

付録A AM437xでのEtherCATスレーブの実行

A.1 SDカードの準備次の手順に従って、SDカードをFAT（File Allocation Table）フォーマットで準備します。1. HP USBディスク・ストレージ・フォーマット・ツールv2.0.6ポータブルを用意します。2. HP USBディスク・ストレージ・フォーマット・ツールv2.0.6ポータブルの実行形式ファイルを実行します。（この実行形式ファイ

ルによって、リーダーに挿入されたSDカードが検出されます。検出されない場合は、実行形式ファイルに新しいディスクを指定してください。）

3. SDカードが4GBより大きい場合は、FAT32を選択します。それ以外の場合は、FATを使用します。4. Startをクリックします。

注：フォーマットの完了後、カードにファイルを格納できます。

5. IASDKのプレビルド・バイナリであるIndustrial SDK 2.1.0.1をインストールします。6. MLOを<インストール・パス>\sysbios_ind_sdk_prebuilt_02_01_00_01\Bootloader\SD\am437x_releaseからSDカードにコピー

します。7. EtherCATスレーブ・アプリケーションを<インストール・パス>\sysbios_ind_sdk_prebuilt_02_01_00_01\ethercat_slave\

am437x_releaseからコピーします。8. イーサネット・ケーブルをICCSポートJ6に接続します。9. Wiresharkを使用して、ecatパケットをテストします。または、TwinCAT®などのEtherCATマスタを使用して、マスタ-スレーブ間の接続をテストします。

TI IDK基板でTwinCATを使用する方法については、http://processors.wiki.ti.com/index.php/SYSBIOS_Industrial_SDK_02.01.00.01_User_Guide#EtherCATを参照してください。

Acontis EC-Engineer Tool for Creating an .ENI File 11TIDUAF8–September 2015Submit Documentation Feedback


www.ti.com

付録B Acontis EC-Engineerツールによる.ENIファイルの作成1. http://www.acontis.com/eng/products/downloads/index.phpで無料評価版の利用登録を行います。2. EC-EngineerツールをPCにインストールします。3. EtherCATスレーブをコンピュータに接続します。（AM437xを使用している場合は、イーサネット・ケーブルをJ6に接続します。）4. EC-Engineerツールを開きます。5. Online Configurationを選択します。6. Master unitとしてEtherCAT Master Unit (Class A)を選択します。7. OKをクリックします。8. Cycle Time (μs)として2000を選択します。9. 使用しているネットワーク・アダプタを、ローカル・システムに接続されたスレーブとして選択します。

注： AM437xをスレーブとして使用している場合は、次の手順に従って、TIのIDK .xmlをESIマネージャに追加します。 • ESIマネージャを開きます。 • IDK.xmlファイルを追加します。 • 以下のファイルを参照します： <インストール・パス>\sysbios_ind_sdk_2.1.0.1\sdk\examples\ethercat_slave\esi\TiEtherCATLib. xml • ファイルを開きます。 • Networkを選択します。 • Scan EtherCAT Networkをクリックします。 • スレーブが見つかったら、Export ENIをクリックします。

Export ENIをクリックすると、eni.xmlがエクスポートされます。

12 Application Console Output TIDUAF8–September 2015Submit Documentation Feedback


www.ti.com

付録C アプリケーションのコンソール出力

TI Industrial SDK Version - IASDK 1.1.0.8

Device name : AM3359

Chip Revision : AM335x ES1.2 [PG2.1]

SYS/BIOS EcMaster Sample application running on ICE V2

Full command line: -auxclk 2000 -v 2 -t 100000 -perf -cpsw 1 1 1 m 1 1

Run demo now with cycle time 2000 usec Using AuxClock

==========================

Initialize EtherCAT Master

==========================

EC-Master V2.7.2.12 (Eval) for SYSBIOS Copyright acontis technologies GmbH @ 2015

CPSW INF: Port 1, Prio 1, Flags [Polling] [Master], MAC 00:00:00:00:00:01

CPSW INF: CPSW3G found. CPSW INF: HW-Id: 0x0019, RTL: 0, Major: 1, Minor: 0xc

CPSW INF: PHY found. Id=0x2000a211

CPSW INF: Restart PHY auto negotiation

CPSW INF: PHY auto negotiation completed

Evaluation Version, stop sending ethernet frames after 60 minutes!

PDI Watchdog expired - Slave Slave_1001 [TIESC-002]: - EtherCAT address=1001

Bus scan successful - 1 slaves found

******************************************************************************

Number : 0

Vendor ID : 0xE000059D = ----

Product Code: 0x54490002 = Unknown

Revision : 0x00000001 Serial Number: 0

ESC Type : TI Sitara (0x90) Revision: 2 Build: 947

Bus AutoInc Address: 0 (0x0)

Bus Station Address: 1001 (0x3e9)

Bus Alias Address : 0000 (0x0)

Connection at Port 0: yes Port 1: no Port 2: no Port 3: no

SlaveID at Port 0: 65536 Port 1: -1 Port 2: -1 Port 3: -1

Config Station Address: 1001 (0x3e9)

PD IN Byte.Bit offset: 0.0 Size: 32 bits

PD OUT Byte.Bit offset: 0.0 Size: 32 bits

EtherCAT network adapter MAC: 00-00-00-00-00-01

=====================

Start EtherCAT Master

Application Console Output 13TIDUAF8–September 2015Submit Documentation Feedback


About the Authorwww.ti.com

=====================

Master state changed from <UNKNOWN> to <INIT>

Master state changed from <INIT> to <PREOP>

Master state changed from <PREOP> to <SAFEOP>

Master state changed from <SAFEOP> to <OP>

Job times during startup <INIT> to <OP>:

================================================================

PerfMsmt 'JOB_ProcessAllRxFrames' (avg/max) [usec]: 29.6/ 91.4

PerfMsmt 'JOB_SendAllCycFrames ' (avg/max) [usec]: 18.2/ 36.5

PerfMsmt 'JOB_MasterTimer ' (avg/max) [usec]: 50.7/263.0

PerfMsmt 'JOB_SendAcycFrames ' (avg/max) [usec]: 21.3/ 64.4

PerfMsmt 'Cycle Time ' (avg/max) [usec]: 1624.0/2011.7

PerfMsmt 'myAppWorkPd ' (avg/max) [usec]: 1.7/ 5.8

================================================================

PerfMsmt 'JOB_ProcessAllRxFrames' (avg/max) [usec]: 32.9/ 48.4

PerfMsmt 'JOB_SendAllCycFrames ' (avg/max) [usec]: 30.6/ 39.2

PerfMsmt 'JOB_MasterTimer ' (avg/max) [usec]: 52.3/ 61.5

PerfMsmt 'JOB_SendAcycFrames ' (avg/max) [usec]: 7.0/ 15.9

PerfMsmt 'Cycle Time ' (avg/max) [usec]: 1998.1/2014.2

PerfMsmt 'myAppWorkPd ' (avg/max) [usec]: 2.2/ 9.0

14 FAQ - Troubleshooting TIDUAF8–September 2015Submit Documentation Feedback


www.ti.com

付録D FAQ - トラブルシューティング • PHYレジスタMDIOの読み取り中にコードがハングする場合は、main.cに以下の行を追加してください。GPIOInit(); UTILsSetBoardType(3); //基板タイプをICEv2に固定するために追加 s_boardType = UTILsGetBoardType(); s_uartInstance = InitUart(s_boardType)

• その他のトラブルシューティングについては、“Acontis EC-Master Stack, class B, version 2.7”のドキュメントでセクション4.2“Error Codes”を参照してください。

このドキュメントは、<EC-Masterのインストール・パス>\Acontis_EC_master\EC_Master_Sysbios_SDK_Eval\Docにあります。

IMPORTANT NOTICE

ti sitara™ cpuファミリ用ethercat®マスタ・ス ァイル：acontis...

Documents

ti sitara™ cpuファミリ用ethercat®マスタ・スァイル：acontis...