politecnico di torino - elettronica iicorsiadistanza.polito.it › corsi › pdf › 01auacc ›...

0

Elettronica II - Dante Del Corso - Indice n. 10 - 16/09/19

Diploma in Ingegneria Informatica e AutomaticaConsorzio NETTUNO

ELETTRONICA II

Parte I:Esercizi ed esperienze dilaboratorio

Claudio Sansoe'

Politecnico di Torino

Nelle pagine seguenti è riportata la documentazione relativaalle esercitazioni svolte in aula ed in laboratorio presso il polotecnologico di Torino nell'Anno Accademico 1994/95.

Elettronica II - Claudio Sansoè - Esercizi - n. 1 - 16/09/1999

Appunti dalle esercitazioni

Prima parte: esercizi svolti in aula

Si vuole pilotare una lampadina da 12V e 2W a partire da unsegnale logico con livelli di tensione pari a -10V e +10V.Quando il segnale di ingresso è a -10V la lampadina deveessere spenta.

Nel circuito si utilizzi un transistore tipo 2N2222A.

Soluzione

Il problema è simile a quello visto a lezione, per cui si prova arisolverlo con lo schema riportato in Fig. 1.

La corrente assorbita dalla lampadina è di 2/12A=167mA. Talecorrente è compatibile con la massima corrente ammessa sulcollettore del 2N2222A. Per portare il transistore sicuramente insaturazione occorre sapere qual è il valore di hFE min di questotipo di transistore con la corrente di collettore specificata. Daidata-sheet si ricava che hFE min per IC=150mA vale 100 inlinearità (VCE=10V). Per questo valore di corrente viene peròanche specificato che con VCE=1V il valore di hFE scende a 50:tale valore di VCE è ancora tale da mantenere il transistore inlinearità, ma è molto più vicino del precedente alla situazione disaturazione, per cui 50 viene considerato come hFE min nei contisuccessivi.


RL

IC

VAL

RB

VIN

IB

+12V

2N2222A

12V-2W

Esercizio A.1

Figura 1

Occorrerà quindi fornire una corrente IB>167/50mA=3.3mA inbase per portare il transistore sicuramente in saturazione.Poiché nei dati del problema non era specificata la correntemassima prelevabile dall'ingresso, si assume che siaaccettabile IB=5mA.

Nota la IB desiderata, si può calcolare il valore di RB

corrispondente: RB=[(10V-VBE)/5]kΩ. Per VBE non si possonoconsiderare gli 0.6V abituali, in quanto, quando si lavora insaturazione, IB è relativamente alta, ed inoltre occorre tenerconto delle cadute ohmiche sulla giunzione. Dai data sheet sitrova che in saturazione con IC=150mA, IB=15mA,VBEMAX=1.2V. Di conseguenza si ha:

RB=[(10-1.2)/5]kΩ=1.76kΩE' quindi necessario scegliere per RB un valore normalizzatoche risulti inferiore a quello trovato anche considerando latolleranza della resistenza. Un valore corretto è RB=1.5kΩ,con resistenze al 5%.

Con questo si potrebbe ritenere risolto l'esercizio, poiché‚quando in ingresso si ha -10V il transistore è sicuramenteinterdetto.


RL

IC=167mA

VAL

RB

VIN

IB

+12V

2N2222A

12V-2W

Bisogna però notare che i transistori BJT non sopportano unatensione inversa sulla giunzione BE molto elevata, e chequando il transistore è interdetto, non scorrendo corrente inbase, tutta la tensione di ingresso si trova ai capi dellagiunzione BE. Se si controlla sui data-sheet si trova che latensione minima di break-down della giunzione BE per il2N2222A è di soli 6V, non è quindi compatibile con il livellobasso del segnale di ingresso. Per ovviare a questo problemaè possibile modificare il circuito come in fig. 2.

L'aggiunta della R2 effettivamente risolve il problema: infatti,quando il transistore è in interdizione sulla base si ritrova unatensione scalata di un fattore pari alla partizione tra RB ed R2.

Per calcolare R2 è sufficiente allora imporre la condizioneVinL(R2/(RB+R2))<V(BR)EBO=6V. Può andare bene in questo casola scelta R2=RB che riduce a 5V la massima tensione BEinversa.

Bisogna però tenere conto che R2 assorbe una certa correnteanche quando il transistore è in saturazione e ricalcolare RB diconseguenza.


RL

IC

VAL

RB

VIN

IB

+12V

2N2222A

12V-2W

R2

Figura 2

La corrente che scorre ora in RB vale IB+VBE/R2. Se vogliamotrovare RB in funzione di IB la relazione da usare diventa:

RB(VBE/R2+IB)=VinH-VBE

Se R2=RB si ha RB=(VinH-2VBE)/IB. Per IB=5mA si ha RB=1.52kΩ.Di conseguenza la scelta RB=1.5kΩ non soddisfa più allecondizioni previste se scegliamo componenti con tolleranza del5%. E' anche vero che una lieve diminuzione di IB rispetto a5mA non porta grossi problemi, per cui si può ancora usare ilvalore trovato sopra.


RL

IC

VAL

RB

VIN

IB

+12V

2N2222A

12V-2W

R2

1.5kΩ

1.5kΩ

Si consideri la configurazione circuitale dell'esercizioprecedente e si calcoli la potenza dissipata nel transistoreper pilotare in linearità la lampadina in modo che la stessasia accesa a luminosità pari al 50% del massimo (assumen-doche questa sia proporzionale alla potenza dissipata dallalampadina). Da che cosa deriva la potenza dissipata neltransistore pilotando invece la lampadina in modo acce-so/spento con duty-cycle pari al 50%?

Soluzione

Si suppone per semplicità che la resistenza della lampadinanon dipenda dalla temperatura della stessa. La resistenzaequivalente della lampadina vale RL=VL2/PL(122/2)Ω=72Ω.Affinché su questa resistenza sia dissipato 1W di potenzaoccorre che ai suoi capi cadano VL=(√72)V=8.5V. In questecondizioni la potenza dissipata dal transistore valePD=VCE∙IC=0.41W.

Nel caso in cui si voglia ottenere la stessa potenza media nellalampadina utilizzando il transistore in commutazione, lapotenza sarà nulla per il 50% del tempo, mentre con iltransistore in saturazione la potenza istantanea valePD=VCE(sat)∙IC=0.3∙0.167W=0.05W. La potenza dissipata mediavale allora PD=(0.05/2)W=0.025W.


Esercizio A.2

RL=72Ω

IC

VAL

RB

VIN

IB

+12V

2N2222A

12V-2W

R2

1.5kΩ

1.5kΩ

Si consideri un transistore NMOS tipo BS170 collegato comenel cartello.

Si calcoli il minimo valore che può assumere RL affinchéVDS<1V nella fase attiva (VinH), se il segnale digitale di ingressoassume i valori VinL=0V e VinH=5V.

Soluzione

Le specifiche del BS170 permettono di calcolare il valore di

A seconda di Vth e RDS(on), si ottiene 11.4mA/V2<K<18mA/V2.Poiché con i valori dati il transistore funziona comunque in zonaohmica, usando il valore minimo per K ed il massimo per Vth siottiene, usando la relazione

ID=K[2(VGS-Vth)VDS-VDS2]

ID≥34.2mA. Volendo avere VDS≤1V, RL≥(11/34.2)kΩ=322Ω. Sinoti che questi conti sono approssimati, in quanto il BS170 è undispositivo di potenza e il valore dato per RDS(on) tiene conto dieffetti che esulano dallo scopo di questo corso.


Esercizio A.3

VAL

RL

ID

VGS

G

S

D

VIN VDS

+12V

K =µ ⋅

⋅C W

Lox

2 come K=

1

2R V VDS(on) GS th( )−

Si calcoli quante porte di tipo TTL LS può pilotare una portadella stessa famiglia oltre al carico già collegato come daschema disegnato nel cartello.

Soluzione

Occorre verificare sui data-sheet qual è il carico ammesso dallaporta nei due casi di livello logico in uscita alto e basso.

Da questi si legge: IOL=8mA con VOL=0.5V; IOH= 400µA conVOH=2.7V. Le due resistenze RPU e RPD a seconda del livellologico di uscita costituiscono un carico o un "aiuto" a mantenereil livello corretto.

La porta di tipo HCT non costituisce un carico statico (assorbemeno di ±1µA in ogni caso), ma occorre controllare i valori diVIH e VIL per verificare se siano compatibili con la porta LS. Daidata sheet si ottiene VIH=2.0V, VIL=0.8V, gli stessi delle porteTTL LS.

A questo punto occorre valutare la corrente disponibile a livellobasso, che vale:

IOL-IPU=(8-4.5)mA=3.5mA


Esercizio B.1

?

LS HCT

VCC=5V

RPU

RPD

10kΩ

1kΩ

IOL

IPU

La corrente in RPD si somma alla corrente in uscita alla portama il suo contributo è trascurabile: IPD=(0.5/10)mA=50µA.

Dato che le porte TTL LS a livello basso hanno IIL= 0.4mA,l'uscita può pilotare altri 8 ingressi LS.

Occorre rifare i conti per il livello alto. La corrente disponibile è

IOH-IPD+IPU=(0.4-(2.7/10)+((5-2.7)/1)mA=2.43mA

Si noti che in questo caso la corrente disponibile è maggiore diquella della porta originaria, grazie alla presenza dellaresistenza RPU. Dato che IIH=20µA per le porte LS, il numero diporte pilotabili diventa 121. La limitazione per il livello basso èquindi quella più stringente ed è quindi il limite reale in questocircuito.


?

LS HCT

VCC=5V

RPU

RPD

10kΩ

1kΩ

IOH

IPU

IPD

Dimensionare RPU nel circuito disegnato sopra.

Soluzione

Per risolvere il problema occorre considerare tutte lecombinazioni possibili per le porte di uscita. Si esaminidapprima la configurazione con tutte e due le uscite a livelloalto: in questo caso è RPU a fornire la corrente necessaria amantenere alto il livello della linea. Si ha in particolare:

IPUH=2IOH LS-OC+3IIH LS=(2∙0.1+3∙0.02)mA=0.26mA

Quando IPU attraversa RPU deve provocare una caduta ditensione massima pari a Vcc-VIH LS=(5-2)V=3V. Quindi si ottiene

RPU<(3/0.26)kΩ=11.5kΩLe altre combinazioni possibili sono: una porta a livello basso euna a livello alto o tutte e due le porte a livello basso. Di questequella con condizioni più sfavorevoli è quella in cui una solaporta è a livello basso, in quanto deve da sola assorbire tutta lacorrente per portare la linea a livello basso. Questa corrente èla somma dei contributi:

ITOTL=IPUL+3IIL LS=IPU+3∙0.4mA


Esercizio B.2

LS LS

VCC=5V

RPU=? LS

LSLS

La corrente ITOTL non può essere più alta di IOL=8mA. Quindi siricava la relazione:

8mA>IPUL+1.2mA cioè IPUL<6.8mA

Essendo però IPUL=(VCC-VOL)/RPU=4.6V/RPU, da questo siottiene RPU>676Ω.Di conseguenza i limiti per RPU sono: 680Ω<RPU<11.5kΩ. Qualè la differenza se si sceglie un valore vicino ad uno dei dueestremi del campo ora definito? Più il valore di RPU è basso piùelevato sarà il consumo statico di potenza del sistema con lalinea a livello basso, quindi se il consumo di potenza è ilparametro più importante del sistema occorrerà scegliere RPU

elevata. In compenso, dato che durante una commutazionedella linea da livello basso a livello alto tutta la corrente pereffettuare la transizione (e quindi caricare le capacità parassitepresenti nel circuito) viene fornita da RPU, tanto più elevato è ilvalore di questa resistenza, tanto più alta è la costante di tempoassociata al circuito e quindi più lenta è la transizione. Essendola velocità in genere il parametro più importante in un sistemadigitale, in genere il valore ottimale di RPU è 820Ω, valorenormalizzato che più si avvicina al limite inferiore tenendo contodella tolleranza della resistenza.


LS LS

VCC=5V

680Ω<RPU<11.5kΩ LS

LSLS

Calcolare quante porte dello stesso tipo possono esserepilotate dall'uscita di un dispositivo 74AC04 alimentato a 5Vaffinché il ritardo di propagazione di tale porta sia inferiore ai12ns sul campo di temperature da 40°C a + 85°C.

Soluzione

I ritardi di propagazione per le porte della famiglia logica74ACXXX sono dati su carico standard di 50pF. Consultando idata sheet si trova che il tempo più lungo è il tPLH=8.5nsmassimi.

Quando si carica l'uscita con un carico superiore ai 50pF, ilritardo aumenta di circa 20ps/pF, cioè di 1ns ogni 50pF dicarico aggiuntivo. Si ottiene un ritardo massimo di 12ns con uncarico di 225pF. Ogni ingresso di porta 74AC04 presenta unacapacità parassita di 4.5pF. Se non si tiene conto della capacitàparassita introdotta da eventuali zoccolini e dalle piste dicollegamento sul circuito stampato (stimabile in circa 30÷50pF),il carico di 225pF si ottiene collegando 50 porte 74AC04all'uscita della porta in esame. Tenendo invece conto di 30pFaggiuntivi dovuti alle connessioni il numero si riduce a 43 porte.


Esercizio B.3

AC

?

AC

Trovare il modo ottimale per distribuire un segnale di clock,disponibile all'uscita di un 74HC00, a 100 ingressi ognunoequivalente come carico a quello di una porta 74HC04, usandouna catena di inverter di tipo 74HC04.

Soluzione

Il carico totale costituito dai 100 ingressi è di 1000pF. Se non siusano buffer, il ritardo di propagazione si può stimare dallaformula che si trova sui data sheet della famiglia logica: tpdTOT=tpd+0.5Vcc∙(CL-50pF)/IOS

dove IOS≥28mA per temperature fino ad 85°C e tpd è il valoredel ritardo su carico standard di 50pF. Per il 74HC00 si hatpd=19ns, da cui tpdTOT=19+2.5∙(950/28)=104ns. Per trovare laconfigurazione che minimizza il ritardo si può andare pertentativi, distribuendo il carico in modo uniforme. Aggiungendoun livello di inverter e distribuendo in modo uniforme il carico siha: la porta originale ha come carico 10 inverter, ognuno deiquali hanno come carico 10 dei carichi originali. Il ritardo dipropagazione allora diventa:

tpdTOT=2*(19+2.5∙50/28)=46.7nsSi potrebbe provare a ripartire il ritardo su 3 livelli di logica, main questo caso si avrebbe di sicuro un peggioramento, inquanto 46.7 < 3*19, ritardo minimo di tre livelli di logica.


Esercizio B.4

HC

HC

100 porte?

Si consideri una macchina a stati realizzata con componentidella famiglia logica AC. La macchina è costituita da un bloccodi logica combinatoria contenente due livelli di logica e da unbanco di flip-flop D tipo 74AC74 che hanno in ingresso levariabili di stato futuro (F[i]) e producono in uscita le variabili distato attuale (S[i]) (la situazione è schematizzata nel cartello).Si consideri che ogni uscita del circuito sia caricata da non piùdi 8 ingressi dello stesso tipo. Si calcoli la frequenza massimadi clock del sistema e quale deve essere la tempistica deisegnali agli ingressi primari della macchina.

Soluzione

Per calcolare la frequenza massima di clock occorreconcentrare l'attenzione sulle variabili di stato: infatti le variabilidi stato attuale sono prodotte dai flip-flop ad ogni colpo di clock,entrano nel blocco di logica combinatoria per produrre levariabili di stato futuro, le quali a loro volta sono gli ingressi aiflip-flop.

Si può evidenziare la consequenzialità degli eventi con undiagramma come quello esposto nel cartello della paginasuccessiva.


Esercizio B.5

LogicaCombinatoria

(2 Livelli)

Ingressi Primari

Uscite di stato futuro

Uscite di stato attuale

clock

DQ

n∙74AC74F[i]

S[i]

Da quanto detto sopra e da quanto evidenziato nel diagramma,è chiaro che la durata di un periodo di clock deve esseresuperiore alla somma dei tempi seguenti:

tpdco: tempo che intercorre dal fronte attivo del clock a quando i datisono disponibili in uscita al flip-flop;

tpdL: ritardo di propagazione attraverso i due livelli di logicacombinatoria;

tsu: tempo di set-up del flip-flop.

Ovviamente, per ottenere il funzionamento sicuro del sistema,occorre considerare i limiti massimi di tali tempi sul campo ditemperatura e in funzione del carico. La specifica sul caricomassimo delle porte in termini di porte dello stesso tipo si puòtradurre in capacità di carico massima: ogni porta è equivalenteper la famiglia AC a 4.5pF. Il carico è quindi di 36pF, a cuiaggiungere qualcosa per tenere conto delle connessioni. Inqueste condizioni si possono allora usare direttamente i datirelativi al carico standard di 50pF.

Dai data sheet del 74AC74 si ha tpdco MAX=10.5ns con carico di50pF, tsu MAX=3ns. Per quanto riguarda la logica combinatoria, sipuò utilizzare come porta tipica il 74AC00 (NAND a dueingressi). Per questa porta si ha tpd MAX=8.5ns, da cui tpdL=17ns.


>tsu >tsutpdco tpdL

Tclock

Clock

S[i]

F[i]

In totale, il periodo di clock dovrà essere maggiore di(10.5+17+3)ns=30.5ns, quindi la massima frequenza di clock èdi 32.7MHz.

Per quanto riguarda gli ingressi primari, anche questicontribuiscono a stabilire il valore delle variabili di stato futuro.Di conseguenza, le variazioni di questi ingressi non dovrannoportare a violazione dei tempi di set-up e di hold dei flip-flop.Questo vuol dire che le uscite della logica combinatoria devonoessere costanti tra 3ns prima del fronte di clock (massimo tsu) e0.5ns dopo tale fronte (massimo th). Ma il ritardo introdotto dallalogica combinatoria non è fisso: per una porta NAND il tpd puòvariare da un minimo di 1ns ed un massimo di 8.5ns; questo sudue livelli vuol dire ritardo minimo di 2ns e massimo di 17ns.Questa incertezza sul ritardo di propagazione porta a unaspecifica sui tempi di ingresso molto stringente: gli ingressi nondevono variare a partire da 20ns prima del fronte di clock (tsu

MAX+tpdL MAX) a 1.5ns prima del colpo di clock (th MAX+tpdL MIN). Sipossono definire cioè un tempo di set-up degli ingressi pari a20ns ed un tempo di hold pari a 1.5ns. La situazione è riportatanel cartello.


tsu th

tpdL MAX tpdL MIN

th INtsu IN

F[i]

Clock

IngressiPrimari

Con riferimento all’esperienza di laboratorio associata allalezione D-3 (pag. 216, Vol. 1), completare la descrizione AHDLdel “semaforo intelligente”. Riformulare una descrizioneequivalente usando altri costrutti disponibili nel linguaggio.

Soluzione

Il listato completo del programma è riportato nel seguito:

TITLE "Semaforo intelligente";

DESIGN IS semaforo

BEGIN

DEVICE semaforo IS EP330

BEGIN

clk, mp, ms : INPUT ;

vp, gp, rp, vs, gs, rs : OUTPUT;

END;

END;


Esercizio D.1

sensore mp

sensore ms

SUBDESIGN semaforo (clk, mp, ms : INPUT ;

vp, gp, rp, vs, gs, rs : OUTPUT;)

VARIABLE

clock: GLOBAL;

sm: MACHINE WITH STATES (grp1, grp2, grp3, yelp,grs1,grs2, yels);

BEGIN

clock.in=clk;

sm.clk=clock;

CASE sm IS

WHEN grp1 =>

vp=GND; gp=VCC; rp=VCC; vs=VCC; gs=VCC; rs=GND;

sm=grp2;

WHEN grp2 =>


IF ms THEN sm=yelp;

ELSE sm=grp3;

END IF;


grp1

grp2

grp3

yelpgrs1

grs2

yelsms=1ms=0

mp=1

mp=0

reset =rosso=giallo=verde

WHEN grp3 =>


sm=yelp;

WHEN yelp =>

vp=VCC; gp=GND; rp=VCC; vs=VCC; gs=VCC; rs=GND;

sm=grs1;

WHEN grs1 =>

vp=VCC; gp=VCC; rp=GND; vs=GND; gs=VCC; rs=VCC;

IF mp THEN sm=yels;

ELSE sm=grs2;

END IF;

WHEN grs2 =>

vp=VCC; gp=VCC; rp=GND; vs=GND; gs=VCC; rs=VCC;

sm=yels;

WHEN yels =>

vp=VCC; gp=VCC; rp=GND; vs=VCC; gs=GND; rs=VCC;

sm=grp1;

END CASE;

END;


6 X 330Ω

Vcc

EP330

rp

gp

vp

rs

gs

vs

mp

ms

Vcc

Clk(T=5s)

La seconda soluzione comporta l’uso di una tabella ditransizioni. solo la parte diversa (CASE...END CASE) vieneriportata nel seguito.

...;

sm.clk=clock;

TABLE

sm, mp, ms => sm, vp, gp, rp, vs, gs, rs;

grp1, x, x => grp2,GND, VCC, VCC, VCC, VCC, GND;

grp2, x, 0 => grp3,GND, VCC, VCC, VCC, VCC, GND;

grp2, x, 1 => yelp,GND, VCC, VCC, VCC, VCC, GND;

grp3, x, x => yelp,GND, VCC, VCC, VCC, VCC, GND;

yelp, x, x => grs1,VCC, GND, VCC, VCC, VCC, GND;

grs1, 0, x => grs2,VCC, VCC, GND, GND, VCC, VCC;

grs1, 1, x => yels,VCC, VCC, GND, GND, VCC, VCC;

grs2, x, x => yels,VCC, VCC, GND, GND, VCC, VCC;

yels, x, x => grp1,VCC, VCC, GND, VCC, GND, VCC;

illegal, x, x => grp1,VCC, VCC, VCC, VCC, VCC, VCC;

END TABLE;

END;

Si progetti un generatore di onda triangolare e quadra con lecaratteristiche seguenti:

Frequenza di uscita: 500Hz

Ampiezza onda triangolare: 8Vpp

Valor medio onda triangolare: 0V

Utilizzare un amplificatore operazionale tipo LM747 alimentato a±15V

Soluzione

Le specifiche sull’ampiezza e sul valor medio dell’ondatriangolare determinano la posizione delle soglie delcomparatore di soglia, permettono cioè di progettare leresistenze R1 ed R2. Si ha:

Vs1=-(R1/R2)VuMAX; Vs2=-(R1/R2)VuMIN

dove VuMAX e VuMIN sono le tensioni di uscita di saturazionedell’amplificatore operazionale LM747. Queste tensioni nonsono note con precisione perché dipendono dal carico delcircuito, dalla temperatura, ecc. Si può assumere per esse ilvalore minimo garantito dal costruttore per ampio segnale sucarico massimo, si otterrà così una approssimazione per difettodelle soglie. Il valore scelto per i calcoli è di ±12V. Con questovalore si ottiene: R1/R2=1/3.


Esercizio E.1

R2

R1

RO

CO

VT VQ

Noto il rapporto tra le resistenze, occorre ora fissare il valoreassoluto di esse. Per questo valgono i criteri soliti per cui valoritroppo bassi caricano inutilmente l’uscita dell’amplificatorementre valori troppo alti rendono importanti le influenze dellecorrenti di bias ed offset. Un valore ragionevole in questo casoè R1=47kΩ, R2=150kΩ.

A questo punto si possono determinare i valori di R0 e C0.

Poiché abbiamo assunto VuMIN=-VuMAX:

T=2R0C0(Vs2-Vs1)/VuMAX=4R0C0R1/R2=(4/3)R0C0 da cui:

R0C0=1.5×10-3

Per fissare il valore di R0 valgono le stesse considerazioni fatteper R1 ed R2. Un valore possibile è: R0=100kΩ, quindi C0=15nF.


R2

R1

RO

COVT VQ

47kΩ

150kΩ100kΩ

15nF

Modificare lo schema dell’esercizio precedente in modo che lafrequenza di oscillazione risulti variabile nel campo 50Hz-500Hz.

Soluzione

Per rendere variabile la frequenza di oscillazione si può agireindifferentemente sulla resistenza R0 o sulla porzione dell’uscitaVQ riportata sull’ingresso dell’integratore. Infatti la formula chedetermina il periodo di oscillazione è:

T=2R0C0(Vs2-Vs1)/VuMAX

Agire sul valore di VuMAX invece che su R0 permette di avereuna variazione di frequenza lineare con la variazione ditensione, si sceglie quindi di modificare questo parametro.

La modifica circuitale è visualizzata nella figura: consistenell’aggiunta del potenziometro P1 e della resistenza R3.

Per valutare l’effetto del potenziometro si può pensare che ilcursore divida il potenziometro in due resistenze, una di valorexP1 e la seconda di valore (1-x)P1, con 0<x<1. Si può alloracalcolare l’equivalente Thevenin del circuito costituito dall’uscitadel comparatore e dalla serie di P1 ed R3, considerando comeuscita il cursore di P1.


Esercizio E.2

R2

R1

RO

100kΩ

CO

15nFVT VQ

P1

R3

47kΩ

150kΩ

Si ha:

Veq=VQ(xP1+R3)/(P1+R3); Req=(1-x)P1//(xP1+R3)

Come evidenziato in figura, Req è in serie ad R0 e comportaun’ulteriore variazione di frequenza. Essendo variabile con x,questa variazione si sovrappone a quella dovuta alla rotazionedel potenziometro rendendola non lineare. Questa variazione èperò trascurabile se Req<<R0. Occorre quindi valutare il valoremassimo di Req in funzione di x. Un modo è quello di derivarel’equazione rispetto ad x e trovare il valore di x che annulla laderivata. Si trova così: ReqMAX=(P1+R3)/4

La frequenza massima di oscillazione è:fMAX=VuMAX/[2R0C0(Vs2-Vs1)]mentre la minima è: fMIN=R3VuMAX/[(P1+R3)2R0C0(Vs2-Vs1)]quindi fMIN/fMAX=R3/(P1+R3)=0.1Si può ancora notare che P1+R3 è un carico per il comparatore,quindi il campo di valori possibili è limitato dall’espressione:2kΩ<<P1+R3<<4R0

un insieme di valori possibili è: P1=10kΩ; R3=1kΩ (fMIN diventaleggermente più bassa di quanto richiesto con resistenze alvalore nominale).


R2

VQ

P1

R3

RO

100kΩ

CO

15nF

REQ

VEQ

Partendo dallo schema dell’esercizio precedente, progettareuna rete per variare il valor medio dell’onda triangolare tra ±4V.

Soluzione

Per variare il valor medio dell’onda triangolare basta spostare lesoglie del comparatore. Per fare questo occorre fornire unatensione Vp sul morsetto non invertente del comparatore. Ivalori di Vs1 e Vs2 diventano:

Vs1=-(R1/R2)VuMAX+Vp×(R1+R2)/R2

Vs2=-(R1/R2)VuMIN+Vp×(R1+R2)/R2

per cui l’ampiezza dell’isteresi non dipende da Vp, chedetermina solo il valor medio. Dato che R1 ed R2 sono giàfissate, i limiti per Vp sono -3V<Vp<3V. Vp può essere ricavatadall’alimentazione mediante un potenziometro e due resistenzecome in figura. Per definire il valore dei componenti occorrericorrere alle solite considerazioni su corrente consumata einfluenza dei parametri parassiti dello operazionale. Il massimovalore di Vp è fissato dalla formula:

VpMAX=Vcc(P2/2)/(P2/2+R4)=3V

Valori accettabili sono P2=10kΩ, R4=R5=18kΩ


Esercizio E.3

R2

R1RO

CO

VT VQ

P1

R3

+VCC -VCC

P2

R4 R5

Modificare il circuito dell’esercizio precedente per rendere ilduty-cycle dell’onda rettangolare variabile tra il 25% ed il 75%mantenendo inalterata la frequenza.

Soluzione

La durata del semiperiodo alto dell’onda rettangolare è:

T1=R0C0(Vs2-Vs1)/(kVuMAX) (dove k dipende da P1 ed R3)

mentre T2 (semiperiodo basso) ha espressione analogasostituendo VuMIN a VuMAX. Nei due semiperiodi il verso dellacorrente che scorre in R0 cambia segno. Da questaosservazione si può derivare lo schema riportato sopra, in cui laresistenza R0 è sostituita dal potenziometro P3, i due diodi eduna resistenza R6 di valore più basso. Il circuito funziona nelmodo seguente: il potenziometro P3 è diviso dal suo cursore indue resistenze di valore yP3 e (1-y)P3. Quando la tensione inuscita dal comparatore di soglia è VuMAX, vengono percorsedalla corrente le resistenze yP3 e R6; quando è VuMIN

intervengono invece (1-y)P3 e R6. Le espressioni di T1 e T2

diventano allora:

T1=(yP3+R6)C0(Vs2-Vs1)/(kVuMAX)T2=[(1-y)P3+R6]C0(Vs2-Vs1)/(kVuMAX)


Esercizio E.4

R2

R1

R6

C0

VT VQ

P1

R3

+VCC -VCC

P2R4 R5

P3

D1,D2

1N4148

L’espressione del periodo è:

T=T1+T2=(P3+2R6)C0(Vs2-Vs1)/(kVuMAX)

e il duty-cycle è:

D.C.=T1/T=(yP3+R6)/(P3+2R6)

quindi varia linearmente con la posizione del cursore delpotenziometro. Il suo valore minimo è dato da y=0, per cui

R6/(P3+2R6)=0.25P3+2R6=2R0=200kΩDa queste due equazioni si ottiene R6=47kΩ, P3=100kΩ.

Si noti che il valore massimo del duty-cycle non è impostabilenelle equazioni ma deriva da quello minimo (è simmetricorispetto al 50%, cioè in questo caso vale 75%, come richiesto).In caso si volesse poter impostare limiti non simmetrici per ilduty-cycle si dovrebbe ricorrere al circuito riportato sopra, chepermette di impostare separatamente limite inferiore esuperiore a spese di una resistenza in più.


R6

C0

P3

D1,D2

R7

Si dimensioni un sistema di acquisizione dati costituito da ununico convertitore A/D con due canali di ingresso.Le caratteristiche del sistema sono le seguenti:

ingresso V1: Ampiezza: 1Vpp; Valor Medio: 0V; Banda: 0-10kHz;ingresso V2: Ampiezza: 5Vpp; Valor Medio: 2.5V; Banda:0-5kHz;dinamica di ingresso convertitore A/D: 0V-5V;errore complessivo ammesso: <0.05% sul fondo scaladegli ingressi.

In particolare si richiede: progetto degli amplificatori dicondizionamento; determinazione della tempistica richiesta perA/D, S/H e multiplexer; numero di bit di precisione A/D.

Soluzione

Lo schema a blocchi del sistema compare nella figura sopra. Sipuò partire dalle specifiche di banda. L’ingresso V1 richiede unafrequenza di campionamento di almeno 20kHz affinché siarispettata la condizione di Nyquist. Dato però che il sistemadeve operare alternativamente su due segnali, la frequenza dicampionamento deve essere almeno doppia (un campione ognidue è relativo al canale 1), cioè un ciclo di conversione devedurare al più 25µs.


Esercizio F.1

A/DS/H

V1

V2

Con frequenza di campionamento prossima a tale limite sipongono però delle condizioni molto stringenti sul filtro antialiasing associato al canale 1. Si può allora scegliere unafrequenza di campionamento di 100kHz (50kHz per canale). Inquesto modo la transizione da banda passante a bandaattenuata del filtro avviene tra 10kHz e 25kHz, cioè in più diun’ottava. Il periodo di campionamento diventa di 10µs. Inquesto tempo occorre compiere le seguenti operazioni:

commutazione del multiplexer

acquisizione del segnale da parte del S/H

conversione A/D

Si può pensare di suddividere il tempo disponibile per esempioin:

1µs tempo di assetto del multiplexer1µs tempo di acquisizione del S/H8µs tempo di conversione dell’A/D

In questo caso lo slew-rate degli elementi attivi inclusi nel S/H enel multiplexer deve essere tale che per entrambi i componentilo slew-rate sia di almeno 5V/µs.Il numero di bit di precisionedell’A/D è dato da:

1/(2N+1)<0.0005; 2N+1>2000; N≥12


frequenza [kHz]

|V(f)|

10 20 30 40 50spettro segnale

d’ingresso

f.d.t. filtroanti-aliasing

frequenza diNyquist

prima replica

Per quanto riguarda gli amplificatori di condizionamento il lorocompito è traslare la dinamica di ogni ingresso in modo che inuscita sia il più possibile simile a quella del convertitore A/D;inoltre è loro compito aumentare il più possibile l’impedenzad’ingresso in modo da caricare il meno possibile il circuito sottomisura. Nel nostro caso, l’ingresso V1 necessita di amplificatoredi condizionamento, in quanto la dinamica di ingresso è diversada quella del convertitore. Non è invece necessario perl’ingresso V2, in quanto la dinamica è già corretta. Sul canale 2si può però inserire un voltage follower per alzare l’impedenzanel caso in cui il filtro anti aliasing avesse bassa impedenza diingresso.

La funzione di trasferimento dell’amplificatore dicondizionamento associato al canale 1 è:

Vu=5×V1+2.5V

Un circuito che può fornire questa funzione di trasferimento èdisegnato sopra. La sua funzione di trasferimento vale:

Vu=[1+R2/(R1//R3)]×V1+VAL×R2/R3

Se -VAL=-15V ⇒ R3=6R2, R2=(23/6)R1

Da questa relazione si possono scegliere le resistenze usando isoliti criteri per il dimensionamento.


R2R1

VU

-VAL

R3

V1

Si studi l’andamento nel tempo delle tensioni V1 e V2 ai capidella linea di trasmissione riportata sopra in risposta ad ungradino di tensione di 1V applicato dal generatore VA.

Soluzione

Gli istanti di tempo significativi per valutare l’evoluzionetemporale del sistema sono 0, tP, 2tP, 3tP, ecc.

La prima cosa da farsi è valutare la tensione applicata al punto1 all’istante 0. In questo caso il generatore “vede” un caricoequivalente ad una resistenza di valore Z0, per cui:

V1=VA∙Z0/(Z0+RU)=0.667V

Questa è quindi la tensione incidente sulla linea. Dopo tP,questo valore si propaga all’altro estremo della linea, doveavviene una riflessione, in quanto il carico non è adattato.

Il valore dell’onda riflessa è:

V2R=V2I∙(RT-Z0)/(RT+Z0)=0.667∙0.2V=0.133V

L’onda riflessa si somma all’onda incidente, per cui il valore ditensione effettivamente presente al punto 2 all’istante tP è:

V2=(0.133+0.667)V=0.8V


Esercizio G.1

RU

VAV1

Z0, tP RT V2

RU=50Ω

VA=1V Z0=100Ω

tP=10ns

RT= 150Ω

L’onda riflessa dal carico si propaga indietro sulla linea fino araggiungere il generatore. In questo punto il sistema ènuovamente disadattato e quindi viene generata una nuovariflessione di entità:

V1R=V1I∙(RU-Z0)/(RU+Z0)=-0.133∙0.333V=-0.044V

La tensione in 1 al tempo 2tP è allora la somma dei termini:

V1(tP)=V1(0)+V1I(tP)+V1R(tP)=(0.8-0.044)V=0.766V

Utilizzando lo stesso metodo si calcolano i valori delleriflessioni successive sulla linea.

Per vedere qual è il valore raggiunto a regime occorre pensarealla linea come ad un filo equipotenziale ed effettuare unanormale analisi in continua:

V1(∞)=V2(∞)=VA∙RT/(RU+RT)=0.75V

Le forme d’onda risultanti dai calcoli su esposti sonodiagrammate nel cartello.


0

0.25

0.5

0.75

1

0 1 2 3 4 5 6

V1V2

Nel seguito sono riportati i testi delle esperienze di laboratorioeffettuate presso il Polo tecnologico di Torino nell’annoaccademico 1994/95.

Le esercitazioni di laboratorio hanno durata di quattro ore, igruppi di lavoro sono di tre o quattro persone. Durantel’esercitazione gli studenti devono approntare una relazionetecnica


Appunti dalle esercitazioni

Seconda parte: Esercitazioni in laboratorio

Esperimento 1: Funzionamento in DC di un transistore

Si misurano la tensione di soglia B-E di un transistore NPN e lecaratteristiche di saturazione.

Montare il circuito riportato sopra. L'alimentatore regolabile conil partitore di ingresso si comporta come un generatore diimpedenza relativamente bassa (quanto?) e con tensionemassima di circa 1.8V.

Alimentare il collettore del transistore attraverso la resistenzacon una sezione dell'alimentatore regolata a 10V. L'altrasezione serve a generare una tensione variabile per il partitoredi base. I due morsetti negativi devono ovviamente esserecollegati insieme.

PASSI OPERATIVI

1) Fissare i riferimenti di massa dei segnali sull'oscilloscopiotramite il pulsante GND relativo al canale desiderato. Prima dicominciare a lavorare disinserire il pulsante GND e attivarel'opzione DC.

2) Collegare la sonda relativa al canale 1 alla base deltransistore (0.2 V/div) e quella del canale 2 al collettore (5V/div). Ricordarsi di collegare anche la massa delle sonde.


ESERCITAZIONE 1+10V

2N2222A

3.3kΩ

330Ω

220Ω0÷30V

Req

Veqla parte oltre lalinea è equivalente a:

3) Aumentare la tensione fornita dall'alimentatore della base everificare che il transistore entra in conduzione quando in basesi superano 0.6V circa.

4) Portare il transistore in zona lineare. Mettendo un dito sulcase del transistore o ventilandolo con un foglio di carta (nonsoffiare!) dovrebbe cambiare per deriva termica la tensione diuscita. Quali fenomeni sono coinvolti in questo caso? Ingenerale la variazione è tanto maggiore quanto più grande è laIc. Perché?

5) Continuando ad aumentare la tensione di ingresso verificarela saturazione del transistore (tensione di collettore che nondiminuisce più in modo apprezzabile)

6) Verificare la dipendenza della Vce di saturazione dallacorrente di base Ib.

7) Valutare il guadagno in corrente del transistore (rapportoIc/Ib) in linearità e in saturazione. Per fare questo, togliere laresistenza da 220 Ω e sostituire quella da 3.3 kΩ con una da6.8 kΩ (che servirà già per il circuito successivo). La corrente dibase è misurata valutando la caduta di tensione sullaresistenza da 6.8 kΩ.

8) Prendere nota di tutte le grandezze significative misurate


+10V

2N2222A

6.8kΩ

330Ω

0÷30V IB

IC

Esperimento 2: Funzionamento in commutazione di untransistore

Montare il circuito riportato sopra. Il partitore di ingresso serve apilotare il transistore (quasi) in corrente e a far sì che latensione inversa massima applicata sulla giunzione BE deltransistore non sia superiore a 5V per evitare di portare lagiunzione in breakdown con possibile rottura.

PASSI OPERATIVI

1) Prelevare il segnale dal generatore di forme d'onda,impostando una frequenza di lavoro di 100 kHz, in ondaquadra, ampiezza iniziale di 5V, offset in continua inizialmentespento.

2) Collegare il canale 1 sul generatore (5 V/div, base tempi 2µs/div) e il canale 2 sul collettore (idem).

3) Misurare il tempo impiegato per passare dalla saturazioneall'interdizione, al variare dell'ampiezza del segnale. Inserire unoffset in continua e osservarne gli effetti.

4) Collegando ora la sonda del canale 2 sulla base deltransistor (cambiare la sensibilità), misurare il tempo disvuotamento della base.


+10V

2N2222A

6.8kΩ

330Ω

3.3kΩGeneratore100kHz

5) Aggiungere un condensatore di accelerazione da 100 pF inparallelo alla resistenza da 6.8kΩ (vedere schema riportatosopra) ed osservare il miglioramento delle caratteristiche dicommutazione.

6) Prendere nota dei risultati trovati.


+10V

2N2222A

6.8kΩ

330Ω

3.3kΩGeneratore100kHz

100pF

Esperimento 3: Transcaratteristica di una porta logica

Montare il circuito riportato sopra. Ricordarsi che le portelogiche devono essere alimentate a 5V, quindi STACCARE icollegamenti precedenti dall'alimentatore e prepararel'alimentazione a 5V. Usare la sezione dell'alimentatore contensione massima minore (perché?) o quella fissa a +5V seprevista. L'alimentazione dei circuiti logici è di solito + sull'ul-timo piedino (14 in questo caso) e - sul piedino opposto (7).

BISOGNA COLLEGARE SEMPRE A MASSA O A +5V GLIINGRESSI NON USATI DELLE PORTE CMOS. Le porte TTLcon un ingresso libero interpretano un valore H, ma basta unqualunque rumore accoppiato capacitivamente sul piedinolibero, per provocare commutazioni spurie, mentre gli ingressiCMOS liberi, avendo una elevatissima impedenza di ingresso,provocano sempre commutazioni spurie generando rumoremolto elevato sull’alimentazione.


Generatore1kHz

12kΩ

12kΩ

74HC14

74LS00

NOTA: Alimentare gli integrati a 5V!!!

PASSI OPERATIVI

1) Regolare il generatore in modo che produca una formad'onda triangolare. La tensione triangolare deve avere 0 Vcome valore minimo 3.5 V come valore massimo. Agire quindiopportunamente sull'ampiezza e offset del generatore in mododa ottenere i valori richiesti. La frequenza può essere di 1kHzcirca. Dopo aver controllato con l'oscilloscopio che il segnalesia corretto, collegare all'ingresso delle porte logiche ilgeneratore di segnali. Ricordare che PRIMA bisognaalimentare l'integrato, POI mettere il segnale di ingresso(perché?).

2) Collegare la sonda del canale 1 all'ingresso delle porte e lasonda del canale 2 alternativamente alle due uscite.ABBASSARE LA LUMINOSITA' quindi selezionare il modo X-Ydell'oscilloscopio (ATTENZIONE ALLA LUMINOSITA', nonlasciate l'oscilloscopio in X-Y se non c'è segnale in ingresso,uscite dal modo X-Y).

3) Individuare le differenze fra le transcaratteristiche delle dueporte logiche esaminate (normale e a schmitt trigger)

4) riportare su due grafici quotati le forme d'onda osservate.


Generatore difunzioni OUT

74HC14

1

2

7

14 Vcc

GND

Oscilloscopio

X Y

Alimentatore

- +

GND

Vcc

Esperimento 4: Carico e sovraccarico di una porta logica

Montare il circuito riportato sopra. Poiché si usano forme d'ondalogiche, con tempi di commutazione brevi, collegare uncondensatore di disaccoppiamento (100 nF) sulle alimentazionidel 74HC14 (il più vicino possibile all'integrato). Montaredapprima l'astabile (porta HC14 e gruppo RC) e verificare chegeneri un'onda quadra a circa 10 kHz. Ricordarsi di inserire ilcondensatore di bypass da 100 nF sull'alimentazione il piùvicino possibile ai piedini relativi del circuito integrato. Montarepoi il resto del circuito e collegarlo all'astabile.

PASSI OPERATIVI

1) Il generatore di segnali non serve in questa misura, in quantol'ingresso è fornito da una porta NOT connessa in modo dafunzionare da oscillatore.

2) Calcolare i valori dei resistori da collegare verso massa (percaricare il livello alto) e verso il +5V (per caricare il livellobasso) in modo da simulare il carico massimo (leggere lespecifiche di IOH e IOL). Diminuendo ulteriormente il valore deiresistori si sovraccarica la porta.


74HC14

74LS00+5V

+5V

15kΩ

100nF

montareprima unapoi l’altra

3) Montare il circuito, e verificare che con il carico massimosono rispettati i parametri VOH e VOL.

4) Sovraccaricare le uscite usando resistori sempre più piccoli emisurare i livelli di tensione di uscita al variare del caricoapplicato. Notare per quali valori di corrente di uscita non sonopiù rispettate le tensioni VOL e VOH.

5) Indicare i risultati trovati in corrispondenza dei vari carichi.

Esperimento 5: Forme d'onda di porte Open Collector e TotemPole

Montare il circuito riportato sopra.

PASSI OPERATIVI

1) Verificare la differenza fra le forme d’onda prelevate all'uscitadelle porte (in particolare l'uscita dell'O.C. è sbagliata). Toccarecon un dito l'uscita dell'O.C. in modo da iniettare un rumore enotare che la porta in un caso fissa la tensione di uscita mentrenell'altro lascia l'uscita libera. Se si mette un dito sull'uscitadella porta e un altro sull'alimentazione positiva si usa la manocome resistenza di pull-up.


74HC14

74LS0015kΩ

100nF 74LS05

2) Collegare l'uscita dell'O.C. all'ingresso di una porta LS(vedere schema riportato sopra). Osservare che l'ingressofunziona parzialmente da pull-up, ma i livelli sono scadenti.

3) Montare la resistenza di pull-up (22 kΩ, valore piuttostoelevato, serve solo per vedere meglio gli effetti di ritardo sultempo di salita). Misurare il tempo di salita dell'O.C. econfrontarlo con le altre uscite.

4) Riportare su un grafico quotato le forme d'onda osservate.


74HC14

74LS0015kΩ

100nF 74LS05 LS05

+5V

22kΩ

montare al passo 3

montare al passo 2

Generatori di forme d'onda

Montare il generatore di onde triangolari e quadre riportatonella figura e verificarne il funzionamento. Ricordarsi dimontare un condensatore da 100 nF fra alimentazionepositiva e negativa del comparatore (che quando commuta,come le porte logiche, assorbe corrente impulsiva).

• Misurare il valore massimo e minimo di frequenza con dutycycle 50%

• Misurare il valore massimo e minimo di duty cycle allafrequenza centrale (media geometrica degli estremi misuratiprecedentemente)

• Misurare le ampiezze dell'onda quadra e triangolare.

• Verificare se la frequenza dipende dal duty cycle e viceversa.

Che cosa si potrebbe fare per caricare di meno l'uscita delcomparatore, senza perturbare altrimenti il circuito?


ESERCITAZIONE 2

D 1, D 2 1N 4148 P1 2.2K Ω R 4 68KΩ

R 0 33KΩ R 3 330Ω R 5 12KΩC 0 390nF R 1 12K Ω AO 1,AO 2 1/4 LM 324

P3 100KΩ R 2 68K Ω Vcc +/- 15V

R 2

R 1

R O

C O

V T V Q

P 1

R 3

+V CC

R 4 R 5

P 3

D 1

D 2

Sostituire l'integratore realizzato con l'operazionale con unsemplice circuito RC e cambiare i morsetti di ingresso delcomparatore, come nella figura riportata sopra, (integratoremolto meno ideale). Ripetere le misure dei punti precedenti, everificare se e dove vi sono cambiamenti.

Questo circuito è già stato visto?

Perché l'uscita dell'integratore passivo è collegata con ilmorsetto invertente del comparatore?


D1, D2 1N4148 P1 2.2KΩ AO1 1/4 LM324

R0 33KΩ R3 330Ω Vcc +/- 15V

C0 390nF R1 12KΩP3 100KΩ R2 68KΩ

R2

R1

RO

CO

V?

VQ

P1

R3

P3

D1

D 2


R2

R1

VQ

RO

CO

TTL LS

???

Parte 1: Convertitore D/A

Lo scopo di questa parte dell’esercitazione è il montaggio e lacaratterizzazione di un convertitore Digitale/Analogico a 6 bitbasato su di una rete a scala R-2R con deviatori di tensione.

La scelta di questo tipo di rete dipende dal fatto che gliinterruttori di tensione possono venire simulati in modosoddisfacente dalle uscite di qualunque circuito logico intecnologia CMOS. Lo schema della rete usata è riportato sopra.

Il circuito logico utilizzato è un contatore Up/Down a 6 bitrealizzato mediante la cascata di due CD4029, contatoriUp/Down a 4 bit.

Lo schema di connessione del CD4029 per ottenere il contatorea 6 bit è riportato nella pagina successiva.

Montare dapprima il solo contatore, collegare RST a 0, U/D a 1logico e alimentare il circuito.


ESERCITAZIONE 3

R=50kΩ

VO2R 2R 2R 2R 2R

RR

2R

VR

MSB

Uscite circuito CMOS

Fornire all’ingresso CLK un’onda quadra con livello basso a 0Ve livello alto a 5V (prima di collegare all’ingresso ilgeneratore di segnali controllare con l’oscilloscopio che ilivelli di uscita di questo siano corretti!). Verificare che siottengano sulle varie uscite delle onde quadre di frequenzacorretta. Prima di dare tensione al circuito, controllare di avercollegato i piedini Vss (0V) e Vdd (+5V) alle rispettivealimentazioni. Dare SEMPRE alimentazione al circuito primadi collegare il generatore di segnali. Per spegnere, primascollegare il generatore di segnali e poi spegnerel’alimentatore.

Collegare poi la rete a scala e l’amplificatore operazionale ditipo LM324. Alimentare l’amplificatore operazionale contensione di +/- 15V. Controllare che con gli stessi ingressi diprima si ottenga in uscita una gradinata con 64 scalini(l’ampiezza della gradinata è corretta?).

Portare la frequenza del generatore di segnale a 0.1Hz,collegare un multimetro digitale all’uscita dell’amplificatoreoperazionale e misurare il livello di tensione corrispondente adogni configurazione digitale.


PE P0 P1 P2 P3 U/D

Cin Cout

Q0 Q1 Q2 Q3

PE P0 P1 P2 P3 U/D

Cin Cout

Q0 Q1 Q2 Q3

LSB MSB

RST CLK U/D

VccB/D B/D

CD 4029 CD 4029

Calcolare gli errori di guadagno e di offset eseguendo unaregressione lineare sui dati misurati (vedere appendice).Confrontando I dati con la retta approssimante calcolata,ricavare una tabella ed un grafico relativi alla non linearitàdifferenziale e alla non linearità assoluta.

Parte 2: Convertitore A/D

Il convertitore D/A appena realizzato può essere facilmentetrasformato in un convertitore A/D ad inseguimento. A questoscopo, l’uscita del convertitore D/A deve essere inviata ad uncomparatore di tensione, il quale a sua volta pilota l’ingressoU/D del contatore. Il comparatore di tensione può essere unodegli operazionali non utilizzati dell’integrato LM324, la cuiuscita deve però essere condizionata per poter essere inviataall’ingresso di un circuito CMOS. A tale scopo utilizzare ilcircuito riportato sopra (la polarità indicata per i morsetti diingresso dell’operazionale è quella corretta?).

Una volta modificato il circuito, utilizzare un secondogeneratore di forme d’onda per verificarne il funzionamento,collegato all’ingresso Ain.


Una volta modificato il circuito, utilizzare un secondogeneratore di forme d’onda per verificarne il funzionamento,collegato all’ingresso Ain. Visualizzare l’ingresso Ain sul canale1 dell’oscilloscopio, l’uscita del D/A sul canale 2. Il confronto trai due segnali dà un’idea degli errori commessi nellaconversione A/D. Variando tipo, frequenza e ampiezza dellaforma d’onda sull’ingresso Ain è possibile produrre la condizionedi sovraccarico, individuare l’idle noise e verificare se ilfunzionamento è sempre corretto. Se si notano comportamentistrani, provare a spiegarli ricordando la composizione internadel contatore e il significato di metastabilità, tempi di setup e dihold.

La retta di miglior approssimazione di un insieme di K punti (xi,yi ) è la retta che rende minimo lo scarto quadratico medio,definito come

dove m e q sono la pendenza e l’intercetta della retta inquestione. Derivando ed annullando la derivata, si ha che

,

dove

, , ,


ESERCITAZIONE 3APPENDICE

NOTE SULLA REGRESSIONE LINEARE

( )e y mx qi ii

K2 2

1

= − −=∑

mP

KS S

SKS

x y

q x

=−

−

1

1 2q

S mS

Ky x=

−

S xx ii

K

==∑1

S yy ii

K

==∑1

S xq ii

K

==∑ 2

1

P x yi ii

K

==∑1

Elettronica II - Dante Del Corso - Indice n. 11 - 16/09/19

Diploma in Ingegneria Informatica e AutomaticaConsorzio NETTUNO

ELETTRONICA II

Caratteristiche di dispositivielettronici

politecnico di torino - elettronica iicorsiadistanza.polito.it › corsi › pdf › 01auacc ›...

Documents