In-System Sources and Probesを使用したデザインのデバッグ17

2014.12.15

QII5V3 更新情報 フィードバック

従来のデバッグの手法では多くの場合、実行時の出力波形の観測にはロジックとロジック・アナライザを使用する外部のパターン・ジェネレータが用いられてきましたが、SignalTap® II LogicAnalyzerと SignalProbeを使用すれば、ロジック・デザインのデバッグ手法の 1つとして、ランタイム中に内部ロジック信号をリードしたり、あるいは「タップ」することができます。このデバッグ手法により、デザイン内で内部信号を手動でドライブする際にデバッグ・サイクルがより効率的となり、次の操作を実行することができます。• SignalTap II Logic Analyzerで設定されるトリガ条件の発生を強制します。• 外部のテスト装置を使用しなくても、デザインをエキササイズする簡単なテスト・ベクタを生成します。

• JTAGチェインを使用し、ランタイム・コントロール信号を動的に制御します。Quartus II®ソフトウェアのインシステム・ソースおよびプローブ・エディタは、検証ツールのポートフォリオを拡張します。また、任意の内部信号を簡単に制御することが可能となり、完全に動的なデバッグ環境を提供します。SignalTap II Logic Analyzerまたは SignalProbeのいずれかに加え、インシステム・ソースとプローブ・エディタはティミュラスを生成して、ロジック設計からの応答を請求する強力なデバッグ環境を提供します。さらに、Virtual JTAG IPコアおよびインシステム・メモリ・コンテンツ・エディタを使用することで、仮想入力をデザインにドライブすることが可能です。この他にも Quartus IIソフトウェアは、様々なオンチップ・デバッグ・ツールを提供します。In-System Sources and Probes Editorは ALTSOURCE_PROBE IPコアと、実行時にALTSOURCE_PROBE IPコアのインスタンスを制御するインタフェースで構成されています。各 ALTSOURCE_PROBE IPコア・インスタンスは、ソース出力ポートおよびプローブ入力ポートを提供します。このソース・ポートは選択された信号をドライブし、プローブ・ポートは選択された信号をサンプリングします。デザインをコンパイルすると、ALTSOURCE_PROBE IPコアは、ロジック設計で選択されたノードをドライブまたはサンプリングするためにレジスタ・チェインを設定します。実行時に、In-System Sources and Probes Editorは JTAG接続を使用し、ALTSOURCE_PROBE IPコア・インスタンスからデータと ALTSOURCE_PROBE IPコア・インスタンスへのデータをシフトします。下の図は、In-System Sources and Probes Editorを構成するコンポーネントののブロック図を示しています。

© 2015 Altera Corporation. All rights reserved. ALTERA, ARRIA, CYCLONE, ENPIRION, MAX, MEGACORE, NIOS, QUARTUS and STRATIX words and logos aretrademarks of Altera Corporation and registered in the U.S. Patent and Trademark Office and in other countries. All other words and logos identified astrademarks or service marks are the property of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performanceof its semiconductor products to current specifications in accordance with Altera's standard warranty, but reserves the right to make changes to anyproducts and services at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any information,product, or service described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the latest version of devicespecifications before relying on any published information and before placing orders for products or services.

ISO9001:2008 ���

www.altera.com101 Innovation Drive, San Jose, CA 95134

図 17-1: In-System Sources and Probes Editorのブロック図

Design Logic

altsource_probeMegafunction

Probes Sources

JTAGController

AlteraProgramming

Hardware

Quartus IISoftware

FPGA

D Q

D Q

ALTSOURCE_PROBE IPコアは、スティミュラスを与えプローブするための基本的なビルディング・ブロックを提供するため、デザイン内に計装された JTAGコントローラとレジスタ間の詳細なトランザクションを非表示にします。 さらに、In-System Sources and Probes Editorは、選択したロジック・ノードにシングル・サイクル・サンプルとシングル・サイクル・ライトを提供します。シンプルで仮想スティミュラスを入力する場合や、計装化されたノードの現在の値をキャプチャする場合にこの機能を使用することができます。In-System Sources and Probes Editorにより、デザイン内のロジック・ノードへアクセス可能となり、デバッグ過程で下位レベルのコンポーネントの入力をトグルすることが可能です。SignalTap IIロジック・アナライザと組み合わせて使用する場合、問題点を切り分け、デバッグ・プロセスの短縮に役立つよう、トリガ条件を強制することができます。In-System Sources and Probes Editorを使用することで、仮想スティミュラスとしてデザインに制御信号を簡単に実装することができます。この機能は、以下の操作のような、デザインのプロトタイプを作成する場合に特に役立ちます。• 仮想プッシュ・ボタンの作成• デザインとインタフェースする仮想フロント・パネルの作成• 外部センサ・データのエミュレート• オンザフライでランタイム定数のモニタ、変更

17-2 In-System Sources and Probesを使用したデザインのデバッグQII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

In-System Sources and Probes Editorは、高度なオートメーション化に向けてすべてのALTSOURCE_PROBE IPコア・インスタンスとインタフェースする Tclコマンドをサポートします。関連情報System Debugging ToolsQuartus IIソフトウェア・オンチップ・デバッグ・ツール・スイートで利用可能な全てのツールの概要と比較

ハードウェアおよびソフトウェア要件次のコンポーネントには、In-System Sources and Probes Editorを使用する必要があります。• Quartus IIソフトウェアまたは• Quartus II Web Edition（TalkBack機能がイネーブルされた状態）• ダウンロード・ケーブル（USB-BlasterTMダウンロード・ケーブルまたは ByteBlasterTMケーブル）

• テスト対象のデバイスへの JTAG接続を備えた Altera®開発キットまたはユーザー・デザイン・ボード

In-System Sources and Probes Editorは、次のデバイス・ファミリをサポートしています。• Arria®シリーズ• Stratix®シリーズ• Cyclone®シリーズ• MAX®シリーズ

In-System Sources and Probes Editorを使用したデザイン・フローIn-System Sources and Probes Editorは、RTLフローをサポートします。In-System Sources andProbes Editorで表示する信号は、In-System Sources and Probes IPコアのインスタンスに接続されています。デザインをコンパイルした後、In-System Sources and Probes Editorペイン、または Tclインタフェースから各インスタンスを制御することができます。

QII5V32014.12.15 ハードウェアおよびソフトウェア要件 17-3

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

図 17-2: In-System Sources and Probes Editorを使用した FPGAのデザイン・フロー

Yes

No

Start

End

FunctionalitySatisfied?

Create a New Project or Open an Existing Project

Configure altsource_probe Megafunction

Instrument selected logic nodes by Instantiating the

altsource_probe Megafunction variation file into the HDL

Design

Compile the design

Program Target Device(s)

Control Source and Probe Instance(s)

Debug/Modify HDL

In-System Sources and Probes IPコアのインスタンス化In-System Sources and Probes Editorを使用する前に、In-System Sources and Probes IPコアをインスタンス化する必要があります。In-System Sources and Probes IPコアのカスタム・バリエーションをインスタンス化するには、IP Catalogとパラメータ・エディタを使用します。

17-4 In-System Sources and Probes IPコアのインスタンス化QII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

In-System Sources and Probes IPコアをコンフィギュレーションするには、次の手順を実行します。1. Toolsメニューで、Tools > IP Catalogをクリックします。2. In-System Sources and Probes IPをダブルクリックすると、パラメータ・エディタが表示されます。

3. カスタム IPバリエーションに名称を指定します。4. カスタム IPバリエーションに必要なパラメータを指定します。各ソースに最大 256ビットまで指定することができます。この IPコアの最大 128のインスタンスをデザインに含めることが可能です。

5. Generateあるいは Finishをクリックして、仕様に適合した IPコアの合成ファイルとシミュレーション・ファイルを生成します。パラメータ・エディタは、その仕様をもとに、必要なバリエーション・ファイルとインスタンス化のテンプレートを生成します。生成されたテンプレートを使用して、デザインで In-System Sources and Probes IPコアをインスタンス化します。注: In-System Sources and Probes Editorはシミュレーションをサポートしません。シミュレーション・ネットリストを作成する前に In-System Sources and Probes IPを削除する必要があります。

In-System Sources and Probes IPコアのパラメータデザインでバリエーション・ファイルをインスタンス化するにはテンプレートを使用します。

表 17-1: In-System Sources and Probes IPのポート情報

ポート名 必要性 入力/出力 注記

probe[ ] 不要 入力 デザインからの出力です。source_clk 不要 入力 ソースデータは、このクロックに同期してライトさ

れます。Source Clock をパラメータ・エディタのAdvanced Options ボックスでオンにしている場合、この入力が必要となります。

source_ena 不要 入力 これは source_clkへのクロック・イネーブル信号です。パラメータ・エディタの Advanced Optionsボックスで指定している場合、この入力が必要となります。

source[ ] 不要 出力 ユーザ・デザインへ入力をドライブするために使用します。

デバイスに利用可能なリソースがある場合、最大で 128の In-System Sources and Probes IPコアのインスタンスをデザインに含めることができます。IPコアの各インスタンスは、IPコアで最も広いポートの幅に対し、信号ごとに 1つのペアのレジスタを使用します。これ以外にも、IPコア・インスタンスと JTAGコントローラ間での通信に対応するための固定されたオーバーヘッド・ロジックがいくつか存在します。また、同期には送信元ポートごとに追加のレジスタ・ペアを指定することも可能です。In-System Sources and Probes IPコアを含むデザインをコンパイルすると、In-System Sources andProbes IPコアと SLD Hub Controller IPコアが自動的にコンパイル階層に追加されます。これらの IPコアは、JTAGコントローラと計装されたロジックとの間における通信手段を提供します。In-System Sources and Probes IPコアを編集することで、デザインへの接続数を変更することができます。パラメータ。エディタで変更するデザインのインスタンスを開くには、Project

QII5V32014.12.15 In-System Sources and Probes IPコアのパラメータ 17-5

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

Navigatorのインスタンスをダブルクリックします。その後、HDLソース・ファイル内の接続を変更することができます。変更を加えた後は、デザインを再度コンパイルする必要があります。さらに、Quartus IIのインクリメンタル・コンパイル機能を使用することで、コンパイル時間を短縮することが可能です。このインクリメンタル・コンパイル機能はデザインをロジカル・パーティション別に整理することができます。デザインの再コンパイル実行中、インクリメンタル・コンパイルはコンパイル結果と変更されていないパーティションのパフォーマンスを維持し、変更されたデザイン・パーティションだけをコンパイルしてデザインのイタレーション時間を短縮します。

デザインのコンパイルIn-System Sources and Probes IPコアを含むデザインをコンパイルすると、In-System Sources andProbes IPコアと SLD Hub Controller IPコアが自動的にコンパイル階層に追加されます。このような IPコアは、JTAGコントローラと計装されたロジック間に通信を提供します。In-System Sources and Probes IPコアを編集すれば、デザインへの接続数を変更することができます。変更するデザインのインスタンスをパラメータ・エディタで開くには、Project Navigatorのインスタンスをダブルクリックします。その後、HDLソース・ファイル内の接続を変更することができます。変更を加えた後は、デザインを再度コンパイルする必要があります。さらに、Quartus IIのインクリメンタル・コンパイル機能を使用することで、コンパイル時間を短縮することが可能です。このインクリメンタル・コンパイル機能はデザインをロジカル・パーティション別に整理することができます。デザインの再コンパイル実行中、インクリメンタル・コンパイルはコンパイル結果と変更されていないパーティションのパフォーマンスを維持し、変更されたデザイン・パーティションだけをコンパイルしてデザインのイタレーション時間を短縮します。関連情報Quartus II Incremental Compilation for Hierarchical and Team-Based Design

In-System Sources and Probes Editorの実行In-System Sources and Probes Editorでは、デザイン内のすべての ALTSOURCE_PROBE IPコア・インスタンスが制御可能です。このエディタを使用すれば、デザイン内の ALTSOURCE_PROBE IPコアで使用できる制御可能なランタイム・インスタンスをすべて表示し、すべてのソース・ノードをドライブするプッシュボタン・インタフェースを提供し、プローブおよびソース・データが格納できるログ機能を提供します。In-System Sources and Probes Editorを実行するには、• Tools メニューから In-System Sources and Probes Editorをクリックします。

In-System Sources and Probes Editorの GUIIn-System Sources and Probes Editorは 3つのペインで構成されています。

17-6 デザインのコンパイルQII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

• JTAG Chain Configuration—In-System Sources and Probes Editorがデバイスからのデータをプログラムしたり、取得したりする際に使用するプログラミング・ハードウェア、デバイス、およびファイル設定を指定することができます。

• Instance Manager—デザインをコンパイルする際に生成されるインスタンスについての情報を表示し、In-System Sources and Probes Editorが取得するデータを制御することができます。

• In-System In-System Sources and Probes Editor—選択したインスタンスからリードしたすべてのデータを記録し、デバイスにライトされているソース・データを変更することができます。

In-System Sources and Probes Editorを使用する際、Quartus IIソフトウェア・プロジェクトを開く必要はありません。The In-System Sources and Probes Editorは、JTAG Chain Configurationペインで選択されたデバイスにクエリを送信し、JTAGチェインをスキャンすることで、ALTSOURCE_PROBE IPコアのすべてのインスタンスを取得します。また、以前に保存した設定を使用しても、In-System Sources and Probesを実行することができます。各 In-System Sources and Probes Editorペインはシングル・デバイス内の ALTSOURCE_PROBE IPコア・インスタンスにアクセスすることが可能です。JTAGチェイン内 IPコア・インスタンスを含むデバイスが複数ある場合は、各デバイスで IPコア・インスタンスにアクセスするために複数の In-System Sources and Probes Editorペインを開き、それぞれのデバイスの IPコアにアクセスすることができます。

JTAGチェイン・コンフィギュレーションを使用したデバイスのプログラミングプロジェクトをコンパイルした後、In-System Sources and Probes Editorを使用する前に FPGAをコンフィギュレーションする必要があります。In-System Sources and Probes Editorが使用できるようにデバイスをコンフィギュレーションするには、次の手順を実行します。1. In-System Sources and Probes Editorを開きます。2. JTAG Chain Configurationペインで Hardwareにカーソルを移動し、hardware communications

deviceを選択します。ハードウェアのコンフィギュレーションを指示するプロンプトが表示されるので、Setupをクリックします。

3. Deviceリストより、デザインをダウンロードする FPGAデバイスを選択します（デバイスが自動検索される場合もあります）。ターゲット・デバイスを検索するには、Scan Chainをクリックします。

4. JTAG Chain Configuration ペインで、In- System Sources and Probesインスタンスが含まれている SRAM Object File（.sof）をクリックして開きます。（.sofは自動で検索される場合があります。）

5. ターゲット・デバイスをプログラムするには、Program Device をクリックします。

Instance ManagerInstance Manager ペインは、デザイン内のすべての ALTSOURCE_PROBEインスタンスをリストし、これらのインスタンスからのデータの取得方法、あるいはこれらのインスタンスへのデータのライト方法についても設定することができます。Instance Manager ペインではには、以下のボタンおよびサブ・ペインが利用可能です。

QII5V32014.12.15 JTAGチェイン・コンフィギュレーションを使用したデバイスのプログラミング 17-7

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

• Read Probe Data—選択したインスタンス内でプローブ・データをサンプルし、そのプローブ･データを In-System Sources and Probes Editorペインで表示します。

• Continuously Read Probe Data—選択したインスタンスのプローブ・データを継続的にサンプルし、In-System Sources and Probes Editor ペインでそのプローブ・データを表示します。サンプル・レートは、Probe read interval 設定で変更可能です。

• Stop Continuously Reading Probe Data—選択したインスタンスのプローブの継続的なサンプリングをキャンセルします。

• Write Source Data—選択したインスタンスのすべてのソース・ノードへデータをライトします。

• Probe Read Interval—デザイン内にあるすべての In-System Sources and Probeのサンプル・インターバルを表示します。Manualをクリックすれば、サンプル・インターバルの変更が可能です。

• Event Log—In-System Sources and Probes Editor ペインのエベント・ログを制御します。• Write Source Data—システムへ手動でデータをライトしたり、または継続してデータをライトすることができます。

各インスタンスのステータスは、Instance Managerペインの各エントリの横にも表示されます。このステータスは、インスタンスが Not running Offloading data、または Updating dataであるか、もしくは Unexpected JTAG communication errorが発生しているのかを表示します。ステータ・スインジケータは、デザインのソースとプローブのインスタンスに関する情報を提供します。

In-System Sources and Probes EditorペインIn-System Sources and Probes Editor ペインでデザイン内のすべてのソースとプローブからのデータを表示することができます。このデータは、インスタンスのインデックス番号順に編成されます。エディタを使用すれば、信号の名称の変更や信号のバスへのグループ化が可能となり、簡単に信号が管理できるようになります。In-System Sources and Probesノードから収集されたデータはすべてイベントログに記録されます。なお、このようなデータはタイミング図として表示することができます。

プローブ・データのリード方法データをリードするには、Instance Manager ペインで ALTSOURCE_PROBEインスタンスを選択し、Read Probe Dataをクリックします。この操作により、単一のプローブ・データが生成され、In-System Sources and Probes Editorペインで選択したインデックスのデータ・カラムが更新されます。Instance Managerペインで Savedata to event logオプションをオンにすれば、イベント･ログにデータを保存することができます。プローブ・インスタンスから継続的にデータをサンプルする場合は、Instance Managerペインでリードするインスタンスを選択し Continuously read probe dataをクリックします。リード中は、アクティブ・インスタンスのステータスは、Unloadingとなります。複数のインスタンスからも継続的にリードすることが可能です。Instance Manager ペインのショートカット・メニューからもリード・データにアクセスすることが可能です。プローブのリード間隔を調整するには、Instance Managerペインで Probe read intervalサブ・ペインのManualオプションをオンにし、Manualオプションの隣りにあるテキスト・フィールド

17-8 In-System Sources and Probes EditorペインQII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

にサンプル・レートを指定します。最大サンプル・レートは、ご使用のコンピュータの設定によって異なります。実際のサンプル・レートは、 Current intervalボックス内に表示されます。イベント・ログ・ウィンドウのバッファ・サイズは、Maximum Sizeボックス内で調整可能です。

データのライトALTSOURCE_PROBEインスタンスへライトするソース・データを修正するには、変更したい信号のネーム・フィールドをクリックします。信号のバスであれば、データ・フィールドをダブルクリックし、ALTSOURCE_PROBEインスタンスへドライブ・アウトする値を入力します。In-System Sources and Probes Editorは、変更後のソース・データの値を一時バッファに格納します。ALTSOURCE_PROBEインスタンスに書き込まれない編集済みの値は、赤色で表示されます。ALTSOURCE_PROBEインスタンスを更新するには、Instance Managerペインでインスタンスをハイライトし、Write source dataをクリックします。Write source data機能は Instance Managerペインのショートカット・メニューからも使用可能です。In-System Sources and Probes Editorは各 ALTSOURCE_PROBEインスタンスを継続的に更新することができるオプションを提供しています。継続的に更新を行うことで、ソース・データ・バッファの変更点は、ALTSOURCE_PROBEインスタンスにもすぐに書き込まれます。継続的にALTSOURCE_PROBEインスタンスを更新するには、Write source dataフィールドをManuallyから Continuouslyに変更します。

データの編成In-System Sources and Probes Editorペインでは、バスへの信号のグループ化およびデータ・バッファの表示オプションを変更することが可能です。信号のグループを生成するには、グループ化を行うノード名を選択し、右クリックで Groupを選択します。表示形式は、Bus Display Formatおよび Bus Bitオーダー・ショートカット・メニューで変更可能です。In-System Sources and Probes Editorペインから、信号名を変更することが可能です。信号名を変更するには、信号をダブルクリックし、新しい信号名を入力します。イベント・ログには最新のサンプルのレコードが含まれます。バッファ・サイズは最大 128kサンプルまで調整が可能です。各サンプルへのタイム・スタンプは、データ・サンプルの上にカーソルを移動させるとアクティブ・インスタンスのイベント・ログの上部に記録、表示されます。実行した変更および記録データは Sources and Probes File（ .spf ）へ保存することができます。変更を保存するには、Fileメニューで Saveをクリックします。このファイルには、信号グループへの全変更内容および現在のデータ・イベント・ログが含まれます。

In-System Sources and Probes Editorの TclインタフェースIn-System Sources and Probes Editorはオートメーション化に向けて、この章で記載されている Tclコマンド形式のプロシージャをサポートしています。In-System Sources and Probes Editor用のTclパッケージは、quartus_stp実行時にデフォルトで含まれます。In-System Sources and Probes Editor用の Tclインタフェースは、デザインのデバッグに向けて強力なプラットフォームを提供します。Tclインタフェースは、複数のセットのコントロール入力をトグルが必要となるデザインをデバッグする場合に特に有用となります。カスタム・コマンド・セットを定義するために Tclスクリプトを使用して複数のコマンドを組み合わせることができます。

QII5V32014.12.15 データのライト 17-9

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

表 17-2: In-System Sources and Probes用 Tclコマンド

コマンド 引数 説明

start_insystem_

source_probe

-device_name <device name>-hardware_name <hardwarename>

指定のハードウェアでデバイスへハンドルを開きます。トランザクションを開始する前にこのコマンドを呼び出します。

get_insystem_source_

probe_instance_info

-device_name <device name>-hardware_name <hardwarename>

デザイン内で全てのALTSOURCE_PROBEインスタンスのリストを返します。返されるレコードはそれぞれ、次のフォーマットとなります。{<instance Index>、<sourcewidth>、<probe width>、<instancename>}

read_probe_data -instance_index <instance_index>-value_in_hex （オプションです）

プローブの現在の値を取得します。MSBを一番左側のビットとして各プローブのステータスを特定する文字列が返されます。

read_source_data -instance_index <instance_index>-value_in_hex （オプションです）

ソースの現在の値を取得します。MSBを一番左側のビットとして各ソースのステータスを特定する文字列が返されます。

write_source_data -instance_index <instance_index>-value <value>-value_in_hex （オプションです）

ソースの値を設定します。MSBを一番左側のビットとしてバイナリの文字列がソース・ポートへ送られます。

end_interactive_

probeなし JTAGチェインをリリースしま

す。全てのトランザクション終了後、コマンドを発行します。

次の図は、デザインの ALTSOURCE_PROBEインスタンスを制御するプロシージャのある Tclスクリプトの一例です。デザイン例には、DCFIFOからの読み出し、書き込みを行うためのALTSOURCE_PROBEインスタンスを持つ DCFIFOが含まれています。また、このデザインでは入力ピンと ALTSOURCE_PROBEインスタンス間での DCFIFOへのデータ・フローを制御するために、一連のコントロール・マルチプレクサが追加されています。シングル・サンプル・リードおよびライトを保証するためにリード・リクエストおよびライト・リクエスト・コントロール・ラインにパルス・ジェネレータが追加されます。以下の例のスクリプトで ALTSOURCE_PROBEインスタンスが使用されると、シングル・サンプル・ライトおよびリード動作を実行し、フルお

17-10 In-System Sources and Probes Editorの TclインタフェースQII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

よび空のステータス・フラッグをレポートすることで FIFOのコンテンツに可視性がもたらされます。デザイン内で FIFOを空にしたり、プリロードするには、デバッグ時に Tclスクリプトを使用します。たとえば、SignalTap II Logic Analyzerで設定したトリガ条件に適合するよう FIFOをプリロードする際、この機能を使用することができます。

図 17-3: Tclスクリプトによって制御される DCFIFOのデザイン例

Write_clock

write_reqdata[7..0]

write_clock

read_req

read_clock

wr_full

Q[7..0]

rd_empty

data_out

read_clocksource_read_sel

s_read_req

s_write_req

rd_req_in

wr_req_in

data_in[7..0]

altsource_probe(Instance 1)

altsource_probe(Instance 0)

source_write_sel

s_data[7..0]D Q

D Q

## Setup USB hardware - assumes only USB Blaster is installed and## an FPGA is the only device in the JTAG chainset usb [lindex [get_hardware_names] 0]set device_name [lindex [get_device_names -hardware_name $usb] 0]## write procedure : argument value is integerproc write {value} {global device_name usbvariable fullstart_insystem_source_probe -device_name $device_name -hardware_name $usb#read full flagset full [read_probe_data -instance_index 0]if {$full == 1} {end_insystem_source_probereturn "Write Buffer Full"}##toggle select line, drive value onto port, toggle enable##bits 7:0 of instance 0 is S_data[7:0]; bit 8 = S_write_req;##bit 9 = Source_write_sel

QII5V32014.12.15 In-System Sources and Probes Editorの Tclインタフェース 17-11

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

##int2bits is custom procedure that returns a bitstring from an integer ## argumentwrite_source_data -instance_index 0 -value /[int2bits [expr 0x200 | $value]]write_source_data -instance_index 0 -value [int2bits [expr 0x300 | $value]]##clear transactionwrite_source_data -instance_index 0 -value 0end_insystem_source_probe}proc read {} {global device_name usbvariable emptystart_insystem_source_probe -device_name $device_name -hardware_name $usb##read empty flag : probe port[7:0] reads FIFO output; bit 8 reads empty_flagset empty [read_probe_data -instance_index 1]if {[regexp {1........} $empty]} { end_insystem_source_probereturn "FIFO empty" }## toggle select line for read transaction## Source_read_sel = bit 0; s_read_reg = bit 1## pulse read enable on DC FIFOwrite_source_data -instance_index 1 -value 0x1 -value_in_hexwrite_source_data -instance_index 1 -value 0x3 -value_in_hexset x [read_probe_data -instance_index 1 ]end_insystem_source_probereturn $x}

関連情報• Tclスクリプティング• Quartus II Settings File Manual• コマンドライン・スクリプト

デザイン例：ダイナミック PLLリコンフィギュレーションIn-System Sources and Probes Editorを使用すれば、 デザインのプロトタイプの段階で仮想フロント・パネルを作成することができます。比較的シンプルで、かつ高性能なデザインが短期間で作成可能です。以下の PLLリコンフィギュレーションの例は、Stratix PLLの動的なリコンフィギュレーションを目的とした GUIを提供するための In-System Sources and Probes Editorの使用方法を示しています。Stratixの PLLは、ランタイム時に PLL係数を動的に更新することが可能です。Stratixデバイスに内蔵された各エンハンスト PLLには、プリスケール・カウンタ（値 mと n）、出力分周カウンタ、遅延カウンタを変更することができるレジスタ・チェインが含まれます。それに加えて、ALTPLL_RECONFIG IPコアは、このレジスタ・チェインにアクセスする簡単なインタフェースを提供します。また、ALTPLL_RECONFIG IPコアは、全てが変更可能な PLLパラメータを含むキャッシュを提供します。キャッシュ内で全ての PLLパラメータを更新した後、ALTPLL_RECONFIG IPコアは PLLレジスタ・チェインをドライブし、変更されたパラメータでPLLを更新します。次の図は、リコンフィギュレーション可能な係数を持つ Stratixのエンハンスト PLLを表しています。

17-12 デザイン例：ダイナミック PLLリコンフィギュレーションQII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

図 17-4: リコンフィギュレーション可能な係数を持つ Stratixのエンハンスト PLL

÷n Δtn

Δtm

÷m

÷g0 Δtg0

÷e3 Δte3

÷g3 Δtg3

PFD VCOChargePump

LoopFilter

fREF

scandata

scanclk

scanaclr

Counters and ClockDelay Settings areProgrammable

All Output Counters andClock Delay Settings canbe Programmed Dynamically

LSB MSB

LSB MSB

LSB MSB

LSB MSB

LSB

MSB

(1) (2)

次のデザイン例は、ALTPLL_RECONFIG IPコア・キャッシュの PLLパラメータを更新するために ALTSOURCE_PROBEインスタンスを使用しています。ALTPLL_RECONFIG IPコアは StratixFPGAのエンハンスト PLLに接続し、リコンフィギュレーション可能な PLL係数を含むレジスタ・チェインをドライブします。このデザイン例では、GUIの生成には Tcl/Tkスクリプトを使用していますが、この GUI上でエンハンスト PLLの新しい mおよび nの値を入力することができます。Tclスクリプトは GUIから mと nの値を抽出し、 ALTPLL_RECONFIG IPコア内の値を更新するために ALTSOURCE_PROBEインスタンスへ値をシフト・アウトし、ALTPLL_RECONFIG IPコアのリコンフィギュレーション信号をアサートします。ALTPLL_RECONFIG IPコアのリコンフィギュレーション信号は、全てのリコンフィギュレーション可能な PLL係数を更新するためにレジスタ・チェイン・トランザクションを開始します。

QII5V32014.12.15 デザイン例：ダイナミック PLLリコンフィギュレーション 17-13

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック

図 17-5: ダイナミック PLLリコンフィギュレーション・デザイン例のブロック図

In-System Sourcesand ProbesTcl Interface

JTAGInterface

CounterParameters

Stratix FPGA50 MHz

PLL_scandataPLL_scandlkPLL_scanaclr

E0

C0

C1

fref

Stratix-EnhancedPLLalt_pll_reconfig

Megafunction

In-SystemSources and

Probes

このデザイン例は、Nios® II Development Kitの Stratixエディションを使用して作成されています。 sourceprobe_DE_dynamic_pll.zip ファイルには以下に示すファイルを含む、このデザイン例の実行に必要なファイルが全て含まれています。• Readme.txt —デザイン例に含まれるファイルを説明し、以下のスクリーンショットで示す Tk

GUIの使用方法を解説するテキスト・ファイルです• Interactive_Reconfig.qar —このデザイン例のためにアーカイブされた Quartus IIプロジェクトです

図 17-6: Tkおよび In-System Sources and Probes Tcl Packageを使用して作成したインタラクティブPLLリコンフィギュレーション GUI

関連情報On-Chip Debugging Design ExamplesIn-System Sources and Probes例のリンクです。

改訂履歴表 17-3: 改訂履歴

日付 バージョン

変更内容

2014年 6月

14.0.0 表示形式を更新。

17-14 改訂履歴QII5V3

2014.12.15

Altera Corporation In-System Sources and Probesを使用したデザインのデバッグ

フィードバック

日付 バージョン

変更内容

2012年 6月

12.0.0 サーベイ・リンクを削除。

2011年 11月

10.1.1 テンプレートを更新。

2010年 12月

10.1.0 軽微な修正。ドキュメントのテンプレートを更新。

2010年 7月

10.0.0 誤字・脱字の軽微な修正。

2009年 11月

9.1.0 • 古いデバイスへの参照を削除。• 形式を変更。

2009年 3月

9.0.0 内容に変更なし。

2008年 11月

8.1.0 ページ・サイズを 8-1/2 x 11に変更。内容には変更なし。

2008年 5月

8.0.0 • この機能がページ 17-5のシミュレーションをサポートしない旨を文書化。

• インタラクティブ PLLリコンフィギュレーション・マネージャの図 17-8を更新。

• 章全体を通して、参照資料にハイパーリンクを追加。• 編集上の微細な更新。

関連情報Quartus II Handbook ArchiveQuartusIIハンドブックの以前のバージョン

QII5V32014.12.15 改訂履歴 17-15

In-System Sources and Probesを使用したデザインのデバッグ Altera Corporation

フィードバック