Rechneraufbau & Rechnerstrukturen, Folie 6.1 © W. Oberschelp, G. Vossen

W. OberschelpG. Vossen

Kapitel 6

Rechneraufbau & Rechnerstrukturen, Folie 6.2 © W. Oberschelp, G. Vossen

Programmierbare Logik und VLSI

Aufbau von PLAs Programmierung von PLAs Anwendung 1: ROMs Anwendung 2:

Mikroprogrammierung Komplexes Logik-Design Faltung von PLAs FPGAs VLSI-Schaltungen

Rechneraufbau & Rechnerstrukturen, Folie 6.3 © W. Oberschelp, G. Vossen

Aufbau eines PLAs

.....

..

.

..

... .m O utputsn Inputs

Rechneraufbau & Rechnerstrukturen, Folie 6.4 © W. Oberschelp, G. Vossen

Gitterpunkt

y

x

v

u

Rechneraufbau & Rechnerstrukturen, Folie 6.5 © W. Oberschelp, G. Vossen

Bausteintypen

x

x

x

xx

x

y

y

y y

x y y

x+y

y

y y

A ddierer

M ultip liz ie rer

0 1

32

N egat-M ultip liz ie rer

Identer

. x .

Rechneraufbau & Rechnerstrukturen, Folie 6.6 © W. Oberschelp, G. Vossen

Realisierung der Bausteintypen

x

x

y

.x

x

x + yy

y

y1: 3:

2:

x y.

x. y

0:

Rechneraufbau & Rechnerstrukturen, Folie 6.7 © W. Oberschelp, G. Vossen

Beispiel

Rechneraufbau & Rechnerstrukturen, Folie 6.8 © W. Oberschelp, G. Vossen

PLA-Schema zum Beispiel

Rechneraufbau & Rechnerstrukturen, Folie 6.9 © W. Oberschelp, G. Vossen

Realisierung

1 1 1

111

11

11

02

3

x

y

z

0

00

0 0 0

00

2 2

22

2 2 2

x

y

z 3

xz xz xz

xz

xz

xz

yz

yz

xyz xyz

xyz xyz

xyz xyz

x

x x x

y xy xy

xyz

.

yz

z z

y y

yz +

u = yz + xyz

= xz + xyzv

1 .

1

yz

.

y

z

Rechneraufbau & Rechnerstrukturen, Folie 6.10 © W. Oberschelp, G. Vossen

Allgemeiner PLA-Aufbau

.....

.....

U nd-E bene

O der-E bene

k

n

m

...

Rechneraufbau & Rechnerstrukturen, Folie 6.11 © W. Oberschelp, G. Vossen

Zur Programmierung von PLAs

y

v

u

tx

s

Rechneraufbau & Rechnerstrukturen, Folie 6.12 © W. Oberschelp, G. Vossen

Punkt-orientierte PLA-Darstellung

O der-E bene

. . .....

.

. . ... .

..

x

y

z

u

v

U nd-E bene

Inverter

.

Rechneraufbau & Rechnerstrukturen, Folie 6.13 © W. Oberschelp, G. Vossen

Beispiel eines PAL

Rechneraufbau & Rechnerstrukturen, Folie 6.14 © W. Oberschelp, G. Vossen

Beispiel eines ROM

333

2 22

2 333

33 2 2 23 2

33

2

01101

0 1 1 10000

0 0 1 1 0 1

1

101

U nd-E bene ,D ecodierer

11

00

A dres s e : 0 1 2 73 Inha lt derA dres s e 5

O der-E bene ,R O M

A dres s e(b inä r codie rt) 2

111

1 01

1 10 0

4 5 6

00

232

Rechneraufbau & Rechnerstrukturen, Folie 6.15 © W. Oberschelp, G. Vossen

Auswahl einer Adresse

1

11

1 1

..

S pa lte 5

0 0

...

.

...

1

01

1

1an O der-E bene

. . .

. . .

. . .2

3

2

.

.

Rechneraufbau & Rechnerstrukturen, Folie 6.16 © W. Oberschelp, G. Vossen

PLA als ROM

A dresse

A dressen-Inha ltS pe icher

(O der-E bene)

R O M

(U nd-E bene)

. . . . .

. . . . .

. . . . .D ecoder

Rechneraufbau & Rechnerstrukturen, Folie 6.17 © W. Oberschelp, G. Vossen

Realisierung eines Schaltwerks durch ein PLA

s

t

s -s te lliges R egis ter

P L A

r

. . . . . .

. . . . . .

s

Rechneraufbau & Rechnerstrukturen, Folie 6.18 © W. Oberschelp, G. Vossen

Prinzip eines sequentiellen Rechners

Input

N ext-S ta teL ogik

S pe icher- O utput-E lem ente L ogik O utput

"Zus tand"

Rechneraufbau & Rechnerstrukturen, Folie 6.19 © W. Oberschelp, G. Vossen

Beispiel: dreistelliger Ringzähler im Gray-Code

0 2 0 0 0 0 0 0 02 0 3 2 3 2 2 0 00 2 2 3 2 0 0 3 20 3 3 2 0 2 3 3 2

0 1 1 1 0 0 0 0 01 0 0 0 0 0 0 0 00 0 0 0 0 0 0 1 10 0 0 0 1 0 1 0 00 0 0 0 1 1 0 0 0

cc

yy

12

12

x

C

0c

2

C 01C

Rechneraufbau & Rechnerstrukturen, Folie 6.20 © W. Oberschelp, G. Vossen

Prinzip eines Addierers bei Verwendung eines PLAs

2. O perand1. O perandE rgebnis

P L A

Puf

fer

Akk

uU

st

Rechneraufbau & Rechnerstrukturen, Folie 6.21 © W. Oberschelp, G. Vossen

Faltung von PLAs

Rechneraufbau & Rechnerstrukturen, Folie 6.22 © W. Oberschelp, G. Vossen

Überdeckungsmatrix

Rechneraufbau & Rechnerstrukturen, Folie 6.23 © W. Oberschelp, G. Vossen

Matrix nach Zeilenüberlagerung

Rechneraufbau & Rechnerstrukturen, Folie 6.24 © W. Oberschelp, G. Vossen

Faltung der Und-Ebene

Rechneraufbau & Rechnerstrukturen, Folie 6.25 © W. Oberschelp, G. Vossen

. . .

. . .

. . .

. . . ...

. . .

Basiszellen

I/O-Blöcke

Prinzipielle FPGA-Struktur

Rechneraufbau & Rechnerstrukturen, Folie 6.26 © W. Oberschelp, G. Vossen

Prinzip der FPGA-Verbundungsstruktur

. . .

. . .

Rechneraufbau & Rechnerstrukturen, Folie 6.27 © W. Oberschelp, G. Vossen

Unterscheidung von Ports, Pads und Pins

P ort

P ad

P in

Rechneraufbau & Rechnerstrukturen, Folie 6.28 © W. Oberschelp, G. Vossen

Ende Kapitel 6