1

SiCパワーデバイスを高性能化する

MOS界面欠陥の低減技術

奈良先端科学技術大学院大学

物質創成科学研究科

微細素子科学講座

助教 矢野 裕司

2

研究背景

環境保護

パワーエレクトロニクスによる電気エネルギーの高効率利用

電気利用の増大

Siの物性値が示す理論限界が迫っており、飛躍的な発展は望めない!!

Siを用いたパワーデバイス

Siに代わる次世代材料として、SiC（シリコンカーバイド）が注目

超低損失パワーデバイスの要求

3

SiC（シリコンカーバイド）とは

・禁制帯幅：3.3 eV (Siの3倍)・ 絶縁破壊電界強度：3 MV/cm (Siの10倍)・ 飽和電子速度：2.7×107 cm/s (Siの3倍)

4H-SiCの物性値

● SiCの結晶多形（ポリタイプ）

積層順序の違いにより200種類以上のポリタイプが存在

4H-SiC

A

B

C

B

A

Si atom

C atom

パワーデバイスに適した材料

●Ⅳ-Ⅳ族化合物半導体

4

SiCパワーMOSFETの適用領域

101 102 103 104 105 106 107103

104

105

106

107

108

109

Operating Frequency (Hz)

Cap

acity

(V

A)

Telephone Line

DC Transmission Large Factory

Bullet Train

EV/HEV

UPS

Inverter

SwitchingPower ModulePower-IC MOSFET

BJTIGBT

GTOTHY.

SiC

Si

101 102 103 104 105 106 107103

104

105

106

107

108

109

Operating Frequency (Hz)

Cap

acity

(V

A)

Telephone Line

DC Transmission Large Factory

Bullet Train

EV/HEV

UPS

Inverter

SwitchingPower ModulePower-IC MOSFET

BJTIGBT

GTOTHY.

SiC

Si

•高耐圧（600~5kV）•超低損失•高周波動作

SiCパワーMOSFETの適応領域

電気・ハイブリッド自動車、鉄道、家電製品、電力系統などの分野で超低損失パワーデバイスが熱望されている。

5

SiCパワーMOSFETの問題点

・高耐圧、低損失、高温動作

SiCパワーMOSFET

・熱酸化によりSiO2膜を形成

・ゲート電圧駆動、ノーマリーオフ動作

SiCパワーMOSFETの問題点・SiO2/SiC界面特性が不十分 ⇒ チャネル移動度小

オン抵抗 >> (SiC理論値）

SiCパワーMOSFETへの期待！

ソース

ドレイン

RcdRsub

Rd

RjRn Rch

Rcs n+

pボディ

n-ドリフト層

n+基板

ソースゲート酸化膜ゲート

MOS界面

6

チャネル移動度とオン抵抗

102 103 10410-1

100

101

102

Breakdown Voltage (V)

Spe

cific

On-

Res

ista

nce

(mΩ

cm2 )

drift+sub. limit

Si limit

μch=10cm2/Vs

40cm2/Vs

100cm2/Vs

4H-SiC MOSFET

200cm2/Vs400cm2/Vs

Lch=2μm

Lch=2µm, Cell pitch=15µm, Cell density=8e5cm-2

多くの報告例

チャネル移動度が小さいとSiCのポテンシャルを活かせない！現状30~40cm2/Vsであるが、100cm2/Vs程度は欲しい！

＊バルク中の電子移動度：800~1000cm2/Vs

7

高性能SiC MOSFET実現に向けた課題

チャネル抵抗：大、 特に１ｋV級で影響大

１．素子を微細化する→可能。ウエハのそりに問題有。

２．エピチャネル、埋め込みチャネルを使う→構造が複雑化。制御性に難。

３．チャネル移動度を高くする（界面欠陥を減らす）現状技術・NO、N2Oによる窒化→ 40cm2/Vsで頭打ち・C面の利用→ リークが多い（障壁高さが低い）

高移動度を報告する機関が少（難易度高い？）

新手法による高チャネル移動度技術の開発が必要（界面欠陥低減技術）

界面欠陥：しきい値電圧の安定性・温度依存性などにも影響

チャネル抵抗を小さくするには、、、

8

• SiC半導体素子の絶縁膜（酸化膜）／SiC半導体界面における界面欠陥を低減し、MOSFETなどMOSデバイスのチャネル移動度を向上させる技術。

• 表面パッシベーション膜への適用も可。

今回の発明内容

リンを添加した絶縁膜をSiC半導体上に有するSiC半導体デバイスおよびその作製方法

9

新技術の基となる研究成果・技術

• SiC上に形成した絶縁膜（酸化膜）に、熱処理によりリンを添加。• 界面にリンが到達し、界面欠陥低減およびチャネル移動度向上

4H-SiC、Si面

SiO2 ドライ酸化膜（55nm）

実施例

リンの熱拡散

リンを添加した酸化膜をSiC半導体上に有する半導体デバイス

リン

ゲート絶縁膜、パッシベーション膜

10

酸化膜へのリン導入

(0001) Si面 4H-SiC

酸化膜形成 (~ 55 nm)

POCl3アニールPOCl3 + O2 + N2混合ガス雰囲気900, 950, 1000 oC、10 min

ドライ酸化、1200 oC、160 min

Al電極蒸着

N2アニール(PMA)【特性評価】

C-V測定（室温、低温）I-V測定、SIMSN2、400 oC、30 min

ゲート、ソース、ドレイン電極MOS-Cの表面・裏面電極

N2アニール（ドライブイン）POCl3アニールに続けて同温度で30 min

リン導入工程

11

容量－電圧特性および界面欠陥密度（Dit）

0.2 0.3 0.4 0.5 0.61010

1011

1012

1013

1014

Inte

rface

Sta

te D

ensi

ty (c

m-2

eV-1

)Ec-E (eV)

DryPOCl3 900 oCPOCl3 950 oCPOCl3 1000 oC

-10 0 100

0.5

1

C/C

ox

Gate Voltage (V)

POCl3アニールを行ってもヒステリシスは生じない

1000 oCのPOCl3アニールでDit＜ 1ｘ１０11 cm-2eV-1

1000 oCのPOCl3アニール

Hi-Lo法

100 kHz

QS

POCl3アニール温度依存性

12

従来法との比較：Dit

0.2 0.3 0.4 0.5 0.61010

1011

1012

1013

1014

Inte

rface

Sta

te D

ensi

ty (c

m-2

eV-1

)

Ec-E (eV)

DryDry+NODry+POCl3

Gate Oxide EOT(nm)

Dit(cm－2eV－1)

Qeff/q(cm－2)

DryDry + NO

Dry + POCl3

555856

1×1012

4×1011

9×1010

－2×1010

9×1010

4×1011

従来法のNOアニールより欠陥低減効果：大

13

ゲート絶縁膜にリンを導入したMOSFETの特性

0 10 200

20

40

60

80

100

0

20

40

60

80

100

Fiel

d-Ef

fect

Mob

ility

(cm

2 /Vs)

Gate Voltage (V)

VD = 0.1 V

L/W = 30/200 μm

Dra

in C

urre

nt (μ

A)

0 10 200

1

2

3

4

5

Dra

in C

urre

nt (m

A)

Drain Voltage (V)

L/W = 30/200 μm VG = 18 V

15 V

12 V

9 V

6 V3 V

1000 oCのPOCl3アニール

電界効果移動度のピーク値 ~89 cm2/Vs 低い界面欠陥密度を反映しきい値電圧 ~0 V （リニアId-Vg法）

μFE,max = 89 cm2/Vs

VT = 0 V

14

Dry, NOアニール, POCl3アニールMOSFETの特性比較

0 10 200

50

100

Fiel

d-E

ffect

Mob

ility

(cm

2 /Vs)

Gate Voltage (V)

VD = 0.1 VL/W = 30/200 μmDry+POCl3

Dry+NO

Dry

チャネル移動度の比較

チャネル移動度の最大値

Dry (1200 oC): 6 cm2/Vs

Dry + NO (1250 oC): 26 cm2/Vs

Dry + POCl3 (1000 oC): 89 cm2/Vs

POCl3アニールしたMOSFETの移動度はNOアニールしたMOSFETの3倍以上大きい。

15

サブスレショルド特性

0 10 2010-10

10-9

10-8

10-7

10-6

10-5

10-4

Dra

in C

urre

nt (A

)

Gate Voltage (V)

POCl3

NODry

1.20.60.1

Gate OxideµFE, max

(cm2/Vs)

DryDry + NO

Dry + POCl3

VT

(V)S

(V/dec.)62689

7.53.40.0

急峻な電流の立上がり

16

従来技術とその問題点1

• SiCチャネル部に窒素・リンなどをイオン注入→チャネル部をｎ型化。

蓄積チャネルや埋め込みチャネル構造に。△イオン注入層上の酸化膜信頼性△注入原子の活性化率の制御△トランジスタ特性のばらつき

• チャネルをエピ成長で再形成→ p型層表面を低濃度化またはn型化。蓄積チャネルや埋め込みチャネル構造に。

△構造が複雑。高コスト。△エピによる膜厚及び濃度の制御性△トランジスタ特性のばらつき

チャネル構造の工夫による高チャネル移動度化

MOS界面欠陥の影響を受け、本質的な解決にならない。

17

従来技術とその問題点２

• NOまたはN2Oガスによる界面窒化→標準的プロセス。移動度~40cm2/Vs程度まで。△高温(>1150oC)プロセス。△ガスの毒性、排ガス処理。

• H2O雰囲気でのアニール→移動度~50cm2/Vs。△プロセス条件が狭い。

• Naの導入○移動度~150cm2/Vs×可動イオンのため、しきい値変動。

• C面の利用○移動度~100cm2/Vs△リーク電流大きい。プロセス依存大。（報告少）

界面欠陥の低減による高チャネル移動度化

18

新技術の特徴・従来技術との比較

• 従来技術の問題点であった、絶縁膜/SiC界面の界面欠陥密度を劇的に低減させ、MOSチャネル移動度の大幅な向上を達成した。→ SiCパワーデバイスの高性能化

• 従来技術に比べ、簡便な処理装置・処理方法にてその効果を得ることができる。

• 従来技術に比べ、絶縁膜耐圧をほとんど損なわない。また、可動イオンも存在しない。

19

想定される用途

• SiCパワーMOSFET、IGBTのゲート絶縁膜• SiCパワーデバイス全般＊における

表面パッシベーション膜＊GTOサイリスタ接合型バイポーラトランジスタ（BJT）接合型電界効果トランジスタ（JFET）P(i)Nダイオードショットキーバリアダイオード（SBD）など

20

想定される業界

• 利用者・対象（SiC）パワーデバイスメーカー半導体プロセス装置メーカー

• 市場規模SiC MOSデバイスが２０１０年から量産開始。＞５０％／年の成長率。２０１５年に３００Ｍ＄の市場規模。（Yole Développment調べ）

21

実用化に向けた課題

• 高温におけるデバイス特性評価。• しきい値電圧の制御。• 絶縁膜の耐圧・信頼性の評価。• Pの導入量、プロファイルの最適化。

• さらにチャネル移動度を改善する技術開発。（100cm2/Vsの実績有）

22

企業への期待

• 実用化に向けた共同研究。• SiCデバイス技術、パワーデバイス技術を持つ企業との共同研究を希望。

• 本プロセスを適用して、その効果を実デバイスで評価していただきたい。

23

本技術に関する知的財産権

• 発明の名称 ：ＳｉＣ半導体素子およびその作製方法

• 出願番号 ：特願2009-285561• 出願人 ：国立大学法人

奈良先端科学技術大学院大学

• 発明者 ：矢野裕司、岡本大

24

お問い合わせ先

国立大学法人 奈良先端科学技術大学院大学

産官学連携推進本部

ＴＥＬ ０７４３－７２－５９３０

ＦＡＸ ０７４３－７２－５１９４

e-mail k-sangaku@ad.naist.jp