7/21/2019 Tugas 4 - Wayan Sugiantara - F1B011090

1/2

Rangkaian inverter setengah-jembatan satu-fasa dengan beban resistif

diperlukan dua buah kapasitor untuk menghasilkan titik N agar tegangan pada setiap

kapasitor Vi/2 dapat dijaga konstan. Sakelar S+ dan S- mereprensentasikan sakelar elektronis

yang mencerminkan komponen semikonduktor daya sebagaimana diuraikan di muka. Sakelar

S+ dan S- tidak boleh bekerja secara serempak/ simultan, karena akan terjadi hubung singkat

rangkaian.

Kondisi N dan !! dari sakelar S+ dan S- ditentukan dengan teknik modulasi, dalam hal

ini menggunakan prinsip "#$. "rinsip "#$ dalam rangkaian ini membandingkan antara

sinyal modulasi Vc %dalam hal ini tegangan bolak-balik luaran yang diharapkan& dengan

sinyal pemba'a dengan bentuk gelombang gigi-gergaji %V &. Secara praktis, jika Vc ( V

maka sakelar S+ akan N dan sakelar S- akan !!, dan jika Vc ) V maka sakelar S+ akan

!! dan sakelar S- akan N.

Gambar simulasi rangkaian

Gambar hasil keluaran sinyal

7/21/2019 Tugas 4 - Wayan Sugiantara - F1B011090

2/2

Listing Program

void main(){ TRISA = 0; // Se !in RA sebagai !I" keluaran #hile($) // %oo& ak hingga { !'RTA = 00$; // !'RTA bernilai 0$

delay*ms($); //+eda $ ms !'RTA = 00,; // !'RTA bernilai 0, delay*ms($); //+eda $ ms -

-