© 1998 Altera Corporation

打 开通向可编程逻辑设计新时代之门

© 1998 Altera Corporation

可编程逻辑概述 MAX7000/S/AE 和 MAX9000— 容量可达 1024 个宏单元 (2 万门！ )，最高速度为 5ns 等级的乘积项产品。 FLEX8000 、 FLEX6000 和 FLEX10K/A/E — 基于查找表的器件，定时参数可预测，容量突破 25 万门大关！ APEX －实现具有可编程能力的片上系统的下一代可编程逻辑器件（ PLD ）。

日 程

© 1998 Altera Corporation

可 编 程 逻 辑 概 述 可编程逻辑器件 (PLDs) 是用来实现定制逻辑功能的、用户可配置的数字集成电路 (ICs) 。

可编程逻辑器件 (PLDs) 可以利用其内部逻辑结构实现任何的布尔表达式或者寄存器功能。 相反， 象 TTL 器件等现有的逻辑集成电路（ Ics ）只能提供特定的逻辑功能，不能通过修改来满足具体电路的设计要求 。 现在， PLD 制造商已经能够供应集成度和性能比分离元件高，而单位功能成本低于分离元件的可编程器件。 可编程逻辑器件 (PLDs) 已经成为比分离元件以及类似专用集成电路（ ASICs ）的全定制或者半定制器件更受欢迎的 产品。

© 1998 Altera Corporation

Altera 的 CPLD 产品 基于乘积项的结构 采用 EEPROM 工艺 适于实现复杂的组合逻辑 速度快

基于查找表的结构 采用 SRAM 工艺 适于寄存器用量大的设计，以及实现数据通路功能单元 密度高

MAX 系列 FLEX 系列

© 1998 Altera Corporation

基于乘积项的构造模块• 可编程的“与”阵列，固定的“或”阵列• 用于逻辑综合及取“反”的“异或“门• 容量受乘积项数量的限制• 输入引线多

© 1998 Altera Corporation

• 一个 N 输入查找表 (LUT) 可以实现 N 个输入变量的任何逻辑功能，如 N 输入“与”、 N 输入“异或”等。• 输入多于 N 个的函数、方程必须分开用几个查找表（ LUT ）实现

输出查黑找盒表子输入 1输入 2输入 3输入 4

基于查找表的构造子块什么是查找表 ?

© 1998 Altera Corporation

00

0

00

1

01

0

00

00

10

1

输入 A 输入 B 输入 C 输入 D

查找表输出16x1RAM

查找表原理

© 1998 Altera Corporation

如何选择 PLD?

适于实现复杂的组合逻辑 适于实现复杂的状态机 适于实现控制量多的逻辑 适于实现完全编码的状态机 扇入系数大 应用举例：

– 存储总线控制器– 译码逻辑

适于实现数据通路功能 适于实现寄存器用量大的设计 适于实现算术功能：

– 加法器、计数器等 适于实现“ One Hot” 方式编码的状态机 应用举例：

– DSP 功能– PCI 接口

乘积项结构 查找表结构

© 1998 Altera Corporation

产品概况

可用门

© 1998 Altera Corporation

MAX 7000 系列和 MAX 7000S 系列

指 标可 用 门宏 单 元

用户引脚 ( I/O)

速度 tPD (ns)

频率 fcnt (MHz)

7032/S

600

32

36

5

178.6

7064/S

1,250

64

68

6

151.5

7096

1,800

96

76

6

151.5

7128/S

2,500

128

100

7.5

125

7160/S

3,200

160

104

7.5

125

7192/S

3,750

192

124

10

100

7256/S

5,000

256

164

10

100

密度、价格和性能水平符合业界的中、低档标准 基于 EEPROM 工艺的乘积项结构 通过标准的 JTAG 端口支持系统内可编程能力 (EPM7096 除外 )

© 1998 Altera Corporation

MAX 7000S 系列的特点 MAX 7000S 支持系统级集成

– 用于产品制造的系统内可编程特性（ ISP ）– 用于产品测试的边缘扫描测试标准（ JTAG ）– 相同器件系列的引脚纵向兼容– 引脚和结构与最初的 MAX 7000 系列兼容

所有 MAX 7000S 器件的增强功能– 6 个输出使能– 2 个全局时钟– 可选的集电极开路输出– 转换速度控制

该系列的全部特点已经成为最终的 EPLD 标准

© 1998 Altera Corporation

MAX7000S 系列的内部互连结构

PIA

I/O 控制模块

LAB

LAB

LABLAB

LABLABLABLAB

LABLABLAB

LAB

LABLABLAB LAB

一个逻辑阵列块（ LAB ）包含 16 个宏单元

© 1998 Altera Corporation

MAX7000S 系列的宏单元结构

PRN

CLRNENA

逻辑阵列

全局清零

共享逻辑扩展项

清零

时钟清零选择

寄存器旁路

并行扩展项

通往 I/O模块

通往 PIA

乘积项选择矩阵

来自 I/O 引脚全局时钟

QD

EN

来自 PIA 的 36 个信号

快速输入选择2

© 1998 Altera Corporation

MAX 7000S 系列的共享扩展项每个 LAB 拥有 16 个共享扩展项可以与 本 LAB 中的所有宏单元共享

乘积项选择矩阵

局部连线 宏单元的乘积项逻辑

共享扩展项提供的 “与非” 乘积项 宏单元的乘积项逻辑

© 1998 Altera Corporation

MAX 7000S 系列的并行扩展项并行扩展项可以分配给相邻的宏单元 实现快速、复杂的逻辑功能

来自前一个宏单元

宏单元的乘积项逻辑

宏单元的乘积项逻辑

通往下一个宏单元

选择矩阵乘积

项

选择矩阵乘积

项

© 1998 Altera Corporation

MAX 7000S 系列的 I/O 模块

通往 PIA

宏单元寄存器的快速输入

来自宏单元的信号漏极开路输出

转换速度控制

来自PIA MUX

VCC

GND

( 输出使能可以由内部产生 )

© 1998 Altera Corporation

MAX 7000A 概述 3.3V 的电源电压和系统内可编程能力 (ISP) 速度可达 5ns （ tPD ）档次 0.35微米的四层金属（ QLM ）工艺 功能和引脚与符合工业标准的 MAX7000S 系列兼容

© 1998 Altera Corporation

MAX 7000A 器件系列的特点EPM7064AEPM7064A EPM7128AEPM7128A

宏单元可用逻辑们最大用户 I/O 引脚速度 tPD (ns)

时钟频率 fCNT (MHz)

32

600

36

5

178

64

1,250

68

5

178

128

2,500

100

6

151

EPM7032AEPM7032A EPM7256AEPM7256A

256

5,000

164

6

151

指 标

© 1998 Altera Corporation

MAX 7000A 器件系列的特点EPM7512AEPM7512A EPM71024AEPM71024A

宏单元可用逻辑门最大用户 I/O 引脚速度 tPD (ns)

时钟频率 fCNT (MHz)

384

7,500

212

7.5

125

512

10,000

212

7.5

125

1,024

20,000

212

7.5

125

EPM7384AEPM7384A指 标

© 1998 Altera Corporation

0%

20%

40%

60%

80%

100%

1992 1993 1994 1995 1996 1997 1998 1999 2000 2001

5.0 V

3.3 V2.5 V

1.8 V

MAX 7000A 满足 3.3-V 器件对 ISP 功能的需求面向未来

设计应用百分比

© 1998 Altera Corporation

0

100

200

300

400

500

600

700

800

900

0 50 100频率 (MHz)

ispLSI2128V

EPM7128A (Turbo)

EPM7128A (Non-Turbo)

3.3V 的 MAX 7000A 器件功耗更低

MAX7000A 采用真正的 .35 micron 工艺 , 而不是 5V 工艺的降压

功耗（ mw）

© 1998 Altera Corporation

MAX 7000A 的多电压兼容能力 (MultiVolt™)

内核电压 3.3V

接受 2.5V 、 3.3V 或者 5.0V 输入

输出电位标准 Vccio

© 1998 Altera Corporation

MAX 7000A 系列的 ISP 特点 3.3V 电源电压，通过 JTAG 接口实现 ISP 引脚和编程方式（ Jam™ ）与符合工业标准的

MAX7000S 系列兼容 支持 JTAG 边缘扫描测试 先进的引脚锁定能力 编程完成标志位 自动递增功能

– 允许更快的编程速度

© 1998 Altera Corporation

ISP 功能提高设计和应用的灵活性

减少对器件的触摸 不影响器件的封装

允许一般的存储 样机制造方便 支持生产和测试流程中的修改

允许现场升级 迅速方便地提升功能

未曾编程先安装 系统内编程 现场重编程

© 1998 Altera Corporation

文件长度小 编程速度更快 与器件制造商无关 不依赖开发平台 支持现有的和将来的产品 标准公开－所有的制造商和工程师都可免费使用 咨询网址 http://www.altera.com/jam

MAX 7000A 系列支持 Jam 语言

© 1998 Altera Corporation

MAX 7000A 系列的性能EPM7128AEPM7128AEPM7256AEPM7256A

EPM7384AEPM7384AEPM7512AEPM7512AEPM71024AEPM71024A

引脚间延迟 tPD (ns)

寄存器建立时间 tFSU (ns)

寄存器输出时间 tCO1 (ns)

最高计数频率 fCNT (MHz)

支持 PCI 总线标准

5.0

2.5

3.5

178

Yes

6.0

3.0

4.0

151

Yes

7.5

3.0

4.5

125

Yes

EPM7032AEPM7032AEPM7064AEPM7064A

© 1998 Altera Corporation

MAX 7000A 系列器件 产品选择余地大

– 规模从 32 个宏单元到 1,024 个宏单元– 封装形式包括 BGA 、 PLCC 、 PQFP 和 TQFP

引脚与符合工业标准的 5.0V 器件 MAX7000S 系列兼容7256S7192S7160S7128S7064S7032S

7256A

7128A7064A7032A

5.0V ISP 3.3V ISP

引脚兼容

宏单元数

© 1998 Altera Corporation

MAX 7000A 系列的封装形式和 I/O 引脚器 件器 件 44-44-PinPin

PLCCPLCC

EPM7032AE

EPM7064AE

EPM7128A

EPM7256A

EPM7384AE

EPM7512AE

EPM71024AE

36

36

44-44-PinPinTQFPTQFP

36

36

84-84-PinPinPLCCPLCC

68

68

100-100-PinPinTQFPTQFP

68

84

84

144-144-PinPinTQFPTQFP

100

120

120

120

208-208-PinPinPQFPPQFP

164

176

176

176

256-256-PinPinBGABGA

164

212

212

212

© 1998 Altera Corporation

MAX 7000A 系列密度领先

产品正在开发中，宏单元数量以现行计划为准 .

6 ns 7.5 ns

速度参数 tPD

5 ns

EPM7032AE

EPM7064AE

EPM7256A

EPM7128A

EPM7384AE

EPM7512AE

EPM71024AE密度增加宏单元数

© 1998 Altera Corporation

MAX 7000A 系列的宏单元构造

每个宏单元包含 5 个乘积项 每个宏单元包含 16 共享扩展乘积项

LAB 局部阵列LAB 局部阵列 全局清零

全局时钟

来自其他宏单元的并行逻辑扩展项

共享逻辑扩展项16 个乘积扩展项

来自 PIA 的36 个信号

选择矩阵乘积项

共享逻辑扩展项

清零选择

时钟使能选择

通往PIA

通往控制模块

寄存器旁路

快速输入选择 可编程寄存器

来自 I/O

引脚

© 1998 Altera Corporation

MAX 7000A 器件的内部互连结构

可编程的互连阵列可编程的互连阵列

LAB E

LAB A

宏单元信号互连

乘积项矩阵

LAB F

LAB G

LAB H

可编程的互连矩阵– 高速，复用的互连矩阵– 对所有的输入信号延迟时间统一

LAB D

LAB C

LAB B

© 1998 Altera Corporation

MAX 7000A 系列的特点 输入建立时间短

– 从 I/O 引脚到宏单元寄存器之间有专用连线 可编程控制的转换速度和可编程控制的省电模式 漏极开路输出能力 宏单元寄存器的上电预置能力 六个全局输出使能信号 两个全局时钟信号

© 1998 Altera Corporation

MAX 7000A 系列总结 3.33.3VV 的供电电压，支持系统内可编程能力的供电电压，支持系统内可编程能力 对 MAX 7000S 系列向前兼容 性能更高：引脚到引脚的延迟（ tPD ）最低可达 5 ns 宏单元最多 功耗低

© 1998 Altera Corporation

MAX 9000 系列

指 标可用逻辑门

宏单元最大用户 I/O 引脚

触发器

速度 tPD1 (ns)

9320/A

6,000

320

168

484

10

9400

8,000

400

184

580

12

9480

10,000

480

200

676

15

9560/A

12,000

560

216

772

10

时钟频率 fcnt (MHz) 125 125 118 118

扩展的 MAX 系列乘积项结构 连续式快速通道互连 通过 JTAG 端口支持系统内编程的能力 符合 PCI 总线标准

© 1998 Altera Corporation

MAX9000 系列模块框图

... IOC

IOC

IOC

IOC. . .

...IOC

IOC

...IOC

IOC

...IOC

IOC

...IOC

IOC

宏单元... IOC

IOC

IOC

IOC. . .

... IOC

IOC

IOC

IOC. . .

快速通道互连

逻辑阵列块 (LAB)

每个 LAB 包含 16 个宏单元

© 1998 Altera Corporation

MAX9000 器件宏单元的构造

来自乘积项选择矩阵的额外信号通路支持寄存器打包

PRN

CLRN

Q

ENA

LAB 局部阵列 全局清零

清零时钟 局部 LAB

阵列反馈清零选择

寄存器旁路

D

通往快速通道互连结构

并行扩展项 2

共享逻辑扩展项

全局时钟

选择矩阵乘积项

© 1998 Altera Corporation

MAX 9000 系列 I/O 单元的构VCC

VCC

VCC

转换速度控制

CLR [1..0]

ENA[5..0]

CLK[3..0]

OE[7..0]

13

8

4

6

2

CLRNENA

D Q

通往行或者列互连结构

外围控制总线 [12..0]

来自行或者列互连结构

© 1998 Altera Corporation

MAX 9000 系列结构的优点 系统内可编程能力 产品特点

系统内可编程能力（ ISP ） JTAG 测试方法 引脚兼容的封装 引脚数量大的 BGA 封装

兼顾系统要求 符合 PCI 总线标准 接受混合 I/0 电压 (5.0 V 或者 3.3 V) 的能力 优越的性能： 80MHz 系统内工作速度

© 1998 Altera Corporation

请大家休息一下