数字电子技术自测练习

第 1 页

数字电子技术自测练习数字电子技术自测练习

第 7 章半导体存储器

单项选择题

填空题

第 2 页

数字电子技术第数字电子技术第 7 7 章半导体存储器单项选择题章半导体存储器单项选择题

1 、可由用户以专用设备将信息写入，写入后还可以用专门方法（如紫外线照射）将原来内容擦除后再写入新内容的只读存储器称为 ( ) 。

MROM A × PROMB ×

EPROM C √ EEPROMD ×

分析提示

MROM ：掩膜 ROM ，完全只读存储器。 PROM ：可编程只读存储器，但只能一次编程。 EPROM ：用紫外线照射擦除的可擦除可编程只读存储器。 EEPROM ：用电信擦除的可擦除可编程只读存储器。

第 3 页


2 、下列存储器中，存储的信息在断电后将消失，属于“易失性”存储器件的是 ( ) 。

半导体 ROM A × 半导体 RAM B √

磁盘存储器 C × 光盘存储器 D ×

分析提示

半导体 RAM 分为静态 RAM (SRAM ) 和动态 RAM (DRAM ) 。静态 RAM (SRAM ) ，以寄存器为存储元件，只有在带电状态下才能存储信息。动态 RAM (DRAM ) ，利用 MOS 管的栅极电容对电荷的存储效应存储信息，电荷不能长期存储。半导体 RAM 属于“易失性”存储器。

第 4 页


3 、动态 RAM 的基本存储电路，是利用 MOS 管栅—源极之间电容对电荷的暂存效应来实现信息存储的。为避免所存信息的丢失，必须定时给电容补充电荷，这一操作称为 ( ) 。

刷新 A √ 存储 B ×

充电 C × 放电D ×

分析提示

动态 RAM (DRAM ) 中， MOS 管的栅极电容的容量很小而漏电流不绝对为零，电荷保存的时间有限，需定时对栅极电容补充电荷，以避免所存储的信息丢失。这一操作称为刷新。

第 5 页


4 、有 10 位地址和 8 位字长的存储器，其存储容量为 ( ) 。

256×10 位 A × 512×8 位 B ×

1024×10 位 C × 1024×8 位 D √

分析提示

10 位地址所对应存储字数为： 210=1024

每个字的字长为： 8 位存储容量 = 字数 × 字长 =1024 × 8 位

第 6 页


5 、某 ROM 有 11 条地址线和 8 条数据线，其存储容量为 ( ) 。

2048×8 位 A × 112 ×8 位B ×

11×8 位 C × 2048×8 位 D √

分析提示

11 条地址线对应 11 位地址，所存储字数为 211=2048

8 条数据线对应每个字的字长为 8 位存储容量 = 字数 × 字长 =2048 × 8 位

第 7 页


6 、容量为 2048×4 位的 RAM ，其地址线和数据线的条数为 ( ) 。

4 ， 4 A × 2048 ， 4 B ×

10 ， 4 C × 11 ， 4D √

分析提示

存储容量 = 字数 × 字长 = 2048 × 4 位因 211 = 2048 所以有 11 条地址线因字长 = 4 位所以有 4 条数据线

第 8 页


7 、容量为 256×4 位的 RAM ，每个给定一个地址码所选中的基本存储电路个数为 ( ) 。

4 个 A √ 8 个 B ×

256 个 C × 2048 个 D ×

分析提示

存储容量 = 字数 × 字长 = 256×4 位， RAM 有 256 个字、字长为 4 位，每个字需用 4 个基本存储电路存储。每个给定一个地址码读、写一个字，所选中的基本存储电路个数为 4 个。

第 9 页


8 、容量为 1024×4 位的 RAM ，含有基本存储电路的数量为 ( ) 。

1024 个 A × 10B ×

4 个 C × 4096 D √

分析提示

存储容量 = 字数 × 字长 = 1024×4 位， RAM 有 1024 个字、字长为 4 位。每个字需用 4 个基本存储电路存储， 1024 个字需用 1024×4 =

4096 个基本存储电路存储。

第 10 页


9 、具有对存储矩阵中的存储单元进行选择作用的是存储器中的 ( ) 。

地址译码器 A √ 读写控制电路 B ×

存储矩阵 C × 片选控制D ×

分析提示

地址译码器对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。

第 11 页


10 、随机存储器 RAM 的 I∕O 端口为输入端口时，应使 ( ) 。

A 0/,0 WRCS √ B 1/,0 WRCS ×

C 0/,1 WRCS × D 1/,1 WRCS ×

分析提示

片选信号 = 0 ， RAM 处于工作状态；读 / 写控制信号 = 0 ， RAM 进行写操作， I/O 端口为输入端口。

CS

WR /

第 12 页


11 、正常工作状态下，可以随时进行读、写操作的存储器是 ( ) 。

EPROM A × PROM B ×

MROM C × RAM D √

分析提示

RAM 为随机存取存储，正常工作状态下，可以随机选择存储单元进行读、写操作。

第 13 页


12 、用户不能改变存储内容的存储器是 ( ) 。

MROM A √ PROM B ×

EPROM C × 以上均对 D ×

分析提示

MROM ：掩膜 ROM ，完全只读存储器。 PROM ：可编程只读存储器，但只能一次编程。 EPROM ：用紫外线照射擦除的可擦除可编程只读存储器。

第 14 页


13 、随机存储器 RAM 在正常工作状态下，具有的功能是 ( ) 。

只有读功能 A × 只有写功能 B ×

即有读功能、又有写功能 C √ 无读写功能 D ×

分析提示

RAM 为随机存取存储器，正常工作状态下，可以随机选择存储单元进行读、写操作。

第 15 页


14 、只读存储器 ROM ，当电源断电后再通电时，所存储的内容 ( ) 。

全部改变 A × 全部为 0 B ×

不确定 C × 保持不变 D √

分析提示

只读存储器 ROM ，利用二极管、三极管或 MOS 管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储信息的内容是 0 或 1 ，连接方式确定后所存储的信息可长期保存不变。

第 16 页


15 、随机存储器 SRAM ，当电源断电后再通电时，所存储的内容 ( ) 。

全部改变 A √ 全部为 0 B ×

不确定 C × 保持不变D ×

分析提示

静态 RAM (SRAM ) ，以寄存器为存储元件，只有在带电状态下才能存储信息，属于“易失性”存储器。

第 17 页


16 、 EPROM 的与阵列是 ( ) 。

全译码可编程阵列 A × 全译码不可编程阵列B √

非全译码可编程阵列 C × 非全译码不可编程阵列D ×

分析提示

ROM 在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项，为固定阵列不可编程。

第 18 页


17 、关于 PROM 和 PLA 的结构，下列叙述不正确的是 ( ) 。

× A PROM 的与阵列固定不可编程

× B PROM 的或阵列可编程

× C PLA 的与、或阵列均可编程

√ D PROM 的与、或阵列均不可编程

分析提示

PROM ：与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项，固定不可编程；或逻辑阵列实现将某些最小项相或，可编程。 PLA ：与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程。

第 19 页


18 、可编程逻辑阵列 PLA 的工作特点是 ( ) 。

× A 与阵列、或阵列均不可编程

× B 与阵列可编程、或阵列不可编程

× C 与阵列不可编程、或阵列可编程

√ D 与阵列、或阵列均可编程

分析提示

PLA 的与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程。

第 20 页


19 、下列器件可实现组合逻辑函数的是 ( ) 。

DRAMA × SRAMB ×

EPROMC √ 以上都对 D ×

分析提示

DRAM 利用 MOS 管的栅极电容对电荷的存储效应存储信息，电荷不能长期存储。 SRAM 以寄存器为存储元件，只有在带电状态下才能存储信息。 DRAM 、 SRAM 属于“易失性”存储器，不能实现组合逻辑函数。 EPROM ，利用 MOS 管作存储元件，存储矩阵的字、位线交叉处接入不接入存储元件的连接方式决定所存储信息的内容是 0 或1 ，连接方式确定后所存储的信息可长期保存不变，可实现组合逻辑函数

第 21 页


20 、用 ROM 实现组合逻辑函数时，所实现函数的表达式应变换成 ( ) 。

最简与或式 A × 标准与或式B √

最简与非− 与非式C × 最简或非− 或非式D ×

分析提示

ROM 的输出是以地址为变量的最小项之和的形式，即标准与或式。用 ROM 实现组合逻辑函数时，所实现函数的表达式应变换成标准与或式。

第 22 页

数字电子技术第数字电子技术第 7 7 章半导体存储器填空题章半导体存储器填空题

1 、半导体存储器芯片内包含大量的存储单元，每个存储单元都有唯一的代码加以区分，并能存储一位（或一组）信息。

参考答案地址二进制

分析提示

半导体存储器芯片中的地址译码器对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。每个存储单元都有唯一的地址代码加以区分。存储单元利用 2种状态存储二进制信息。

第 23 页

数字电子技术第数字电子技术第 7 7 章半导体存储器填空题章半导体存储器填空题2 、 RAM 的一般结构由、和读∕写控制电路三部分组成。

参考答案地址译码器存储矩阵

分析提示

地址译码器：对地址码进行译码，产生对存储矩阵中的存储单元进行选择的选择信号，实现从存储矩阵中选择出存储单元。存储矩阵：大量存储单元组成，用于存储 0 、 1 二进制信息。读∕写控制电路：控制对所选择的存储单元进行读或写操作。

第 24 页


3 、存储矩阵由若干存储单元组成，一个存储单元存储的内容称为存储器的一个，每个存储单元由若干个可以存放一位二进制信息的基本存储电路组成，一个存储单元所含有的基本存储电路的个数，即能存放的二进制位数称为存储器的。

参考答案字字长

第 25 页

数字电子技术第数字电子技术第 7 7 章半导体存储器填空题章半导体存储器填空题4 、容量为 4K×8 位 RAM 存储器芯片，有条地址输入线、条数据输出位线。

参考答案 12 8

分析提示

存储容量 = 字数 × 字长 = 4K × 8 位因 212 = 4K 所以有 12 条地址输入线因字长 = 8 位所以有 8 条数据输出位线

第 26 页

数字电子技术第数字电子技术第 7 7 章半导体存储器填空题章半导体存储器填空题5 、存储器的读 / 写控制器受片选信号 CS 和读 / 写信号 R / W 控制，当 CS = 0 时，若 R / W =1 电路执行操作，若 R / W = 0 电路执行操作。

参考答案读写

分析提示

片选信号控制存储器是否工作，时，存储器处于工作状态，才能进行读写操作。读 / 写信号控制读 / 写操作，时，执行 ( R ) 读操作，时，执行 ( W ) 写操作。

CS 0CS

WR / 1/ WR

0/ WR

第 27 页


6 、从存储功能来看 ROM 的结构，它由地址译码器和只读的存储矩阵两部分组成；从逻辑关系来看 ROM 的结构，它是由阵列和阵列构成的组合逻辑电路。

参考答案与逻辑或逻辑

分析提示

ROM 在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项。

第 28 页


7 、某 ROM 的数据存储真值表如表所示，

当地址变量 A1 A0 = 10 时，读出一个字的

内容是 D3 D2 D1 D0 = 。

A1 A0 D3 D2 D1 D0

0 0 0 1 0 10 1 1 0 1 11 0 0 1 0 01 1 1 1 1 0

数据存储真值表

参考答案 0100

分析提示

横向理解真值表，一个地址对应一个所读出的 4 位字长的字。

第 29 页


8 、 ROM 的阵列逻辑图中，阵列形成以地址为变量的全部最小项，阵列实现对某些最小项进行逻辑或运算。

参考答案与逻辑或逻辑

分析提示

ROM 在逻辑关系上，等效成与逻辑阵列、或逻辑阵列。与逻辑阵列实现对全部地址变量进行译码，产生以地址为变量的全部最小项。或逻辑阵列实现对某些最小项进行逻辑或运算。

第 30 页


9 、 PLA 的可编程与门阵列构成的地址译码器是一个非完全译码器，它输出的每一条字线可以对应一个项，也可以对应一个由地址变量任意组合的项。

参考答案最小项与项

分析提示

PLA 的与逻辑阵列可编程，实现产生以某些地址为变量的与项，当与项以全部地址为变量即为最小项。

第 31 页


10 、 PAL 由的与门阵列和的或门阵列构成。

参考答案可编程可编程

分析提示

PLA 的与逻辑阵列实现产生以某些地址为变量的与项，可编程；或逻辑阵列实现将某些与项相或，可编程。

数 字 电 子 技 术 自 测 练 习

Documents

数字电子技术自测练习