~シミュレーションによる取り組み~...
TRANSCRIPT
Agenda
•はじめに
•Power Integrity (PI)による問題とシミュレーション
•電磁界解析の検証
•PIによる電源ノイズと信号波形への影響
•電磁界解析の高速化と時間領域解析
•まとめ
ディジタル信号伝送における波形品質の劣化
Package
Card
Card
Connector Backplane
PCB Trace
TraceDie
Package
Die
ドライバ
レシーバ
信号劣化の原因は??
信号配線?
電源配線?
Agenda
•はじめに
•Power Integrity (PI)による問題とシミュレーション
•電磁界解析の検証
•PIによる電源ノイズと信号波形への影響
•電磁界解析の高速化と時間領域解析
•まとめ
Power Integrity (PI)のシミュレーション
SIのシミュレーション信号配線による信号劣化を観察
PIのシミュレーション電源配線による電源ノイズ/信号劣化を観察
PIのシミュレーションでは、電源配線による電源ノイズ、それに起因する信号劣化を観察
ドライバ レシーバ
ドライバ レシーバ
電源
信号配線
電源配線
Power Integrity (PI)簡略化した電源配線モデル
電源ノイズ発生源
クロックに同期して電源電流が流れる回路
を想定
簡略化したモデルによるPI
電源配線モデル
電源配線モデル
電源ノイズの影響を受ける回路
電源配線モデル
PWR
GND
電源配線
GND層
電源配線は、分布定数線路として振舞う•対GND間に容量•インダクタンス/抵抗/容量を分割
以下の条件を想定したモデル•配線幅 : 2[mm]
•配線長 : 25[mm]
•誘電率 : 4
•誘電体厚み : 0.1[mm]
容量とインダクタンスによる共振により、ノイズが実際より
大きく観察される!!
電源配線モデル
電源配線
GND層
集中定数モデルにおける問題点•LRCの分割数に制限がある•表皮効果を表していない
伝送線路モデルが必要!!
•配線幅 : 2[mm]
•配線長 : 25[mm]
•誘電率 : 4
•誘電体厚み : 0.1[mm]
伝送線路モデル集中定数モデル
伝送線路モデルにより正しい結果が得られる
表皮効果による抵抗値
jZs
1,
2
集中定数によるモデルLRCを分割する必要がある!!
電源配線モデル
•配線幅が広く、電源層の任意の位置にチップの電源端子が接続される
•電源層が任意パターンとなる
伝送線路モデルが適用できない
電磁界解析が必要
デバイス1
電源端子デバイス2
電源端子
デバイス3
電源端子
Agenda
•はじめに
•Power Integrity (PI)による問題とシミュレーション
•電磁界解析の検証
•PIによる電源ノイズと信号波形への影響
•電磁界解析の高速化と時間領域解析
•まとめ
電源層の評価
電源層モデルを検討するにあたり、測定による評価を実施
– 図に示すパターンを作成し、Sパラメータによる評価
– 測定したSパラメータとADS Momentumのシミュレーション結果と比較
GND PWR
いずれか1つのPADに給電
いずれか1つのPADに給電
PWR
GND層構造
上面図
24.5mm
26mm
FR4:100um
電源層評価パターンの測定と測定ポートの組み合わせ
ACTIVE
CHANNEL
RESPONSE
STIMULUS
ENTRY
INSTRUMENT
STATE
R CHANNEL
T
HP-IB STATUS
PORT 2PORT 1
PWR
GND
PAD部断面構造
G S G
GSGプローブを用い、ネットワークアナライザでSパラメータ測定
FR4 : 100um
FR4 : 200um
ステージ
L1R1
GSG
プローブL1R7
ADS Momentumによるシミュレーション
シミュレーション設定電源層/GND層をシミュレーションに含める
ポート部拡大図プローブのGND PADには“GND Reference”を用いる
電源層
GND層
電源層評価パターン電源層にスリットが設けられている場合
PWR
GND電源層にスリットを設けたパターンにて検証実施
•電源層に流れる電流がスリットにより阻害される様子を観察•ADS Momentumと比較/検証
L1R1
L7R7
電源層にSlitを設けるスリット幅 : 0.1, 0.5, 1.0[mm]
電源層評価パターンの特性(スリットあり)L7R7
Slitなし(測定)
W=0.1mm (測定)
W=0.5mm (測定)
W=1.0mm (測定)
Slit面積が大きいほうが容量が小さい
Wが広いほうがインダクタンスが
大きい
スリットの有無により大きく特性が異なる
電源層評価パターンの特性(スリットあり)インダクタンスの変化
SlitなしW=0.1mm
W=0.5mm
W=1.0mm
M
スリットの幅が広いほどインダクタンスが増加するその理由は以下の通り。
スリットの両側に相対する電流が流れるそこに相互インダクタンスが作用し、インダクタンスを減尐させる。幅が広いほど相互インダクタンスが尐ないため、インダクタンスが増加
Agenda
•はじめに
•Power Integrity (PI)による問題とシミュレーション
•電磁界解析の検証
•PIによる電源ノイズと信号波形への影響
•電磁界解析の高速化と時間領域解析
•まとめ
電源ノイズのシミュレーションスリットがある場合の電圧波形
V0
V1
V2
V3
スリットがある場合、ノイズ電圧が大きくなる•スリットにより電源電流の流れる経路が長くなり、インピーダンスが上昇
•スリットによりノイズ電圧が上昇するが、大きな差は認められない
スリットありスリットなしスリット幅:0.1mm
バイパスキャパシタの検討
電圧を観察する全ての端子付近にCを配置電源ノイズ発生源付近にCを配置V1付近にCを配置電源ノイズ発生源付近にCを配置
•バイパスキャパシタが多いほうがその効果が高い•電源ノイズ発生源付近にCを配置したほうが効果が高い
V1付近にCを配置
IBISモデルを用いたPIのシミュレーション
電源電流
電源ノイズを発生する回路の電源電流を16倍
•16個の回路が並列していることを想定•SSNを想定し、同一信号で駆動
電圧波形を観察
電源ノイズの影響を受ける回路•電源ノイズを発生する回路と
同一信号で駆動PN7
信号源
Agenda
•はじめに
•Power Integrity (PI)による問題とシミュレーション
•電磁界解析の検証
•PIによる電源ノイズと信号波形への影響
•電磁界解析の高速化と時間領域解析
•まとめ
[S]
S-parameters
3D planar metallization
z
Layer [2] h2
Air
222 ,, e
T
Layer [1]111 ,, e
h1
Gnd
multilayered mediumモーメント法による3D-Planar電磁界シミュレータ
電磁界シミュレータ : ADS Momentum
VIZ
ground plane
ADS Momentumシミュレーションテクノロジー
パフォーマンス改善
• Multi-threading
– Multi-CPUにおける並列処理
• Matrix load
• Matrix solve (optimized Lapack solvers)
• 分散シミュレーション
– Job毎の分散処理
– 周波数毎の分散処理
• N log(N) solver の導入(matrix compression)
– より尐ないメモリー使用量、シミュレーションの高速化
– 省メモリ、高速化による精度への影響なし!!
• EM Layout pre-processing
– メッシュ生成前のレイアウト処理
• レイアウトのクリーンアップ/簡略化/修正
Unknown
currents (N)
Mem
ory
usa
ge
O(N^2)
O(N logN)
Momentum : 分散シミュレーション
ADS
Distributed
Simulation
Controller
Compute
cluster
controller
Compute cluster
•LSF
•PBSPro
•SunGrid
•ジョブ毎•周波数ポイント毎
Momentum : マルチコアにおける並列処理
RF Board
Unknowns: 4114
Matrix size: 4114
Load Time: 2m40s (Serial)
44s (Parallel)
BGA Package
Unknowns: 9817
Matrix size: 5504
Load Time: 18m16s (Serial)
5m15 (Parallel)
HP Proliant DL 145 Server
4 AMD Opteron (single core) Processors
速度改善 3.48倍
速度改善 3.64倍
RAMCPU
CPU
CPU
CPU
1 process – multiple threads
multi CPU
computer
Shared Memory Parallel Computing
Multi-level compressionによる省メモリ(N logN)効果
メモリー使用量- dense matrix : order(N2)
- compressed matrix : order (N logN)
dense matrix (N2)
compressed matrix (NlogN)
Mesh density = 200 cells/wavelength
Matrix size = 58.236
Dense matrix requires 50.53 GB
Compressed matrix requires 1.25 GB
N
logN
Momentum : Matrix compression
0 1
0.2
0.4
0.6
0.8
0.0
1.0
freq, Hz
Sp
ectr
um
Sパラメータを時間領域で使用する際の問題Causality
1: 帯域制限のあるSパラメータ
0 2 4 6 8-2 10
-10
0
10
20
-20
30
time, sec
imp
uls
e_
resp
on
se
3: 得られたインパルス応答よりSパラメータに変換すると
2:インパルス応答
結果が異なる!
0秒より前から現象が発生!
帯域制限されたデータを使用するとCausality問題が発生する可能性がある
Sパラメータの外挿
Sパラメータを時間領域で使用する際の問題Passivity
帯域制限のあるデータを使用するとPassivity問題が発生
20 40 60 80 1000 120
-40
-20
0
20
40
-60
60
time, nsecT
DT
_D
_1
, T
V
データーがノイジー
誤った時間領域応答波形となる
Sパラメータの外挿
ADSの新しい時間領域エンジン
集中定数モデル帯域制限されたSパラメータ
(0~1 Hzのデータを含まない)
帯域制限されたデータをインテリジェントな外挿を行うとにより精度の高いインパルスレスポンス応答を得ることが可能
帯域制限されたSパラメータ使用集中定数モデル
0-1Hzでの誤差はほとんど見られない
外挿された結果が一致
まとめ
•電源層のような任意の形状をもつパターンのシミュレーションには精度の高いシミュレーションが必要
•ADSによる時間領域解析エンジンにより、Sパラメータを用いた時間領域シミュレーションが正確に可能
– IBISモデルのサポート
– Passivity/Causality問題への対策
•ADS MomentumおよびADSによる回路シミュレーションにより、PIによる電源ノイズ、信号波形への影響をシミュレーションすることが可能
– バイパスコンデンサの位置を最適化することが可能
– 信号配線による影響、電源配線による影響をシミュレーションにより切り分けることができる。