3 passos de fab 04 05 - fenix.tecnico.ulisboa.pt · • um cristal de silício é usado como...

Microelectrónica (ME)LEEC (opção)

Lic. Engª. AeroEspacial (Aviónica)

Microelectrónica (ME)LEEC (opção)

Lic. Engª. AeroEspacial (Aviónica)

Corpo docente:

– Marcelino Santos ([email protected]) 2004/05

Passos de fabricação

Passos de Fabricação

PREPARAÇÃO DO CRISTAL

OXIDAÇÃO TÉRMICA

DEPOSIÇÃO DE CAMADAS

CORROSÃO (ETCHING)

INTRODUÇÃO SELECTIVA DE IMPUREZAS

ENCAPSULAMENTO E TESTE

LITOGRAFIA


Preparação do cristal

• A matéria prima usada na fabricação do cristal é a areia (muito pura).

• A areia funde a cerca de 2000 º• Um cristal de silício é usado como “semente”• O crescimento do cilindro faz-se à medida que a

“semente” é retirada do silício fundido e arrefece

• O cilindro é rectificado para ficar com um diâmetro uniforme e é fatiado em wafers

• As wafers são polidas por forma a ficarem sem irregularidades


OXIDAÇÃO TÉRMICA

• Crescimento de uma camada de SiO2 na superfície da wafer

• O dióxido de silício protege a wafer e funciona como isolador eléctrico

• O SiO2 consegue-se através do aquecimento e exposição da wafer a oxigénio puro. A velocidade da oxidação depende da temperatura e da concentração de impurezas.

• O crescimento de x µm de SiO2 consome 0,47x µm de silício


LITOGRAFIA

• Utilização de luz para seleccionar as partes da wafer a processar

• A wafer recebe uma pequena quantidade de material foto-resistivo (photoresist) no centro e é posta em rotação para o distribuir uniformemente e expelir o excesso

• A wafer é ligeiramente aquecida para libertar solventes e solidificar o resist

• As máscaras (que seleccionam as áreas a expor à luz) são impressas em vidro usando um processo fotográfico


LITOGRAFIA

• O alinhamento das máscaras é crítico

• Há material foto-resistivo:

•negativo (polímeros insolúveisquando expostos à luz)

•positivo (polímeros solúveisquando expostos à luz)


LITOGRAFIA•Há processos em que as máscaras: (1) estão em contacto com o resist; (2) têm um ligeiro afastamento ou (3) são projectadas (permiteredução)

•A resolução tem um limite físico imposto pelo comprimento de onda do tipo de radiação usada (UV ou RX)

•Direct Write to Wafer methods(DWW):

•Alternativa às máscaras•Laser, electron beam or

ion beam•Processo mais caro


LITOGRAFIA

• Após a exposição, a wafer é revelada (remoção selectiva do photoresist)

• Após revelada, a wafer é aquecida para endurecer mais o photoresist que permaneceu para que este resista à fase de corrosão (que se segue)


CORROSÃO (ETCHING)

• A corrosão das áreas não protegidas por photoresist é efectuda por um liquido ou gás (mais direccional).

• O photoresist não deve ser corroído a fim de proteger a camada a padronizar

• Numa fase adicional de corrosão é removido também o photoresist quepermitiu a remoção selectiva (neste exemplo do SiO2)

Tarefas em cada Passo de Litografia

1. preparação do substrato2. cobertura (coating) com material foto-resistivo3. cozedura suave (soft baking)4. alinhamento da máscara5. exposição6. revelação7. cozedura forte (hard baking)8. corrosão (etching) dos materiais a descoberto9. remoção (stripping) do material foto-resistivo


INTRODUÇÃO SELECTIVA DE IMPUREZAS

• Átomos com um electrão a mais (ex.: fósforo) ou a menos (ex: boro) do que o silício são introduzidos na estrutura cristalina do silício.

• A introdução de impurezas pode fazer-se por:

• Difusão: exposição ao dopante a alta temperatura ou

• Implantação iónica: aceleração das impurezas (com um campo eléctrico) forçando a sua entrada no substrato.

• A difusão continuará a um ritmo que depende da temperatura a que a wafer for exposta



• É possível adicionar à wafer uma camada isoladora, condutora, de material semicondutor ou dopante

• A deposição faz-se de forma uniforme sobre toda a wafer• Técnicas de deposição:

• Physical Vapor Deposition (PVD)•Evaporation – evaporação/condensação do material a depositar por controlo da temperatura e pressão•Sputtering – libertação de moléculas da matéria a depositar através do bombardeamento com iões (p/ fixação na wafer)

• Chemical Vapor Deposition (CVD) – As moléculas a fixar são obtidas pela reacção entre dois gases ou por decomposição de um gás único por aquecimento deste.



• Exemplos de deposição de camadas frequentemente utilizadas:

• Diferentes níveis de metal depositados por Sputtering (PVD)

• SiO2 sobre uma wafer que não tem (só) silício na última camada por CVD

• Crescimento epitaxial –• Estensões cristalinas do substrato

formadas por CVD• Com impurezas do tipo n ou p• Crescimento lento que permite

alinhamento com o cristal inferior• Medição do crescimento por reflexão

≈1 s

TJB tipo NPN Vertical Integrado



• Teste dos parâmetros do processo emestruturas regularmente distribuídas pelawafer

• Teste de cada die marcando os que nãopassam o teste

• Separação dos dies• Fixação de cada die (não marcado como defeituoso) e ligação ao

encapsulamento por• Wire bonding ou• Flip-chip

• Teste final

Objectivos do encapsulamento:

• Permitir a transferência de calor para o exterior

• Proteger o circuito do ambiente exterior• Permitir a interface para o teste de produção• Efectuar a interface com o PCB

– Mecânica – Eléctrica

• Deve ter dimensões mínimas • Deve ser barato



Ligação entre o die e o encapsulamento:

• Wire bonding– Só se podem efectuar ligações para a periferia do die– Ligação de um pino de cada vez (sequencial)– Arrefecimento pelo substracto– L ≈≈≈≈ 1 nH

• Flip-chip– Todo o die disponível para ligações– Ligação de todos os pinos em simultâneo– Arrefecimento pelas esferas ( e pelo subs. se necessário)– É necessário que as dilatações sejam idênticas– L ≈≈≈≈ 0,1 nH




Materiais usados no encapsulamento:

• Cerâmica– Boa condutividade térmica– Cara

• Plastico– Má condutividade térmica

(que pode ser melhorada com dissipadores metálicos)

– Barato


Interface com o PCB:

• Pin through hole– Fácil montagem manual– Cada pino todos os níveis do PCB– Densidade limitada

• Surface Mount Devices (SMD)– Requer equipamento dedicado para

a montagem no PCB– Não interfere com os níveis

inferiores do PCB– Maior densidade


Encapsulamentos tradicionais:

• DIL (Dual In Line)– Poucos pinos– Ocupa muito espaço

• PGA (Pin Grid Array)– Até 400 pinos– Muito usado anteriormente em CPUs

• PLCC (Plastic Leaded Chip Carrier)– Até 84 pinos– Ocupa muito espaço– SMD

• QFP (Quarter Flat pack) – Até 300 pinos– Ocupa pouco espaço– SMD


Indutâncias: 1 - 20 nH



Encapsulamentos recentes:

• BGA (Ball Grid Array)– Pequenas esferas de solda para ligar ao PCB– Muitos pinos– Ocupa pouco espaço– Baixa indutância

• CSP (Chip scale Packaging)– Semelhante a BGA mas de menores dimensões

• MCP (Multi Chip Package)– Permite misturar várias tecnologias no mesmo

componente– Permite aumentar o yield por incluir dispositivos

previamente testados

Indutâncias: 1 - 5 nH

3 passos de fab 04 05 - fenix.tecnico.ulisboa.pt · • um cristal de silício é usado como...

Documents