arm 平台之嵌入式系統設計第二章嵌入式硬體平台. 2 本章綱要 2.1...

ARM 平台之嵌入式系統設計

第二章　嵌入式硬體平台

第二章　嵌入式硬體平台 2

本章綱要 2.1 嵌入式系統硬體平台之組成 2.2 微處理機 (Microprocessor) 基本架構 2.3 記憶體子系統 (Memory Subsystem) 2.4 匯流排 (Bus) 架構 2.5 輸入 / 輸出裝置與周邊設備 2.6 計時器 (Timer) 與看門狗 (Watchdog) 2.7 微控制器 (Micro-controller) 與嵌入式系統


2.1 嵌入式系統硬體平台之組成

嵌入式系統之基本架構

Bootloader

Memory CPU (P/C)Flash /ROM I/O Devices

ASIC

Device Drivers

Operating System or Kernel

App.1 App.2 App.n

Software

Hardware



嵌入式系統硬體之主要組成

InputDevices ASIC ASICOutput

Devices

RAM

BUS Interconnect

P or C FlashMemory



嵌入式系統之硬體組成基本元件：微處理機 (Microprocessor)/ 微控制器 (Microcontrolle

r) 記憶體 (Memory) 特殊用途之積體電路晶片 (ASIC) 輸入與輸出 (Input/Output, I/O) 介面輸入與輸出裝置


2.1 嵌入式系統硬體平台之組成嵌入式系統硬體平台組成實例：

Creator 實驗板



TMS320 DSC25 參考設計



Net-Start 參考設計實驗板



ARM Evaluator-7T 評估實驗板


2.2 微處理機 (Microprocessor) 基本架構 2.2.1 暫存器 (Registers) 2.2.2 指令集 (Instruction Set) 與指令之執行 2.2.3 中斷 (Interrupt) 控制與中斷處理


2.2 微處理機 (Microprocessor) 基本架構 ARM-7TDMI 微處理機核心積體電路晶片


2.2 微處理機 (Microprocessor) 基本架構微處理機之基本架構：

暫存器 (Register) 算術與邏輯單元 (Arithmetic/Logic Unit ， ALU) 輸入與輸出埠 (Input/Output Ports) 匯流排介面 (Bus Interface)

微處理機架構之基本特徵：指令集 (Instruction Set) 資料寬度 (Data Width) 時脈速度 (Clock Speed)


2.2 微處理機 (Microprocessor) 基本架構微處理機指令集 (Instruction Set) 架構：

複雜指令集電腦 (CISC) 精簡指令集電腦 (RISC)

微處理機架構之基本模型：馮紐曼架構 (Von Neumann Architecture) 哈佛架構 (Harvard Architecture)


2.2 微處理機 (Microprocessor) 基本架構 2.2.1 暫存器 (Registers)

一般暫存器累積暫存器 (Accumulator register, ACC) 資料暫存器 (Data register) 索引暫存器 (Index register) 狀態旗號暫存器 (Status flag register)

內部暫存器


2.2 微處理機 (Microprocessor) 基本架構 2.2.1 暫存器 (Registers) – 例

ARM 微處理機之 32 位元暫存器暫存器 R0 ~ R12 暫存器 R13 (SP) 暫存器 R14 (LR) 暫存器 R15 (PC) 程式現況暫存器 (CPSR) 程式狀況儲存暫存器 (SPSR)


2.2 微處理機 (Microprocessor) 基本架構 2.2.2 指令集 (Instruction Set) 與指令之執行

指令、模組與程式之組成關係

　程式　程式

模組模組

指令指令



指令類型：資料搬移 (Data movement) 算術運算 ( 加、減、乘、除等等 ) 邏輯運算 (AND 、 OR 、 XOR 、 NOT) 移位 (Shuft) 、旋轉 (Rotate) 控制移轉 (Jump-JMP/Branch, 　 Conditional Jump 等等 ) 硬體狀態控制

指令集 (Instruction Set) – 所有指令之集合



指令週期 (Instruction Cycle) ：提取 (Fetch) — 自記憶體讀取將要執行之指令解碼 (Decode) — 判斷所提取之指令所指定之運算或處理執行 (Execute) 完成指令所指定之運算或處理

程式之執行由連續之指令週期所組成



指令之執行 (Instruction Set) – 非管線型指令週期



指令之執行 (Instruction Set) – 管線型指令週期


2.2 微處理機 (Microprocessor) 基本架構 2.2.3 中斷 (Interrupt) 控制與中斷處理

中斷訊號 – 微處理機必須對其有所反應之觸發訊號中斷訊號來源

外部特定事件或狀況必須由微處理機處理輸入或輸出裝置完成一特定之功能計時器 (Timer) 周邊設備需要與微處理機交換資料等等



中斷週期 (Interrupt Cycle)

系統啟動系統停止

中斷週期

指令週期中斷關閉

中斷開啟



中斷控制與處理機制以中斷週期 (Interrupt Cycle) 偵測並處理中斷訊號以狀態控制中斷旗號 (Interrupt Flag) 判斷是否處理中斷訊號以中斷訊號之優先度 (Priority) 決定中斷訊號處理之先後順序以中斷服務程式 (ISR) 實現對中斷訊號之有效處理

中斷向量表 (Interrupt vector vector) Intel x86 – 0x00000 ~ 0x003FF (4 x 256) ARM – 0x000000 ~ 0x00001F



中斷服務程式 (ISR)

執行系統任務之計算與處理工作

系統任務 ( Task)

初始化處理處理事件 (Event)或設定旗號 (Flag)

中斷服務程式 (ISR)

自中斷服務程式返回

中斷信號處理與啟動中斷服務程式

系統運作中斷處理

( )回復繼續執行任務



中斷處理流程回應 (ACK) 中斷訊號保存暫存器： PC 與 PSW (Processor Status Word) 之內容由中斷向量表啟動執行中斷服務程式 (ISR) 中斷服務程式執行時將暫存器之內容等資料儲存中斷服務程式執行對中斷訊號必要之處理中斷服務程式恢復所儲存之暫存器內容等資料由中斷服務程式恢復被暫停執行之程式


2.3 記憶體子系統 (Memory Subsystem) 2.3.1 隨機存取記憶體 (RAM) 2.3.2 唯讀記憶體 ROM 、 PROM 與 EPROM簡介

2.3.3 快閃記憶體 (Flash Memory)


2.3 記憶體子系統 (Memory Subsystem) 2.3.1 隨機存取記憶體 (RAM)

記憶體子系統架構


2.3.1 隨機存取記憶體 (RAM) 隨機存取記憶體

(RAM) 架構

2.3 記憶體子系統 (Memory Subsystem)



SRAM DRAM


2.3.2 唯讀記憶體 ROM 、 PROM 與 EPROM簡介非揮發性之記憶體 (Nonvolatile Memory) 不需電源即可長期保存資料所儲存之資料可以讀出但不能被修改 ROM(Mask ROM) 、 PROM 僅能寫入一次 EPROM 所儲存之資料可使用紫外光抹除



2.3.2 唯讀記憶體 ROM 、 PROM 與 EPROM簡介非揮發性之記憶體 (Nonvolatile Memory) 主要用途：

儲存程式儲存固定且不變更之資料實現一組合電路 (Combinational Circuit)



2.3.2 唯讀記憶體 ROM 、 PROM 與 EPROM簡介 EPROM



2.3.3 快閃記憶體 (Flash Memory) 非揮發性之記憶體 (Nonvolatile Memory) 所儲存之資料可使用電壓抹除類似 EEPROM ，但以 Block 為抹除單位快閃記憶體類型

NOR-Type: 適合儲存程式 NAND-Type: 適合儲存資料



2.4 匯流排 (Bus) 架構

匯流排 (Bus) 之功能傳送訊號與資料

匯流排 (Bus) 之組成裝置位址訊號線資料訊號線控制訊號線



匯流排之主要優點：經由標準之制定，可連接多樣化之周邊裝置可同時連接多組硬體單元或裝置連接容易，使系統具有擴充之彈性

匯流排協定之主要類型：同步協定 (Synchronous Protocol) 非同步協定 (Asynchronous Protocol)



匯流排之例：記憶體匯流排 (Memory Bus) 輸入 / 輸出匯流排 (Input/Output Bus ，亦稱 I/O Bus) Intel Pentium 之區域匯流排 (Local Bus) PC 之 IDE 、 EISA 、 PCI 等 ARM 微處理機之 AMBA 匯流排與 AHA 匯流排


2.5 輸入 / 輸出裝置與周邊設備

嵌入式系統輸入與輸出裝置周邊設備功能：

資料傳輸輸入輸出

資料轉換類比資料轉換為數位資料數位資料轉換為類比資料



嵌入式系統之輸入與輸出基本配置硬體：

輸入出與輸出裝置介面線路實體輸入出與輸出裝置之硬體設備

軟體：輸入出與輸出裝置驅動程式 (Device driver) 應用程式介面 (Application Program Interface ，簡稱 API)

輸出資料傳輸協定



嵌入式系統中常見之輸入與輸出裝置介面輸入裝置介面輸出裝置介面輸入與輸出通用介面儲存裝置介面網路通訊介面特殊用途之輸入或輸出裝置介面其他輸入裝置或輸出裝置介面



嵌入式系統常用之輸入與輸出資料傳輸協定串列通訊協定

RS-232, RS-422, RS-485 USB, I2C

並列通訊協定 IEEE 1394 (Firewire), IEEE 1284 (Centronic), IEEE 488 ISA, EISA, PCI

無線通訊協定 IEEE 802.11 Bluetooth IrDA (紅外線 )



嵌入式系統輸入與輸出裝置輸入設備

輸入方式：人工輸入或非人工之方式資料形式：數位式 (Digital) 資料或類比式 (Analog) 資料

輸出設備資料形式：數位式 (Digital) 或類比式 (Analog)

儲存設備磁碟機、磁帶機快閃記憶體 (Flash Memory) 儲存模組


2.6 計時器 (Timer) 與看門狗 (Watchdog) 計時器 (Timer) 應用

於特定之時間產生事件之訊號度量二外部發生時間之間隔提供時間資料


2.6 計時器 (Timer) 與看門狗 (Watchdog) 計時器積體電路 8253 之方塊圖


2.6 計時器 (Timer) 與看門狗 (Watchdog) 計時器管理模組與與應用程式介面 (API) 之規劃

Application Interface

Clock/CalendarModules

Hardware

Clock driving source

RTCChip

ClockTick

ClkInit()

ClkSetTime()ClkGetTime()ClkFormatTime()

ClkSetDateTime()ClkSetDate()ClkGetDate()ClkFormatDate()

ClkGetTS()ClkMakeTS()ClkFormatTS()


2.6 計時器 (Timer) 與看門狗 (Watchdog) 看門狗 (Watchdog)配置架構方塊圖 (1)

對於工業應用而言，任何不正常的控制命令都可能導致重大損失。因此以「正常工作」是首要條件，「 WatchDog Timer 」這無時無刻監視著系統的小狗便是一個直接有效的工具，當系統遲緩或停擺時，可立刻發現並執行必要的工作。

InterruptController

看門狗計時器(WDT)

微處理機 (P/Microprocessor)

RESET EXT INT

DEV -2 DEV -nDEV -1

NMI

RestartCLK

CLOCK


2.6 計時器 (Timer) 與看門狗 (Watchdog) 看門狗 (Watchdog)配置架構方塊圖 (2)

NMI: Non-maskable Interrupt How does Watchdog work?

InterruptController

看門狗計時器(WDT)

微處理機 (P/Microprocessor)

RESET EXT INT

DEV -2 DEV -nDEV -1

NMI

RestartCLK

CLOCK


2.7 微控制器 (Micro-controller)與嵌入式系統微控制器之主要架構組成：

中央處理器記憶體 (RAM 或 ROM) 輸入與輸出單元 ( 或介面 ) 中斷控制器振盪器計時器 (Timer)


2.7 微控制器 (Micro-controller)與嵌入式系統微控制器 8051/8052


2.7 微控制器 (Micro-controller)與嵌入式系統微控制器 80188EB

Serial CommunicationUnit

Channel 1 Channel 0

Timer-Counter Unit

Timer0

Timer1

Timer2

InterruptControlUnit

RefreshControlUnit

Chip Secect UnitCentralProcessingUnit

PowerManagementUnit

ClockGen.

Bus Interface Unit

PrefetchQueue

InternalF-Bus

Port 2 Multiplexor

Wait-StateGen.

Port 1 Multiplexor


2.7 微控制器 (Micro-controller)與嵌入式系統微控制器 ARM7TDMI(S3C4510)


第二章　嵌入式硬體平台

本章結束

arm 平台之嵌入式系統設計 第二章 嵌入式硬體平台. 2 本章綱要 2.1...

Documents

arm 平台之嵌入式系統設計第二章嵌入式硬體平台. 2 本章綱要 2.1...