电子系统设计 -...
TRANSCRIPT
1
电子系统设计Design of Digital System
0551_3607858中国科学技术大学计算机系
http://202.38.79.118
2
教材：书名：VHDL硬件描述语言与数字逻辑电路设计作者：候伯亨 顾新出版社：西安电子科技大学
参考书：1、《EDA与数字系统设计》李国丽等 机械工业出版社2、《电子设计自动化》庄镇泉 胡庆生 科学出版社3、《电子系统集成设计技术》李玉山 来新泉
电子工业出版社
3
第一篇 电子系统设计的基础理论§1、EDA技术§2、数字系统综合技术§3、专用集成电路设计ASIC和可编程器件PLD§4、电原理图设计SCH§5、印刷电路版设计PCB§6、DSP数字信号处理技术§7、仿真、验证和测试技术第二篇 电子系统设计具体实现§1、Protel电原理图输入、布局布线、网表形成§2、用VHDL硬件描述语言实现电子系统设计§3、Verilog HDL 基础语法入门§4、Max+PlusII简易用户使用入门指南
内容：
4
要求：第一篇内容要求：每人写两篇学习笔记，字数3000字左右，不能雷同。电子文档 王行甫[email protected]
叶永青 [email protected]王传福 [email protected]
第二篇内容要求：作业若干次
20分
考试： 60分实验： 20分
5
§1、EDA技术
§1.1EDA技术的发展与应用§1.1.1、前言§1.1.2、EDA技术的发展
§1.1.3、ESDA技术的基本特征
6
§1.1 EDA技术的发展与应用
§1.1.1、前言人类社会已进入到高度发达的信息化社会，
信息社会的发展离不开电子产品的进步。现代电子产品在性能提高、复杂度增大的同时，价格却一直呈下降趋势，而且产品更新换代的步伐也越来越快，实现这种进步的主要原因就是生产制造技术和电子设计技术的发展。前者以微细加工技术为代表，目前已进展到深亚微米阶段，可以在几平方厘米的芯片上集成数千万个晶体管；后者的核心就是EDA技术。
7
§1.1 EDA技术的发展与应用
§1.1.1、前言EDA是指以计算机为工作平台，融合了
应用电子技术、计算机技术、智能化技术新成果而研制成的电子CAD通用软件
包，主要能辅助进行三方面的设计工作：IC设计,电子电路设计以及PCB设计。没有EDA技术的支持，想要完成上述超大规模集成电路的设计制造是不可想象的，反过来，生产制造技术的不断进步又必将对EDA技术提出新的要求。
8
§1.1 EDA技术的发展与应用§1.1.2、EDA技术的发展 回顾30年电子设计技术的发展历程，可
将EDA技术分为三个阶段。七十年代为CAD阶段，这一阶段人们开始用计算机辅助进行IC
版图编辑和PCB布局布线，取代了手工工作，产生了计算机辅助设计的概念。
八十年代为CAE阶段，与CAD相比，除了纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，以实现工程设计，这就是计算机辅助工程的概念。CAE的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB后分析。
九十年代为ESDA阶段。尽管CAD/CAE技术取得了巨大的成功，但并没有把人从繁重的设计工作中彻底解放出来。在整个设计过程中，自动化和智能化程度还不高，各种EDA软件界面千差万别，学习使用困难，并且互不兼容，直接影响到设计环节间的衔接。基于以上不足，人们开始追求贯彻整个设计过程的自动化，这就是ESDA即电子系统设计自动化。
9
概念 概念 概念
三代EDA工具
§1.1 EDA技术的发展与应用
70 年代 CAD 80 年代 CED 90 年代 ESDA
物理设计 物理设计
逻辑设计
物理设计
逻辑设计
系统设计
10
§1.1 EDA技术的发展与应用电子设计三个阶段
阶段 时间 开发特点 优/缺点
用芯片设计硬件
63-73 用微电子厂家的产品说明书，简单的PCB布图与CAD分析工具，开发约千万门的PCB板，在整机上集成约万门的
系统。
开发成本低，系统设计实际上是用硬件搭系统，因此简单易行。
以uP为核
心的软件设计
73-83 用微处理器的开发系统，CAD与CAE的设计与分析工具等，在微电子厂家提供的uP上做应用编程。
编程灵活大，可制造性好，可重用数据。开发成本高，不适用于高速和实时信号处理的应用。
ASIC和片
上系统
83-今 用HDL编程环境，ASIC库和各种EDA工
具开发系统的硬件和软件。设计更依赖工具和人才。
11
§1.1 EDA技术的发展与应用
§1.1.3、ESDA技术的基本特征----ESDA代表了当今电子设计技术的 新发展方向，它的基本特征是：设计人员按照"自顶向下"的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路（ASIC）实现，然后采用硬件描述语言（HDL）完成系统行为级设计，后通过综合器和适配器生成 终的目标器件。这样
的设计方法被称为高层次的电子设计方法，具体流程还将在后面章节中做深入介绍。下面介绍与ESDA基本特征有关的几个概念。1 "自顶向下"的设计方法
10年前，电子设计的基本思路还是选择标准集成电路"自底向上"（Bottom-Up）地构造出一个新的系统，这样的设计方法就如同一砖一瓦地建造金字塔，不仅效率低、成本高而且还容易出错。
12
§1.1 EDA技术的发展与应用
高层次设计给我们提供了一种"自顶向下"（Top-Down）的全新的设计方法，这种设计方法首先从系统设计入手，在顶层进行功能方框图的划分和结构设计。在方框图一级进行仿真、纠错，并用硬件描述语言对高层次的系统行为进行描述，在系统一级进行验证。然后用综合优化工具生成具体门电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。由于设计的主要仿真和调试过程是在高层次上完成的，这不仅有利于早期发现结构设计上的错误，避免设计工作的浪费，而且也减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
13
§1.1 EDA技术的发展与应用
2、ASIC设计
现代电子产品的复杂度日益加深，一个电子系统可能由数万个中小规模集成电路构成，这就带来了体积大、功耗大、可靠性差的问题，解决这一问题的有效方法就是采用ASIC(ApplicationSpecificIntegratedCircuits)芯片进行设计。ASIC按照设计方法的不同可分为：全定制ASIC，半定制ASIC，可编程ASIC（也称为可编程逻辑器件）。
设计全定制ASIC芯片时，设计师要定义芯片上所有晶体管的几何图形和工艺规则， 后将设计结果交由IC厂家掩膜制造完成。优点是：芯片可以获得 优的性能，即面积利用率高、速度快、功耗低。缺点是：开发周期长，费用高，只适合大批量产品开发。
14
§1.1 EDA技术的发展与应用
半定制ASIC芯片的版图设计方法有所不同，分为门阵列设计法和标准单元设计法，这两种方法都是约束性的设计方法，其主要目的就是简化设计，以牺牲芯片性能为代价来缩短开发时间。
可编程逻辑芯片与上述掩膜ASIC的不同之处在于：设计人员完成版图设计后，在实验室内就可以烧制出自己的芯片,无须IC厂家的参与，大大缩短了开发周期。
15
§1.1 EDA技术的发展与应用
可编程逻辑器件自七十年代以来，经历了PAL、GAL、CPLD、FPGA几个发展阶段，其中CPLD/FPGA属高密度可编程逻辑器件，目前集成度已高达200万门/片，它将掩膜ASIC集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以 快的速度上市，而当市场扩大时，它可以很容易的转由掩膜ASIC实现，因此开发风险也大为降低。上述ASIC芯片，尤其是CPLD/FPGA器件，已成为现代
高层次电子设计方法的实现载体。
16
§1.1 EDA技术的发展与应用
3、硬件描述语言硬件描述语言（HDL-HardwareDescriptionLanguage）
是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。例如一个32位的加法器，利用图形输入软件需要输入500至1000个门，而利用VHDL语言只需要书写一行A=B+C即可，而且VHDL语言可读性强,易于修改和发现错误。早期的硬件描述语言，如ABEL-HDL、AHDL、VilogHDL，是由不同的EDA厂商开发的，互相不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。
17
§1.1 EDA技术的发展与应用
为了克服以上缺陷，1985年美国国防部正式推出了VHDL(VeryHighSpeedICHardwareDescriptionLanguage)语言，1987年IEEE采纳VHDL为硬件描述语言标准（IEEESTD-1076）。
VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。
18
§1.1 EDA技术的发展与应用
另外，VHDL还具有以下优点：VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，只需花较少的精力用于物理实现。VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用。VHDL的设计不依赖于特定的器件，方便了工艺的转换。VHDL是一个标准语言，为众多的EDA厂商支持，因此移植性好。
19
§1.1 EDA技术的发展与应用
4、系统框架结构EDA系统框架结构(Framework)是一套配置和使用EDA
软件包的规范，目前主要的EDA系统都建立了框架结构，如Cadence公司的DesignFramework，Mentor公司的FalconFramework等，这些框架结构都遵守国际CFI组织(CADFrameworkInitiative)制定的统一技术标准。Framework能将来自不同EDA厂商的工具软件进行优化组合，集成在一个易于管理的统一的环境之下，而且还支持任务之间、设计师之间在整个产品开发过程中实现信息的传输与共享，这是并行工程和Top-Down设计方法的实现基础。
20
§1.1 EDA技术的发展与应用
§1.1.4.EDA技术的基本设计方法EDA技术的每一次进步,都引起了设计层次上的一个飞
跃。1、物理级设计主要指IC版图设计，一般由半导体厂家完成，对电子工程师并没有太大的意义，因此这里先重点介绍电路级设计和系统级设计。
21
§1.1 EDA技术的发展与应用
2、电路级设计电子工程师接受系统设计任务后，首先确定设计方
案，同时要选择能实现该方案的合适元器件，然后根据具体的元器件设计电路原理图。接着进行第一次仿真，包括数字电路的逻辑模拟、故障分析、模拟电路的交直流分析、瞬态分析。系统在进行仿真时，必须要有元件模型库的支持，计算机上模拟的输入输出波形代替了实际电路调试中的信号源和示波器。这一次仿真主要是检验设计方案在功能方面的正确性。
22
§1.1 EDA技术的发展与应用
仿真通过后，根据原理图产生的电气连接网络表进行PCB板的自动布局布线。在制作PCB板之前还可以进行后分析，包括热分析、噪声及窜扰分析、电磁兼容分析、可靠性分析等，并且可以将分析后的结果参数反标回电路图，进行第二次仿真，也称为后仿真，这一次仿真主要是检验PCB板在实际工作环境中的可行性。
由此可见，电路级的EDA技术使电子工程师在实际的电子系统产生之前，就可以全面地了解系统的功能特性和物理特性，从而将开发过程中出现的缺陷消灭在设计阶段，不仅缩短了开发时间，也降低了开发成本。
23
§1.1 EDA技术的发展与应用
3、系统级设计进入90年代以来，电子信息类产品的开发出现了两个
明显的特点：一是产品的复杂程度加深，二是产品的上市时限紧迫。然而电路级设计本质上是基于门级描述的单层次设计，设计的所有工作（包括设计输入，仿真和分析，设计修改等）都是在基本逻辑门这一层次上进行的，显然这种设计方法不能适应新的形势，为此引入了一种高层次的电子设计方法，也称为系统级的设计方法。
24
§1.1 EDA技术的发展与应用
高层次设计是一种"概念驱动式"设计，设计人员无须通过门级原理图描述电路，而是针对设计目标进行功能描述，由于摆脱了电路细节的束缚，设计人员可以把精力集中于创造性的概念构思与方案上，一旦这些概念构思以高层次描述的形式输入计算机后，EDA系统就能以规则驱动的方式自动完成整个设计。这样，新的概念得以迅速有效的成为产品，大大缩短了产品的研制周期。不仅如此，高层次设计只是定义系统的行为特性，可以不涉及实现工艺，在厂家综合库的支持下，利用综合优化工具可以将高层次描述转换成针对某种工艺优化的网表，工艺转化变得轻松容易。
25
§1.1 EDA技术的发展与应用高层次设计步骤如下：
第一步：----按照"自顶向下"的设计方法进行系统划分。
第二步：----输入VHDL代码，这是高层次设计中 为普遍的输入方式。此外，还可以采用图形输入方式（框图，状态图等），这种输入方式具有直观、容易理解的优点。
第三步：----将以上的设计输入编译成标准的VHDL文件。对于大型设计，还要进行代码级的功能仿真，主要是检验系统功能设计的正确性，因为对于大型设计，综合、适配要花费数小时，在综合前对源代码仿真，就可以大大减少设计重复的次数和时间，一般情况下，可略去这一仿真步骤。
26
§1.1 EDA技术的发展与应用第四步：
----利用综合器对VHDL源代码进行综合优化处理，生成门级描述的网表文件,这是将高层次描述转化为硬件电路的关键步骤。----综合优化是针对ASIC芯片供应商的某一产品系列进行的，所以综合的过程要在相应的厂家综合库支持下才能完成。综合后，可利用产生的网表文件进行适配前的时序仿真，仿真过程不涉及具体器件的硬件特性，较为粗略。一般设计，这一仿真步骤也可去。
27
§1.1 EDA技术的发展与应用
第五步：----利用适配器将综合后的网表文件针对某一具体的目标器件进行逻辑映射，包括底层器件配置、逻辑分割、逻辑优化和布局布线。适配完成后，产生多项设计结果：适配报告，包括芯片内部资源利用情况，设计的布尔方程描述情况等；适配后的仿真模型；器件编程文件。
28
§1.1 EDA技术的发展与应用
根据适配后的仿真模型，可以进行适配后的时序仿真，因为已经得到器件的实际硬件特性（如时延特性），所以仿真结果能比较精确地预期未来芯片的实际性能。如果仿真结果达不到设计要求，就需要修改VHDL源代码或选择不同速度品质的器件，直至满足设计要求。----第六步：----将适配器产生的器件编程文件通过编程器或下载电缆载入到目标芯片FPGA或CPLD中。如果是大批量产品开发，通过更换相应的厂家综合库，可以很容易转由ASIC形式实现。
29
§1.1 EDA技术的发展与应用
----EDA技术是电子设计领域的一场革命，目前正处于高速发展阶段，每年都有新的EDA工具问世，我国EDA技术的应用水平长期落后于发达国家，因此，广大电子工程人员应该尽早掌握这一先进技术，这不仅是提高设计效率的需要，更是我国电子工业在世界市场上生存、竟争与发展的需要。
30
§1.2 EDA技术
§1.2.1新一代的EDA技术
新一代的EDA技术具有如下特点：
1．基于VHDL的EDA设计工具
在进行数字系统设计时，传统的设计方法是采用自底向上(Bottom_up)的设计方法，从电路级开始设计。这种方法对整个系统结构的概念不强，较难发现由于系统结构设计所引起的错误。随着数字电路的规模越来越大，复杂程度越来越高，出现了一种自顶向下的设计方法。
31
§1.2 EDA技术
为了适应自顶向下的设计方法，必须提供良好的自顶向下设计环境，例如，硬件描述语言，丰富的库支持和与工艺无关的设计输入方式等，其中，硬件描述语言一直是EDA的关键问题之一。
近年来，虽然各大计算机公司和研究机构推出的硬件描述语言种类繁多，但目前普遍受到欢迎，并为IEEE定为标准的是被称为VHDL(VHSIC Hardware Description Language )的硬件描述语言。
32
§1.2 EDA技术VHDL作为硬件描述语言，有如下一些优点：
(1)能形式化地抽象表示电路的结构和行为，支持逻辑设计中层次与领域的描述。
(2)具有电路仿真与验证功能，保证设计的正确性。
(3)支持电路描述由高层到低层的综合和转换，便于文档管理，易于理解和设计重用。
由于硬件描述语言能精确而且简明地描述数字电子系统，可用于从系统级直到门级的描述，特别是能以非常抽象的形式反映出系统 本质的性能。可为系统级模拟提供方便的手段，使得在系统实现之前就可以评价系统的性能。同时，由于硬件描述语言能为系统描述、系统模拟和高层综合提供方便，并为整个设计过程的自动化提供手段，在设计自动化过程中，起着重要的作用。
33
§1.2 EDA技术
2.高难度的技术开发
新一代的EDA系统是一个大规模、高难度的软件系统，它的开发和完善吸收了计算机科学和软件工程的许多新成果，具有丰富的功能：
(1)综合设计
高级的EDA系统一般称为综合系统，它的任务是将所设计的数字系统从高级硬件描述语言VHDL的描述 终变为可直接用于芯片生产的版图文件。因此，有的EDA综合系统又称硅编译器(silicon compilier)，中间需要经过寄存器传输级、逻辑级和电路级等多层次的变换。整个综合过程规模大、复杂程度高、中间还涉及多种优化算法。
34
§1.2 EDA技术
(2)硬件仿真
如今集成电路器件的规模已经达到百万门以上，设计过程中仿真技术就显得十分重要。较好的EDA系统包含三级仿真器，即功能级仿真、逻辑级仿真和线路级仿真.功能级仿真帮助设计者对系统的总体行为进行检验和分析。逻辑级仿真直接从版图文件抽取系统的逻辑性能形成仿真文件。按照仿真程序规定的时序模拟系统运行，并以图形的形式给出在运行的每一时刻所有指定点的波形和状态。
35
§1.2 EDA技术
线路级仿真常用PSPICE电路仿真软件，但对规模较大的电路，仿真计算工作量很大。目前，越来越多的数字设备中嵌有软件，这就要求在硬件设计时要兼顾到软件的设计。例如，对于嵌入式设计，以前是将软件设计和硬件设计分开，当硬件样机生产出来后，再装入软件进行联合调试，这时如果发现硬件不合理，还得修改硬件设计。近的EDA系统采用软、硬件共同仿真技术可解决嵌入式设计中存在的问题。
36
§1.2 EDA技术
(3)自动布局布线 由于VLSI技术工艺条件的限制，芯片的面积、线宽，布线层数以及引出线压焊块的尺寸和位置等有一定标准和要求。因此，如何合理安排元、器件在芯片上的位置(布局算法)，以及它们之间连接线的正确连接(布线算法)，使得占用的面积尽可能小，芯片内部数据和控制信号的传输线路尽可能缩短等等，都是一个难度极大的算法设计问题，这不仅因为它涉及数以万计的接点和连线的定位，而且还由于它的目标是 小面积， 短总路径长度这样一种组合优化问题，属于NP完全问题，需要很长的运算时间。对于高速PCB设计，存在问题更多。因此，布局布线软件的运行速度和优化程度也是衡量EDA软件水平的重要标准。高性能的布局布线算法和工具仍然是目前热门的研究课题。
37
§1.2 EDA技术3．高性能计算机系统的支持
EDA设计任务的复杂性要求计算机硬件系统具有较高的性能。首先，EDA系统要处理的数据量极大，例如，作为系统输出的版图文件需要包括所设计芯片的全部物理和几何特征数据，而在设计和仿真过程中所要生成的中间程序和标准单元库同样需要较大的存储空间。数据量的庞大除了对存储空间，同时还将对计算机的处理速度提出较高的要求。
EDA系统不仅仅要处理大量的数据，而且在设计过程中如布局布线、仿真、高级语言编译等阶段，所运行的算法大都十分复杂，有些甚至属于计算机难解的NP完全问题，因此，也需要计算机有快速的运算速度。
38
§1.2 EDA技术
另外，EDA设计过程中的人机对话，一般都采用图形界面，一个方便的图形编辑器，不仅要求大的存贮空间和高的运算速度。同时还需要一种大屏幕和高分辨率的显示器，以便为用户提供一个实现多任务运行的图形用户接口。
根据上述EDA对计算机的计算速度，大容量存贮器和大屏幕、高分辨率显示的要求，选择高性能的工作站作为EDA的硬件平台是一种合适的选择。
39
§1.2 EDA技术
§1.2.2 印制电路板的EDA技术
印制电路板(Printed Circuit Board：PCB)是在以绝缘材料为基础的板上，安装上集成电路等各种元器件，并通过板上的导电线路和金属化孔实现电路元件的电气互连。
印制电路板作为板级的系统集成，是电子设计自动化的主要研究对象之一。近年来，随着超大规模集成电路器件的广泛应用，使得印制电路板不断向着超高密度方向发展。印制电路板的设计对数字电子系统的产品质量的提高起着越来越重要的作用。目前，印制电路板的设计工具和制造技术都有了很大的发展和提高。
40
§1.2 EDA技术
早期的PCB设计仅是简单的图形输入和绘图系统。通过简单的原理图编辑、图形库和手工布线器对印制电路板进行设计。
20世纪80年代开始，随着数字系统功能的不断扩充，电路复杂性增加，PCB设计工具开发了系统仿真和自动布线器的功能，而且能够在设计过程中进行工艺规则和电气规则的检查，减少PCB的设计错误和工程返工，大大缩短PCB设计过程，提高设计效率。
41
§1.2 EDA技术
进入90年代，为了克服分散不统一数据的数据结构和数据给系统带来的不便，在统一的设计数据库基础上，新一代PCB设计系统具有如下特点：
统一的用户界面；
统一的设计数据库，智能化的布局系统；
全自动／交互式的多网格、无网格布线器以及热分析、串扰、噪声和寄生参数等物理性能分析和仿真等新技术的应用，PCB设计速度大大加快，质量更有保证。
42
§1.2 EDA技术
当前，随着时钟速率的提高和电路密集程度的增加，出现了许多新的各种有关电气、热学和制造工艺的问题。它们之间往往互有联系又相互制约。例如，为了满足定时限值的要求，需要把两个元件安置在靠近的相邻位置，但这样的安排却又可能导致局部热量分布过高，布线路由不当，以及开关噪声过大等问题。解决的办法是尽量实现物理设计工具软件与分析工具软件的结合。引进专家系统的方法，利用布线专家过去进行设计调整的经验，自动对设计进行综合调整。如果要想做到 大限度地发挥设计的性能，还必须把封装及互连的建模，逻辑分析及定时分析工具软件以及专家知识库等和物理设计工具软件综合集成在一起，才能较好解决高密度，高速度PCB设计的各种问题。
43
§1.2 EDA技术
随着产品开发周期越来越缩短，人们还要求进一步压缩样品开发调试的周期，希望尽量减少设计过程中反复进行“分析、改正、再分析”的工作量。
因此，非常需要研制一种物理互连分析工具软件，以便能用软件分析方法来取代昂贵的硬件调试过程，并快速、准确、直观地向设计人员显示信号完整性的问题所在。例如，在走线路由确定后能准确估计延迟时间，并迅速向模拟程序进行反馈，及早发现定时误差错误。这方面的要求还包括噪声容限、元件热设计限值、制造限值等方面的分析，以及优化设计的工具软件。
44
§1.2 EDA技术
§1.2.3 高速、高密度PCB的设计技术
高速、高密度的PCB设计软件和设计工具应考虑如下问题：
1．采用EDA新技术
例如与工艺无关的设计输入方式，库和库工具的支持和自顶向下的设计方法等。
与工艺无关的设计输入方式包括可以接收VHDL硬件描述语言，电原理图、真值表、状态图和波形图等。
45
§1.2 EDA技术
库和库工具的支持：目前EDA厂商提供的VLSI器件模型库十分丰富，包括有存贮器、可编程逻辑和处理器等各类超大规模集成电路器件，几乎覆盖了已经商品化的器件，能支持功能模拟、时序验证和故障模拟的需要。
目前，在PCB设计领域，自顶向下设计环境有了较快的发展。例如，逻辑图的层次设计，板级PCB/PLD混合设计等。
46
§1.2 EDA技术
以含有可编程逻辑器件的板级数字电路设计为例，以前尽管在可编程逻辑这一层次设计得很合理，但是在板级层次上却不一定能正常工作。为此，必须在设计过程中将它和印制板上其他部件一起进行混合设计。即以整个系统而不是单独对可编程逻辑进行设计和验证。
47
§1.2 EDA技术
2．信号的完整性问题和延迟时间问题
在高频高速电路的PCB设计过程中，印制板上互连线网的信号延迟时间已不再忽略。另外，对高密度、高速度的印制板电路，保证脉冲信号波形的完整性也是一个十分复杂的问题。
当频率高于30M以上的高频段，就必须防止信号失真，当信号频率超过70M以上，信号完整性就将成为十分严重的问题，下列因素将成为设计电路互连时的关键问题：
48
§1.2 EDA技术
反射——信号在导体中传输，当布线长度过长，
特性阻抗匹配不当，线路端接不良，都会产生信号的反射，反射引起的反冲可能引起电子系统的逻辑紊乱，同时使时钟上升边缘变坏，降低电子系统的可靠性。
串扰——信号线平行布线，信号波形上升沿、下
降沿陡峭，接地线过长等都将导致信号之间产生耦合串扰，包括同一层和不同层上平行线的相互串扰。即信号通过电感和电容从一条信号线耦合到另一条信号线产生虚假信号。当逻辑电平超过阈值时，就会引起电路的误动作。
49
§1.2 EDA技术
电磁干扰——由于信号的高次谐波使电路板中的
布线成为等效的无线效应而引起干扰。
目前许多数字系统的工作频率超过100MHz，信号的上升沿和下降沿都在1ns以下，同时集成电路的引脚数却不断增加，要求PCB板走线宽度越来越小，走线密度来越密。在这种高速高密度的设计中，连线实际上已具有传输线的特点并极大地影响着整个电路的性能,如延时、传输线阻抗串扰和热噪声等。
50
§1.2 EDA技术
因此，在PCB的布局、布线设计中，必须考虑互连线的 小 大延迟时间控制，平衡传输线限制和平行线网串扰分析控制和端接电阻等，并和物理设计紧密结合。在PCB物理设计完成后进行传输线的延迟、反射和串扰分析，实现PCB设计过程一体化。并对不符合要求的连线进行平移和优化设计，或在互连线邻近位置设置布线障碍标志。
51
§1.2 EDA技术
近年来人们已开始研制有关信号完整性的分析和优化设计软件。例如在布线前，能够分析计算一个高速电路的互连延时，计算信号连线，传输线效应，临界延时路径，预估连线长度并自动确定 大程度保证系统性能的布局。这种预分析能尽早发现并解决布局设计所产生的问题。这类软件还能够对整个布线设计进行筛选，找出其中的关键网络，并对某些指定的关键网络进行深入的分析。例如，能从上千个线网的设计中找出少数可能出问题的网络，并显示出故障或问题所在。然后根据要求进行排序筛选，按降低串话干扰的要求来选择布线路由，或根据定时设计的要求进行布线定位。
52
§1.2 EDA技术
3．PCB的工艺设计方面
例如，为了保证印制板生产精度，尤其在线条宽度小于0.1mm以下时，必需采取线宽补偿方法，弥补在制板过程中由于非平行光线带来的误差。为减少辐射提高安全性，需要对印制线拐角平滑过渡，对布线不均匀区域予以均匀化。此外，如表面安装器件引出线的生产控制以及光绘底片自动验证装置，通过光学方法将光绘底片的图形数据读入计算机，并与EDA的原设计自动进行比较，确保光绘质量等等。
53
§1.2 EDA技术
目前，高效超高密度PCB设计工具，高速高频电路的各种物理模型和软件工具，复杂大型数字电路的功能测试软件工具的研制等都还不够成熟，有待于继续给予完善和提高。
54
§1.2 EDA技术
§1.2.4 面向系统LSI的EDA新技术
1.2.4.1 系统LSI的设计问题
自从集成电路诞生以来，集成电路的集成度一直按约18个月增长一倍的速度发展。今后，单片LSI集成的晶体管数将以亿计，这样规模的集成度，有可能将目前安装在印制电路板上的多个VLSI集成为单一芯片的高功能系统，称为系统LSI或片上系统SoC(System on a chip)。是今后的主流技术。
55
§1.2 EDA技术
实现系统LSI的两个基础技术，一个是高集成化技术，另一个是混载技术。高集成化是实现系统LSI的复杂功能的必要条件，实现高集成化在硬件方面必须解决深亚微米的微细化工艺技术。在软件方面必须解决大规模电路的设计、验证问题。而混载技术是将目前印制电路版上的CPU、存贮器、逻辑电路，甚至模拟电路等各种芯片都集成在单一芯片上。下面将其中有关技术介绍如下：
56
§1.2 EDA技术
1．高集成化技术
高集成化能够达到高性能和低成本，是集成电路一贯追求的目标。但是高集成化和微细化也带来不良的效果。一是消耗功率增大，特别是局部功能过大，会造成局部过热而损坏器件。二是由于布线延迟的增大和布线电流密度过大使得布线可靠性降低，多层布线的成本增加和产生布线互连问题。第三是由于晶体管数目增多所带来的各种复杂问题，上述三方面问题是今后必须研究解决的重要课题：
57
§1.2 EDA技术
(1)低功耗设计
CMOS电路的消耗功率主要是由电容充放电引起的。功耗P与电源电压的平方V2，负载电容C以及工作频率成正比。
P＝f*C* V2 (1.1)因此，降低电源电压是低功耗设计的重要手段。但是，随着电压降低将引起电路的延迟时间增加，因为延迟时间是与电源电压V成反比，但却和晶体管阈值电压VTH成正比的。因此，解决办法可在降低电源电压的同时，将阈值电压也同时下降，以抵消延迟时间的增加。例如，V从3v减至2v的同时，将VTH从0.8V降至0.4V，功耗约可减少一半。
58
§1.2 EDA技术
低功耗设计还可在系统一级采取其他有效方法。例如在系统设计时，如果由高速微处理器用软件实现某一功能，需要较大功率。但是当采用专用硬件电路完成同一功能，可能将功耗大大降低。
另外，与存贮器等混载的系统LSI芯片也能达到低功耗要求。例如，DRAM和处理器分开制作的芯片，接口电路需要消耗较大的功率，而如果将两者混载在一块系统LSI中，可将这部分功耗降低。
59
§1.2 EDA技术
(2)布线问题
高集成化将引起EDA设计成本的大幅度增加，特别是布线成本的增加。例如，布线层数在六层以上，则布线费用将占LSI的研制费用和研制时间的很大一部分。另外，高密度布线引起的互连问题，信号的串扰和延迟时间等都是困难问题。
(3)复杂性引起的问题
解决复杂性问题有两方面：一是采用高抽象度设计，即软件／硬件协同设计。另一个是IP可重用设计技术，即虚拟部件再利用的组合设计方法。这一方面的有关技术将在后面介绍。
60
§1.2 EDA技术
2．混载技术 系统LSI是将原来组装在印刷电路板上的存贮器，逻辑集成电路，模拟集成电路等异种模块混载在一个单片集成芯片中。存贮器混载包括DRAM混载，EPROM混载。其中，存贮器和逻辑电路的亲和性良好，但在与模拟电路混载时，防止逻辑电路产生的噪声影响是其中的关键。另外，混载电路的测试技术和降低测试成本也是重要课题。
由于大规模集成电路微细化工艺技术的进步，根据预测， 小线宽数年后可达0.1um。目前，千万晶体管规模的商用微处理器已制造成功，这种趋势今后10年内将继续发展。根据美国SIA(Semiconductor Industry Association)的技术预测，约10年后，具有10亿晶体管规模集成度的微处理器将能够实现。
61
§1.2 EDA技术
LSI的若干关键技术如表1．1所示。
表1．1 LSI 若干关键技术的发展预测
62
§1.2 EDA技术
但由此产生的问题是，据SIA调查，当 先进的半导体产品的集成度按年增长率58％的比例增加，而设计生产性(设计者1人可能设计的电路规模)却是按年增长率不到21％向上增长，其结果将产生“设计危机”。亦即，设计生产性的提高率赶不
上商用微处理器规模的增大，伴随而来的是开发费用的爆炸性增加，设计遇到很大困难，如表1．2。为回避设计危机，必须研究不同于传统设计方法的新的设计方法。下面介绍其中的IP可重用设计技术和硬件／软件协同设计技术。
63
§1.2 EDA技术
表1．2对EDA设计的投资概况
64
§1.2 EDA技术
1.2.4.2硬件／软件的协同设计
近，在系统LSI的设计方法中，硬件／软件协同设计特别引起注意。协同设计是90年代初提出来的，用来对电子系统中的硬件部分和软件部分进行 优化设计。
65
§1.2 EDA技术
1．传统的系统设计中存在的问题
LSI硬件设计的性能指标中， 重要的有三个，即芯片面积、系统的性能和消耗功率。 芯片面积的大小直接影响系统LSI的硬件成本，主要决定于晶体管数、门数和布线区域的大小。消耗功率与LSI内部发热及部件的局部温升等重要问题有关，特别对于由电池供电的便携式信息处理机和移动通信机，降低消耗功率更是一个重要指标。一般，优化设计是将上述设计指标中的一个，作为目标函数，其他两个作为约束条件，分为面积 小化、性能大化和消耗功率 小化三种问题。
66
§1.2 EDA技术
另外，目前的系统LSI为了达到更高的集成度和降低成本，常将一部分原来由硬件实现的功能，改用软件实现。当考虑更快速度和降低功耗时，又常将原来用软件实现的功能，移到硬件上实现。因此，系统中既有硬件设计问题，又有软件设计问题。如果将传统的VLSI设计方法用于系统LSI设计，有几点困难。
首先，系统LSI是由性质不同的多种类的部件(处理器、存贮器、专用硬件电路等)构成的大规模非均质(heterogeneous)系统，其结果，将个别的各部件分别进行的优化设计不一定能达到全体的 优化。
67
§1.2 EDA技术
其次，传统的LSI设计，设计对象是硬件，不包括软件。单是针对硬件的优化设计也不能达到系统的 优设计。
图1．9是传统的系统设计方法的设计流程。设计人员首先将设计对象所必须具有的功能、分割成用硬件实现部分和用软件实现部分，其作业称为功能分割。功能分割是由精通硬件和软件的系统体系结构设计工程师担任。功能分割的目的是给定设计目标及约束条件，以便进行 优化设计。
68
§1.2 EDA技术 图1．9传统的系统设计方法
69
§1.2 EDA技术
在进行 优化设计时，作为上位设计的功能分割十分重要。因为在设计的下位工程，为保证设计质量，并由于电路的大规模化，设计成本将爆发性增长。尤其是，当设计后发现与原有设计指标不符合，在上位设计时，性能估计误差较大，加上功能检证不完善，使得下位工程需要变更设计和重复返工，设计工时将大大增加。造成设计重复返工的因素有：
(1)功能分割是按设计者的经验及直觉处理的，还不能进行设计性能的高精度的定量估计。因此，难于判断在设计的下位工程中，能否达到设计所要求的功能指标。当不能满足设计要求时，则必须变更上位设计的描述，出现返工。
70
§1.2 EDA技术
(2)上位设计的功能验证不完善，因此，必须等到下位工程完成之后才能将功能方面；的不符合检查出来，并由此修正上位设计的描述，为时已晚。
要解决上述传统设计方法的问题，并削减设计工时，在设计的上位工程必须进行如下处理：
在设计的上位工程，对设计性能指标必须能够精确、优良的估计。
用所得到的设计性能指标的精确估计进行功能分割的设计。
协调硬件描述和软件描述之间的逻辑整合性。并进行命令集级别的高级别的验证和协同设计。如图1．9虚线所示。以便及时发现设计中的缺陷和错误。
71
§1.2 EDA技术
2.理想的协同设计方法
为了克服当前协同设计方法的局限，较为理想的硬件／软件协同设计的要领和流程，如图1．10所示。这种方法具有如下特征：
72
§1.2 EDA技术
1．10理想的硬件／软件协同设计
73
§1.2 EDA技术
(1)作为设计对象的系统，包括软件和硬件都由单一描述语言描述。
(2)采用基于设计品质指标定量估计的 优化算法，对功能分割进行自动分割。
(3)功能分割的结果有三种，包括：CPU描述，专用硬件描述和应用程序的描述等。
(4)由CPU的描述，生成CPU与专用硬件的接口电路的HDL描述。
(5)CPU可从IP库中已有的模型中选取，对特殊的应用场合也可重新设计。
74
§1.2 EDA技术
但现今所研制的协同设计商用软件中，仅能作为功能分割的辅助工具，要做到功能分割自动进行的水平，目前还达不到，还处于研究发展阶段。另外，现在硬件描述语言和应用软件的描述分别为HDL和C语言。今后，采用单一语言描述系统功能的系统级描述语言SHDL，也是重要的研究课题。
75
§1.2 EDA技术
1.2.4.3 IP可重用设计技术
特许的著作权。在这里指系统LSI设计方面具有特别功能的虚拟电路模块，称为宏或虚拟部件(VC)。利用IP来设计系统LSI的原因：一是系统的大规模化和设计周期缩短化的要求，二是由于应用领域的扩展，系统LSI功能的复杂化和多功能化。采用IP重用技术对产品的成功设计和加快产品设计周期具有至关重要的作用。
IP(Intellectual Property)的原意是知识所有权或
76
§1.2 EDA技术
IP重用技术和一般的单个设计技术不同，它包括从设计的标准化和快速化，到技术支援、设计方法、评价环境
其中，虚拟部件(Virtual Component：VC)是指能够作为部件使用的设计信息的总称。包括功能说明，动作描述，HDL描述，测试标准，布图数据和掩膜数据等。它大略可分为如下三种：
(1)硬VC(Hard VC)：例如LSI的版图数据。这种VC可移植性较低。
(2)软VC(Soft VC)；是由VHDL描述的设计数据，与工艺无关，可移植性高，再利用容易。
(3)固件VC(Firm VC)：介于硬VC和软VC之间。
等，是一种综合技术。
77
§1.2 EDA技术
IP的设计者和利用IP进行系统LSI芯片开发的使用者之间的关系如图1．11所示。
图1．11左侧是IP部件设计流程和验证过程。在这个过程中完成各种设计数据和技术文件。而利用IP开发系统LSI的过程如图1．11右侧的设计流程和检证流程。这时，作为IP开发者和IP利用者之间，必须有有关利用IP的规范和接口，称为虚拟接口(Virtual Socket Interface：VSl)。如图1．11中间的VSI。VSI实际上也是一组文件和数据的集合，是在系统LSI设计流程中，VC的设计者将设计数据过渡给VC利用者的各种设计规范。
78
§1.2 EDA技术 图1．11 虚拟接口VSI示意图
79
§1.2 EDA技术
利用IP重用技术的系统LSI设计方法：
利用IP重用技术设计系统LSI的设计工具，目前还处于开发过程中，其工作过程大致如图1．12所示。
80
§1.2 EDA技术 图1.12 基于IP的系统LSI设计步骤
81
§1.2 EDA技术
图1．12(a)是概念设计，包括功能，目标性能及测试环境设计。
图1．12(b)是功能细化设计，包括输入／输出动作，测试数据等。
在功能细化阶段，可从IP数据库中选取适当的IP，利用他人的设计资源。在这个阶段的 后，为保证电路功能，必须进行模拟。
如图1．12c，是系统LSI的体系结构和算法的选定以及软／硬件的分割，包括CPU，存贮器，总线结构以及新功能模块的设计。设计完毕之后，还必须进行全体性能的分析和模拟检证，包括硬件部分和软件部分的模拟。
82
§1.2 EDA技术
如图(1．12d) 工程设计是设计 后步骤，包括从动作描述到寄存器传输级的变换，新功能部件的设计，网表提取以及布图设计，并在设计过程中将相应的IP自动装入。设计完毕后同样必须进行功率损耗的模拟和定时验证，特别是0．25um以下的深亚微米集成电路、动态问题显著，定时验证更为重要。如果功能不满足要求，可替换IP并重复上述设计步骤。
综上所述，基于IP可重用技术的系统LSI设计是通过虚拟接口VSI将IP的虚拟部件VC集成化，并组成系统的方法。可归纳为图1．13的框图，前部是IP的开发并按VSI的规格规范化，后部则是系统芯片的集成，包括系统级的软／硬件混合功能设计和芯片的规划和编译设计。
83
§1.2 EDA技术
由于IP可重用设计方法采取了范围广泛的IP虚拟模块的再利用，以及标准化的接口装配方法，而且所利用的IP都是经过验证完毕的模块，因此，可以使得设计更加方便，达到设计的高效率，开发周期大幅度降低，设计可靠性也大大提高。适用于语音、图像、通信等各种应用领域的系统LSI设计。
目前，基于IP的系统LSI设计工具仍处于开发阶段。其中，IP的设计规范和标淮化问题是一个十分重要的问题。
84
§1.2 EDA技术
涉及的领域包括：
(1)单片的系统LSI内部、VC与VC之间、VC与总线之间的接口标准。
(2)系统级的验证技术，验证方法的标准和定义。
(3)模拟／数字混合设计技术和软件设计的标准化。
(4)IP数据保护的加密技术。
基于IP的设计，以前都是各公司根据独自的设计规则进行。现在为了便于IP的流通和再利用能够容易进行，1996年11月发起成立一个非营利目的的组织VSIA(Virtual Socket Interface alliance).目前已有180个以上的各国大电子公司参加，负责标准的制定和版本的更新，促进IP可重用技术的发展。
85
§1.2 EDA技术
习题与思考题
1．1 试述新一代EDA技术的特点及VHDL语言的优点
1．2 电路模拟中，对大型电路应采取哪些改善措施
1．3 逻辑模拟器中，为什么要用多逻辑值的逻辑模拟
1．4 对高速，离密度印制电路板设计应考虑哪些问题
1．5 简述系统LSI设计的关键技术
1．6 试述硬件／软件协同设计的基本设计方法
1．7 简述基于IP可重用技术的系统DI的设计步骤
1．8 试说明虚拟部件vC和虚拟接口VSI的基本结构和它们之间的关系