ch. 12ch. 12 operational amplifier...

Ch. 12Ch. 12 Operational Amplifier

(OP AMP)(OP-AMP)

Yun SeopYu개요

기호 및 단자

S b l

NC1 8

Symbol

InvertNoninvert

V+Output

NC

V-

Typical Package

Yun SeopYu개요

이상적인 OP-Amp

Zin = ∞; Av = ∞ ;v ;bandwidth = ∞; Zout = 0

실제적인 OP-Amp

Zin = very high (MΩ);Av = very high (~100,000);Z l ( 100 Ω)Zout = very low (<100 Ω)bandwidth = few MHz rangeVout and Iout have limitations

Yun SeopYu개요

간단한 연산 증폭기 구성

차동증폭기(differential amplifier): input stage• Amplification of the difference voltage between the two inputs전압증폭단 (voltage amplfier gain stage): second stage• Class A amplifierC ass a p e• Additional gain• More than one voltage amplifier stage푸쉬-풀 전력증폭기(push-pull power amplifier): output stage푸쉬 풀 전력증폭기(push pull power amplifier): output stage

Yun SeopYu차동 증폭기

연산 증폭기: 두개이상의 차동 증폭단 포함

기본동작

회로 및 기호회로 및 기호


기본동작

가정: Q1≡ Q2, Rc1 = Rc2 Input 1 = Input 2 = 0 V (접지)p p

VBE = VB - VE = -VE = 0.7 V

VE = -0.7 V

EEEEERE R

VR

VVI −−=

−=

7.0IE1 = IE2 = IRE/2

IC1 = IC2 ≈ IRE/2EE RR

VC1 = VC2 = VCC - IC1RC1

Input 2 = 0 V; Input 1 = VB ( > 0)

IREIE1 IE2

VEIC1 ↑ VC1 ↓ VE (= VB – 0.7)

Q2의 VBE (= 0 – VB + 0.7) ↓ IC2↓ VC2 ↑IRE ↓ VC2 ↑

Input 1 = 0 V; Input 2 = VB ( > 0)

IC2 ↑ VC2 ↓ VE (= VB – 0.7)C C

Q1의 VBE (= 0 – VB + 0.7) ↓ IC1 ↓VC1 ↑


신호 동작 모드

단일 입력 (single-ended): 한쪽 입력, 다른쪽 접지



차동 입력 (differential-ended): 서로 다른 두개의 입력



동상 모드

동상 신호 제거( common-mode rejection)잡음 (인접 도선, 60Hz 전력선) 제거



동상신호 제거비 (Common-mode rejection ratio: CMRR):

원하는 신호는 증폭 출력 높은 이득 (수천)원하는 신호는 증폭 출력: 높은 이득 (수천)

잡음은 동상모드 제거 출력 ~ 0 (이득 ~0)

AA ⎟⎞

⎜⎛

dBinAAor

AACMRR

cm

ol

cm

ol⎟⎟⎠

⎞⎜⎜⎝

⎛= log20;

A : 개방루프 전압이득(open loop voltage gain)Aol

차동증폭기 성능 결정의 중요한 기준

CMMR high : good

Aol : 개방루프 전압이득(open-loop voltage gain) ol

CMMR high : good

CMMR low: bad

- 예제 12-1) A = 100 000 A = 0 2 CMRR?- 예제 12-1) Aol = 100,000, Acm = 0.2 CMRR?

;000,50020000,100

===AACMRR ol

( ) dB114)000,500log(20log202.0

=== CMRRCMRRA

dB

cm


Extra Example) Aol = 2,500, CMRR = 30,000

V 500 V 잡음 V 1V 60 HzVin1 = 500μVrms, 잡음 Vcm = 1Vrms 60 Hz

( ) dBCMRRCMRRdB 5.89)30000log(20log20 ===2500A 083.0300002500

===CMRR

AA olcm

ininolout VVAV)0500)(2500(

)( 211

−=−=

μininolout VVAV

)]500(500)[2500()( 211

−−=−=

μμcmincmcmout VAV

)1)(083.0()()(

=

=

rmsV25.1=rmsV5.2

)]()[(=

μμ

rmsmV83))((

=

Yun SeopYu연산 증폭기 파라미터

입력 오프셋 전압(input offset voltage), VOS

이상적인 OP Amp: V 0 V 0이상적인 OP-Amp: Vin = 0 Vout = 0

실질적인 OP-Amp: Vin = 0 Vout ≠ 0

Why ? 공정상의 에러 VBE1 ≠ VBE2 IC1 ≠ IC2 Vout ≠ 0y BE1 BE2 C1 C2 out

입력 오프셋 전압: Vin = VOS ( Vout = 0)


온도 의존성 (input offset voltage drift; IOVD)

ΔV /1°C ( V 온도 의존성)= ΔVOS/1 C ( VBE 온도 의존성)

대개 5 μV/°C ~ 50 μV/°C

높은 Vos 높은 IOVD높은 os 높은 O

입력 바이어스 전류

입력 전류: 베이스 전류 (IB)


입력 임피던스 (input impedance)

차동 입력 임피던스(differential input impedance):

차동 입력 변화에 따라서 변화하는차동 입력 변화에 따라서 변화하는

바이어스 전류 측정하여 결정

동상 입력 임피던스 (common-mode impedance):

동상 입력 변화에 따라 흐르는동상 입력 변화에 따라 흐르는

바이어스 전류 변화 값 측정하여 결정


출력 임피던스: 출력단에서 바라 본 임피던스

최대 출력 전압폭(output voltage swing; Vo(p-p)): 입력 단자에 신호전압최대 출력 전압폭(output voltage swing; Vo(p-p)): 입력 단자에 신 전압인가하였을 때 출력에 클리핑이나 왜곡을 초래하지 않는 입력전압 범위

대개 ±15 V 직류공급전원

- Vo(p-p) = ±13V when RL = 2kΩ

- Vo(p-p) = ±14V when RL = 10kΩ

개방 루프 전압이득 (open-loop voltage-gain) A개방 루프 전압이득 (open-loop voltage-gain), Aol

No feedback의 전압이득

대개 50,000~ 200,000 (매우 높음)


입력 오프셋 전류 (input offset current), IOS이상적인 경우: Vin1 = Vin2 Vout = 0 IC1 = IC2이상적인 경우: Vin1 Vin2 Vout 0 IC1 IC2실질적인 경우: Vin1 = Vin2 Vout ≠ 0 IC1 ≠ IC2IOS = |I1 – I2| (< IBIAS/10 무시가능)

VOS = I1Rin– I2Rin = (I1-I2)Rin

= IOS Rin

Vout(error) = AvVOS = Av IOS Rin

I 변화 온도 변화IOS 변화 온도 변화(보통 온도계수: 0.5 nA/°C )


동상신호 제거비

dBinlog20; ⎟⎟⎠

⎞⎜⎜⎝

⎛=

cm

ol

cm

ol

AAor

AACMRR

슬루율 (slew rate)

계단파 입력 시간에 따른 출력전압의 최대 변화율

⎠⎝ cmcm

연산 증폭기 내부 증폭단의 고주파 응답에 의존

Slew rate = Δvout/Δt [V/μs]Δvout = +Vmax - (-Vmax).


예제 12-2 non-ideal slew rate?

-Δt ;출력하한 90% 출력상한 90 %Δt = 1 μs

- ΔVout = 9 – (-9) = 18 V

Slew rate = Δvout/Δt = 18/1μ = 18 [V/μs]


주파수 응답

접합 캐패시터스에 의해 제한

내부 결합 캐패시터 없음 저주파 응답 (d 특성과 거의 비슷)내부 결합 캐패시터 없음 저주파 응답 (dc 특성과 거의 비슷)

기타

단락 회로 보호 기능: 출력 단락할 때 충격으로부터 회로를 보호

래치업 (latch-up) 방지: 임의의 입력 조건 하에 출력이 한가지 상태에만머무는 것 방지

입력 오프셋 널링(nulling): 입력 = 0 V일 때 외부 전위차계에 의해입력 셋 널링(nulling): 입력 0 V일 때 외부 전위차계에 의해출력전압을 0V로 조정하는 것


파라미터 비교

Aol = 200,000

Yun SeopYuDatasheet - KA741

Yun SeopYuDatasheet - KA741

Aol 200 000ol 200,000

Yun SeopYu부귀환 (negative feedback)

개방 루프 OP-Amp (open-loop OP Amp)

Vout = AolVin

예) Vin = 1mV, Aol= 100,000 OP-Amp 최대 출력 전압

Vout = AolVin = (1m)(100,000) = 100 V (> Vmax)

Vout은 Vmax로 한정

잡음 신호 증폭 매우 큰 출력신호잡음 신호 증폭 매우 큰 출력신호

불안정화 발진 초래


폐 루프 OP-Amp (closed-loop OP-Amp )

장점: 1. 전압 이득 제어

선형 증폭선형 증폭2. 입, 출력 임피던스 제어

↓ ↓Vout ↓ gain ↓


폐 루프 OP-Amp (closed-loop OP-Amp )

Yun SeopYu부귀환 연산 증폭기 구성

비 반전 증폭기(Non-inverting amplifier)

I+

I+ = I- = 0 by reverse-bias

V- ≈ V+ by negative feedback

Vout = Aol (Vin - Vf)

R ⎟⎞

⎜⎛I-

I+

outoutfi

if BVV

RRRV =⎟

⎟⎠

⎞⎜⎜⎝

⎛

+= I+ = I- = 0

Vout = Aol (Vin - BVout)(1+ Aol B) Vout = AolVin

ol

ol

in

out

BAA

VV

+=

1By negative feedback

V+ ≈ V-

i

f

in

outNIcl R

RBV

VA +=≈= 11)( ( BAol>>1)Aol에 무관 전압이득 안정

( )NI(비반전) 페루프 이득

Yun SeopYu비 반전 증폭기 – 예제 12-3

NI(비반전) 페루프 이득 ?

A 에 무관Aol에 무관

Yun SeopYu전압 폴로워 (voltage follower)

111 fout RVA특징: 1 전압 이득 1

0

11)(

=−−<

=+=≈=

f

i

f

in

outNIcl

RRBV

A 1. 전압 이득 ~ 12. 높은 입력 임피던스3. 낮은 출력 임피던스

f

Vout = Vin

완충증폭기(buffer)로 사용

Yun SeopYu반전 증폭기 (inverting amp.)

I+ = I- = 0 by reverse-bias

V- ≈ V+ by negative feedback

If Iin = (Vin - V-)/Ri = Vin/Ri

VirtualGround

V- ≈ V+ = 0 : virtual ground

II Iin = If

in in i in i

If = (V- - Vout)/Rf = -Vout/Rf

I+

I-IinIin IfVin/Ri = -Vout/Rf

fRV

i

f

in

outIcl R

RVVA −==)(

I(반전) 페루프 이득

Aol에 무관전압이득 안정

I(반전) 페루프 이득

예제 12 6정

예제 12-6

Yun SeopYu반전 증폭기 – 예제 12-4

I(비반전) 페루프 이득 Acl(I) = -100 되기 위한 Rf ?

Aol에 무관

ch. 12ch. 12 operational amplifier...

Documents