99

11

55

6677

+

55

+

77

22 3388 77

66

55331111 ++4444

11

11

3-2+1=

?

Chapter 7單載子場效電晶體 (FET)

四技一年級下學期授課教師：任才俊

電子電路與實習

77

22 88 66 55 331111 4444

FET

MEFET

絕緣閘型元件 接面閘型元件

MOSFETEnhancement-Type

(加強型)Depletion-Type

(空乏型) FET

P-Channel P-ChannelP-ChannelN-Channel

N-Channel N-Channel

※ MOSFET: Metal Oxide Semiconductor Field-Effect Transistors

77

22 88 66 55 331111 4444

MOSFET 物理結構N-channel MOSFET 的物理結構，乍看之下與NPN 型 BJT 很相似，但兩者有所不同：

圖 8.4

S D

n p n

SiO2

G

FET 的兩塊 N 型半導體摻雜濃度 (doping concentration) 相同，即 FET是對稱的結構，而 BJT 的 Emitter 摻雜濃度遠高於 Collector 。

中間 p 型半導體並未刻意像 BJT 的Base 一樣做得很薄。

中間 p 型半導體先鍍上一層 SiO2 後再接外部導線，而 BJT 的 Base 則直接接上外部導線。由於 SiO2 是絕緣體無法導電，此為輸入電流為零的關鍵。

77

22 88 66 55 331111 4444

N-channel MOSFET 物理結構MOSFET 與 BJT 在結構上大同小異，而它們真正的不同點在於設計觀念上：

FET 徹底揚棄以 PN 界面控制電流的想法，改以電場控制半導體內自由電子 ( 或電洞 ) 的流動，同樣達到控制電流的結果。 ( 這是場效電晶體名稱的由來。 )

77

22 88 66 55 331111 4444

N-channel MOSFET 物理結構

在 SiO2 絕緣層加上正電壓 (VG) ，當 VG 足夠大時，聚集在 SiO2 絕緣層下方的自由電子濃度將高於電洞濃度，形成一長條位於 P 型半導體內的帶狀 N 型半導體。由於它的形狀類似一條隧道，所以稱為 N 型通道 (N-channel) 。

S D

n p n

VG(+)

n-channel

(a)

77

22 88 66 55 331111 4444

N-channel MOSFET 物理結構

因 VG 吸引而產生的 N 型通道，剛好將原來分離的兩塊 N 型半導體連在一起，成為三塊彼此相連的 N 型半導體。等效上相當於一顆電阻 (R) ：

S D

n p n

VG(+)

n-channelRS Rch RD

(a) (b)

S ch DR R R R

77

22 88 66 55 331111 4444

由於 S 極和 D 極的摻雜濃度很高，並且它們的截面積遠比由感應產生的 N 型通道寬，因此在一般情況下：

在 D 極和 S 極間外加正電壓 (VDS > 0) ，可以預期會有電流 (ID) 由 D 極流向 S 極，其大小為：

chDSch RRRRR 　　 　 　,,

DSD

ch

VI

R

S D

n p n

VG(+)

n-channelRS Rch RD

(a) (b)

77

22 88 66 55 331111 4444

由於 Rch是由 VG感應而生，因此藉 VG改變Rch便可以控制 ID，所以 FET 是一顆名符其實的電壓控制電流元件。

因為輸入端 (G 極 ) 為絕緣層，故 IG = 0 ，使得流入 D 極的電流必定等於流出 S 極的電流，所以 FET 只需考慮一個電流 (ID) ，是 FET 比 BJT 簡單好用的主因。

77

22 88 66 55 331111 4444

在 P 型的基體 (Substrate)上，利用 Doping 產生兩個 n 型區域

接著在兩個 N 型區域之間鍍上 SiO2絕緣層，最後再連上金屬導線。它之所以稱為 N-channel MOSFET 是因為由感應所產生的是 N 型通道

圖 8.6

p-substrate

B

G

n+ n+

DS

Enhancement-type ( 加強型 )N-channel MOSFET

77

22 88 66 55 331111 4444

MOSFET 包括作為連線的金屬 (Metal) ，絕緣層的二氧化矽 (Oxide) 以及作為主體的半導體 (Semiconductor) ，三者組合成為以電場控制電流的電晶體 (FET) 。

三個端點分別稱為閘極(Gate) 、源極 (Source) 和汲極 (Drain) 。 G 極作用好似閘門，用來控制通道；S 極為帶電載子 ( 自由電子 ) 的源頭，而 D 極表示帶電載子流入的端點。

圖 8.6

p-substrate

B

G

n+ n+

DS

77

22 88 66 55 331111 4444

為防止 PN 界面處於導通狀態，所以 P 型 substrate 必須接電路的最低電位，就能專注在 S 、 D 、 G 三個端點上，而忽略 substrate 。

p-substrate

B

G

n+ n+

DS

77

22 88 66 55 331111 4444

右圖是 n-channel MOSFET的電路符號。實際上 D 極和 S 極結構完全相同，區分的方式是載子流出者為 S極，而流入者為 D 極。由於 n-channel FET 的載子是電子，而電子從低電位流到高電位，所以接高電位的是 D 極，接低電位的是S 極。

G

D

S

G

S

B

D

77

22 88 66 55 331111 4444

截止模式 (Cutoff mode) VGS < Vt, Vt > 0

當 VGS 很小時無法產生通道，此時 channel 處於關閉 (OFF) 狀態。當 VGS 大於臨界電壓 (threshold voltage)Vt， channel 才由關閉狀態進入導通 (ON) 。 當 VGS<Vt， ID =0

三極模式 (Triode mode) VGS > Vt ， VDS < VGS Vt

channel 導通，等效上像一顆電阻，其阻值與 VGS有關，然而真正決定 Rch的是 VGS Vt 而非 VGS。

77

22 88 66 55 331111 4444

ID隨 (VGS Vt ) 及 VDS上升而增加。

ID與 VDS及 Vt的關係如下：

k 與自由電子的移動率 (mobility) μn 及 channel的實際結構有關：

22( )D GS t DS DSI k V V V V

2n oxC W

kL

※Cox 為 SiO2 絕緣層與 channel 所形成之單位面積電容量

77

22 88 66 55 331111 4444

飽和模式 (Saturation mode) VGS >Vt ， VDS VGS Vt

pinch-off 發生， ID不再隨 VDS上升而增加。 I

D只和 (VGS Vt ) 有關而和 VDS無關。將 VDS = VGS Vt 代入便得到 saturation mode的電流： ID = k(VGS Vt )2

S

VGS

n p n

VDSVGS, eff

pinch-off ( 夾止 ) 發生

77

22 88 66 55 331111 4444

n 型半導體當 VGS < Vt ， ID = 0 ， FET 處於 cutoff mode

當 VGS > Vt 且 VDS < VGS－ V

t 時， FET 處於 triode mode ，ID 隨 VDS 上升而增加

當 VDS VGS－ Vt ， FET 處於 saturation mode ， ID 保持定值不再隨 VDS 改變。

saturation mode

cutoff mode

VDS

VGS－ Vt

triode mode

ID

77

22 88 66 55 331111 4444

Depletion-type 與 Enhancement-type N-channel MOSFET 的結構完全相同，只是在製作時事先在 P 型 substrate 中植入自由電子形成一個 n-channel ，使得在 VGS = 0V時 channel已經呈導通狀態。

n p n

Depletion-type ( 空乏型 ) N-channel MOSFET

77

22 88 66 55 331111 4444

Depletion-type 等 效上是將 enhancement-type n-channel MOSFET 的 Vt　由正電壓改變成負電壓，其他所有特性皆相同。

VGS,eff = VGS Vt = VGS + | Vt | G

S

B

D

G

D

S

77

22 88 66 55 331111 4444

Juction-FET另一種 FET 利用 PN-junction 在反向偏壓時產生空乏區 (Depletion region) 的特性來控制 channel的導電性，稱為 Junction-FET(JFET) 。

D

G p p

S

G

S

D

G

S

D

N-ChannelP-Channel

77

22 88 66 55 331111 4444

當 VGS = 0 時， channel 處於導通狀態，和 depletion-type MOSFET 相同。當 VGS < 0 ，如下圖， PN-junction 的 depletion region範圍增加，造成 channel 寬度縮小， Rch 因而增加，當 VGS 低於一臨界電壓 Vt (負值 ) 時， channel 完全關閉，此時 JFET 進入 cutoff 狀態，特性又和 depletion-type MOSFET 相同。

雖然 JFET 和 depletion-type MOSFET基本結構及工作原理不同，但特性卻完全相同，它們的 Vt同為負值。

Depletion region

VGS

+

p p

VDS

+

ID

77

22 88 66 55 331111 4444

P-channel MOSFET

就像 BJT 有 NPN 與 PNP 電晶體一樣， P-channel FET 結構與 N-channel FET 類似，差別在於載子是電洞而非自由電子。

實用上以 N-channel FET 為主。但因為 P-channel FET 的特性與 N-channel MOSFET 剛好有互補關係，在許多應用上發揮很大的功效，例如有名的CMOS(Complementary MOS) 電路即巧妙利用它們的互補特性，成為應用非常廣泛的電路結構。

77

22 88 66 55 331111 4444

p-channel MOSFET 的物理結構是在 N 型基體上製作兩塊 P 型半導體，它們的摻雜濃度相同且濃度很高 (P+) 。兩塊 P 型半導體分別作為 S 極和 D 極，而它們之間的 n 型半導體先鍍上 SiO2 後再接外部導線作為 G 極，結構與 N-channel MOSFET 類似。

圖 8.15

n-substrate

B

G

p+ p+

DS

77

22 88 66 55 331111 4444

G 極加上負電壓 (VGS < 0) ，當 VGS 的負電壓足夠大時，聚集在 SiO2 絕緣層下方的電洞濃度將高於自由電子濃度，形成一長條 P 型通道。p-channel MOSFET 同樣利用 VGS 控制通道電阻以控制電流 (ID) ，工作原理與 N-channel MOSFET 相似，只是載子不同而已。圖 8.15

n-substrate

B

G

p+ p+

DS

77

22 88 66 55 331111 4444

右 圖 是 Enhancement-type P-channel MOSFET 的電路符號。

同樣定義載子 ( 電洞 ) 流出者為 S(Source) 極，而流入者為 D(Drain) 極。接高電位的是 S 極，接低電位的是 D 極。

G

S

D

G

S

B

D

77

22 88 66 55 331111 4444

在討論 P-channel MOSFET 的特性時，和 N-channel MOSFET 一樣只需考慮兩個電壓及一個電流。由於通常 S 極的電位最高，所以我們選擇(VSG ， VSD ， ID) 作為元件參數，其中 ID 的方向由 S 極流向 D 極。下圖利用 VSG 控制 channel 導通電阻，再觀察 VSD與 ID的關係，所得結果便是元件特性。

VSG

VSD

+

+

G

S

D

77

22 88 66 55 331111 4444

截止模式 (cutoff mode) VSG－ Vt < 0

ID = 0

三極模式 (triode mode) VSG － Vt 0 且 VSD < VSG,－ Vt

ID隨 VSD和 (VSG－ Vt ) 上升而增加 。 2(2( ) )D SG t SD SDI k V V V V

2p oxC W

kL

77

22 88 66 55 331111 4444

飽和模式 (saturation mode)VSG － Vt 0 且 VSD VSG － Vt

ID不隨 VSD改變而達到飽和狀態。將 VSD = VSG － Vt代入即可得到飽和電流：

P-channel MOSFET 同樣有 depletion-type 及 JFET ，差別只是它們的 Vt 為正值，除此之外所有 enhancement-type 的方程式皆適用於 depletion-type MOSFET 及 JFET 。

ID = k (VSG － Vt )2

77

22 88 66 55 331111 4444

例一 在以下情況求 VD。 (1)VG= 1V ； (2) VG= 3V ； (3) VG= 5V 。

2

(2) FET on

Assume at satuation mode

( ) 1mA

5V

5V

FET is at satuation mode.

GS t

D GS t

D DD D D

DS D GS t

V V

I k V V

V V I R

V V V V

VG

RD5K

VDD = 10V

22V, 1mA/VtV k

(1) cutoff mode, 0A

10GS t D

D DD D D

V V I

V V I R V

2

(3) FET on

Assume FET is at satuation mode

( ) 9mA

35V

35V

FET is not at satuation mode.

FET is at triode mode

2( )

GS t

D GS t

D DD D D

DS D GS t

D GS t DS

V V

I k V V

V V I R

V V V V

I k V V V

2

2

2

2

6

10 30 5

10 31 5 0

0.34V

5.85V

Wrong!

DS

D D

D DD D D D D

D D

D DS D GS t

V

V V

V V I R V V

V V

V V V V V

77

22 88 66 55 331111 4444

例二 在以下情況求 VD。 (1)VG= 1V ； (2) VG= 5V ； (3) VG= 10V 。

VG

RD5K

VDD = 10V

RS2K

2 2

2

(2) FET on

Assume at satuation mode

( ) (5 )

1mA (5 )

2.25mA

If 2.25mA, 0.

1mA, 5

GS t

D GS t S t

D S t D

D GS t

D D DD D D

V V

I k V V k V V

k I R V I

I V V

I V V I R V

(1) cutoff mode,

0A, 10GS t

D D DD D D

V V

I V V I R V

2

2

2

2

(3) FET on

Assume FET is at triode mode

2( )

2( )

2(10 )

21 13 60 0

7.2V1.4mA

GS t

D GS t DS DS

G S t DS DS

D S t DS DS

DS DD D D D S

D D

GS

D

V V

I k V V V V

k V V V V V

k I R V V V

V V I R I R

I I

V

I

>

0.2V

2.02mA Wrong!

3V

t

DS GS t

D DD D D

V

V V V

V V I R

77

22 88 66 55 331111 4444

例三 (1) 若 RD=4KΩ ， VG=6V ，請設計 RS 使 FET工作在 saturation mode 且 ID=1mA 。

(2) 若 VG=5V ，請設計 RS和RD 使得 FET工作在 saturation mode ，且 ID=1mA ， VD=6V 。

圖 E8.3

VG

RD

VDD = 12V

RS

2

2

(1) ( ) 3V ( >0)

3k

(2) ( ) 3V ( >0)

2k

6k

D GS t GS GS t

GS G S G D S S

D GS t GS GS t

GS G S G D S S

D DD D D D

I k V V V V V

V V V V I R R

I k V V V V V

V V V V I R R

V V I R R

77

22 88 66 55 331111 4444

例四 (1) 若 RS=1.5KΩ ， RD=2k

Ω ，求 ID。 (2) 請設計 RS 和 RD 使得 F

ET工作在 saturation mode且 ID=1mA ， VD=−4V 。

RS

+10V

RD

10V

2 2

(1)Assume FET is at saturation mode

( ) (10 )

4mA 0, (10V ) ( 10V+ )

6V> 2V

7.1mA 0, Wro

D SG t D S t

SG t SD S D D S D D

D SG t

SG t

I k V V k I R V

V V V V V I R I R

I V V

V V

2

ng!

(2) ( ) 3V ( >0)

10V 7k

10V 6k

D SG t SG S SG t

S D S S

D D D D

I k V V V V V V

V I R R

V I R R

77

22 88 66 55 331111 4444

例五 如右圖電路，求 ID。 RS

+10V

RD

3K

4K

22

(1)Assume FET is at saturation mode

( ) (10 )

1mA 0,

(10V )

3V> 1V

1.3mA 0

D SG t D S D D t

SG t

SD S D D S D D

DSG t

SG t

I k V V k I R I R V

V V

V V V I R I RI

V V

V V

, Wrong!

77

22 88 66 55 331111 4444

例六 請設計電阻值使得 FE

T 工作在 saturation mode且 ID=1mA ， VS=3V ， VD

=8V 。

圖 E8.6

RD

VDD = 12V

RS

R1

R2

2

2

1 2

1 2

(1) ( )

6V ( >0)

3k

4k

D GS t

G DD GS t

S D S S

D DD D D S

I k V V

RV V V V

R R

R R

V I R R

V V I R R

77

22 88 66 55 331111 4444

例七 請設計電阻值使 Q1 、 Q2皆工作在 saturation mode 並且得到以下偏壓： ID1=1mA ， VS1=10V ， VD1=4V ， ID2=16mA 。

圖 E8.7

RS1

VDD = 18V

RS2

R1

R2RD1

Q1

Q2

21 1

21 1

1 2

1 2

1 1 1 1

1 1 1 1

2 2 22 2 2 2 1 2 2

2 2

(1) ( )

7V ( >0)

7 11

4k

8k

( ) ( ) ( )

0.25k ( >0)

D SG t

G DD SG t

D D D D

S DD D S S

D GS t G S t S D S t

S GS t

I k V V

RV V V V

R R

R R

V I R R

V V I R R

I k V V k V V V k V I R V

R V V

77

22 88 66 55 331111 4444

總結

FET 有三個工作模式，在 saturation mode 的特性為：

上式表明 ID 和 (VGS Vt)呈平方關係，而不是理想的線性關係， 因此 FET 有時被稱為平方律元件 (square-law device) 。

當信號變動很小時， ΔID與 ΔVGS呈線性關係，其比例常數為 gm：

上式表示在小信號時，其輸出電流和輸入電壓變動呈理想的線性關係，特性與 BJT 相同。

ID = k(VGS Vt)2

2DDm

GS

dIg kI

dV 　

77

22 88 66 55 331111 4444

由於 SiO2絕緣層的緣故，使得 FET 的輸入電阻趨近無限大，是其先天的優點。

BJT 似乎要被淘汰出局了？答案是未必，原因是 BJT 的 gm通常遠比 FET 大，在相同的偏壓電流下有較大增益，所以能彌補輸入電阻不大的缺點。

BJT 與 FET 的特性，前者在 active mode ，後者在 saturation mode ，特性近似於理想的三端元件，故被廣泛用來作為放大器。

77

22 88 66 55 331111 4444

開關電路 FET本身是一個很好的開關元件

以 N-channel MOSFET 為例：

當 VGS Vt ， channel 處於截止狀態， ID = 0 ，相對於開關處於開 (open) 的狀態。

當 VGS > Vt ， channel 處於導通狀態， ID 0 ，相對於開關處於關 (close) 的狀態。

D

S

G

77

22 88 66 55 331111 4444

設計範例 A ：設計一個警示電路，在正常情況下，偵測器輸出電壓 Vx = 0V ，而當有人侵入時 Vx = 5V 。於是我們設計下圖的警示電路，其中 RD用來決定 LED 導通時的電流 (對應 LED 的亮度 ) 。

VX

RD

+6V

當 Vx = 0V， FET處於 cutoff mode， ID = 0， LED不發光，表示無人侵入。

當 Vx = 5V， FET工作於 triode mode ， ID 0 ， LED發光。

77

22 88 66 55 331111 4444

FET 與 BJT開關電路的異同：

+6V

RC

LED

RBVx

VX

RD

+6V

BJT：

FET：

1. BJT 利用 cutoff mode 及 saturation mode 對應開關“ open” 及“ close” 兩個狀態，而 FET 則以 cutoff mode 及 triode mode 對應。

2. FET 的電路比 BJT 少一顆電阻 (R

B) ，結構較簡單。

3. 因為 BJT 工作在 saturation mode 時， VBE = 0.7V ， VCE(sat) = 0.2V ，所以在電壓電流計算上較簡單。反之 FET 通常需要解一元二次方程式，運算上較複雜。

77

22 88 66 55 331111 4444

設計範例 B設計另一個開關電路，功能是作為電源供應器(power supply) 的保護電路。當電源供應器輸出電流太大時，必須有一個保護電路能自動切斷電流，以免其內部元件因電流太大而燒燬。

power supply

VCCRsense Q2 Io

VG2

Q1

RC

Load

其中 Q1是小功率的 PNP型電晶體，而 Q2 是大功率的 P-channel MOSFET。

此處之所以採用 pnp型電晶體和 P-channel MOSFET，是因為電路結構上不適合 NPN型電晶體和 N-channel MOSFET。

77

22 88 66 55 331111 4444

輸出電流 Io不大，所以讓 Q1處於 cutoff mode ：

故 IC1 = 0 ，此時

所以 VSG2 = VDD >> | Vt | ，此時 Q2工作於 triode mode ，因此：

即輸出電壓幾乎不受外加保護電路的影響。

1 ( 0.5 )EB o sense cut inV I R V V

2 1

2

2 2 2

0G C C

S CC o sense CC

SG S G CC

V I R

V V I R V

V V V V

2 2o S SD CCV V V V

保護電路在正常情況下：

77

22 88 66 55 331111 4444

保護電路在特殊情況下：

由以上可知保護電路是利用 Rsense 偵測輸出電流 Io ，當 Io 太大時啟動 Q1 ，再利用 IC1 控制Q2 將輸出端與電源供應器切斷，達到保護的目的。

Io過大時 (例如不慎將輸出端接地 ) ，此時 ( 忽略 I

B1)

使得 Q1 導通，所以 VG2 = IC1RC 電壓上升而 VSG2 下降。若電路適當設計的話可以使 VSG2 < |Vt| ，則 Q2

進入 cutoff mode 強迫輸出電流 Io = 0 ，自動達到保護電路的目的。

1EB o sense cut inV I R V

77

22 88 66 55 331111 4444

理想的放大器元件是一個能以電壓控制電流的元件。在 FET 的三個工作模式中，在 triode mode 及 saturation mode ，我們都能以電壓 (V

GS) 控制電流 (ID) ，問題是哪一個模式比較適合作為放大器？ ( 以 N-channel MOSFET 為例 )

G

D

S

77

22 88 66 55 331111 4444

當 FET工作於 triode mode 時，其 V-I 關係為：

在此模式下， ID除隨 VGS改變外也受 VDS影響，而通常 VDS又隨 ID變動而改變。因此 ID

的關係很複雜，若應用在放大電路上將造成信號失真 。

2,

,

(2 )D GS eff DS DS

GS eff GS t

I k V V V

V V V

77

22 88 66 55 331111 4444

當 FET 工作於 saturation mode 時，其 V-I關係為：

在此模式下 ID 只隨 VGS 改變，特性與理想的電壓控制電流元件類似，差別在於 ID 與(VGS－ Vt)呈平方而非簡單的線性關係。

2( )D GS tI k V V

77

22 88 66 55 331111 4444

在小信號變動的情況下， ID 與 VGS 的關係為：

因此在小信號情況下， ID的變動與 VGS的變動呈線性關係，而比例常數 gm由元件特性 (k) 及偏壓電流 (ID)共同決定，因此 saturation mode 是最適合放大器的工作模式。

,2 2D DGS eff D m

GS GS

D m GS

I dIk V kI g

V dV

I g V

77

22 88 66 55 331111 4444

CS放大器Step 1 ： G 極偏壓 R1 、 R2 設定 VG ，因為 IG = 0 ，

故：

所以適當選擇 R1 、 R2 便能得到所要的 G 極偏壓。

由於不像 BJT 需考慮 IB 的影響，通常選擇 M 級的大電阻以增加放大器的輸入電阻，是 FET 優於 BJT 之處。

2

1 2G DD

RV V

R R

R1

VDD

R2

ID

77

22 88 66 55 331111 4444

CS放大器Step 2 ：加入 RS

1. RS 穩定增益並設定 ID ：加入 RS 之後，當 ID 因溫度變化而下降時， S 極偏壓 VS 隨之下降而 VGS 自動上升 ( 因為 VG 保持不變 ) ，結果造成 ID 增加， 反之亦然；因此 RS 能使 ID 自動保持穩定，增益也隨之穩定。

2. 決定偏壓電流 ID ：

給定 VG 的情況下， RS 直接決定 I

D 。

R1

VDD

R2

ID

RS

2( )D GS tI k V V

GS G D SV V I R

77

22 88 66 55 331111 4444

CS放大器Step 3 ：加入 RD

R1

VDD

R2

RD

RS

RD 將電流轉成電壓變動並設定 VD ：

1. 將電流轉換成電壓變動，才達成放大的作用。

2. 決定 D 極偏壓 (VD) ：

在給定 ID 的情況下， RD 直接決定VD ，所以 VD 和 RD 有很大關係。

D DD D DV V I R

77

22 88 66 55 331111 4444

CS放大器Step 4 ：直流偏壓設計 ID通常選擇 mA範圍的電流，而端電壓方面並沒有特別法則可依循，不過對於初學者一般建議選擇：

當信號被放大時，輸出信號以 VD為中心上下擺動，其擺動範圍的上限是 VDD(超過的話會造成嚴重失真 ) ，下限則是 VG Vt

( 當 VDS = VGS Vt 即 VD = VG Vt時， FET 進入 triode 模式，同樣造成失真 ) 。因此 VD 的最佳選擇是在上限和下限的中點，即：

3DD

S

VV

( )

2DD G t

D

V V VV

77

22 88 66 55 331111 4444

CS放大器Step 5 ：加上電容

VDD

RDR1

CD Vo

CG

Vi R2 RS CS

RL

藕合電容 (CG) ：以免 VG 受輸入信號源的影響。

藕合電容 (CD) ：以免 VD 受負載的影響。

旁路電容 (CS) ：由於 RS 會大幅降低增益，所以在 S 極加上 CS 以消除 RS 的影響。

由於 S 極電容 (CS) 的緣故，對小信號而言 S 極相當於交流接地，故名為共源極放大器 (Common Source amplifier, CS 放大器 )

77

22 88 66 55 331111 4444

CG放大器

VDD

RDR1

Vo

R2 RS

CS RL

Vi

CD

1. 將信號由 S 極輸入並將 G 極電壓 (VG) 保持不變，同樣可以達到變化 VGS 的目的。

2. CG 作為旁路電容以保持 VG 不變及 CS 為輸入藕合電容外，其餘偏壓電路皆與 CS 放大器相同。

3. 由於 CG 的緣故，對小信號而言G 極相當於交流接地，故名為共閘極放大器 (Common Gate a

mplifier, CG 放大器 ) 。 C

G

77

22 88 66 55 331111 4444

CG放大器的直流偏壓設計與 CS放大器相同，因此 CS放大器的設計方法可直接用於 CG放大器，但 兩 者 交 流 特 性 有 所 不 同 ：

由於 S 極的輸入電阻遠比 G 極小，所以 CG放大器的輸入電阻 (Rin) 遠比 CS放大器小。

當 S 極輸入信號電壓上升時， ID下降造成 D 極電壓上升，所以 CG放大器的輸出信號與輸入信號同相，而 CS放大器則反相。

CG放大器的高頻響應較佳。

77

22 88 66 55 331111 4444

CD放大器

VDD

R1

Vo

CG

R2 RS

CS

RLVi

1. 和 CS 放大器同樣由 G 極輸入信號，差別在於輸出端改在 S極而不在 D 極，由於輸出在 S極， RD 完全沒有作用所以將D 極接至 VDD 。

2. CS 則為藕合電容以免 RL 影響S 極偏壓 。

3. 由於 D 極接到 VDD ，對交流信號而言相當於接地，故稱為共汲極放大器 (Common Drai

n amplifier, CD 放大器 ) 。

77

22 88 66 55 331111 4444

CD放大器電壓增益小於 1 ，作用在於推動需要大電流的負載。由於 CD放大器的輸入通常是大信號而非小信號，其偏壓設計與 CS/CG放大器不同，通常 ID較大以避免信號失真。

77

22 88 66 55 331111 4444

以上 CS 、 CG 及 CD 三種 FET放大器剛好對應 BJT 的 CE 、 CB 及 CC放大器，它們不僅有相同的偏壓電路，同時特性也類似。只要先清楚 CE放大器的偏壓電路及工作原理，之後 CB 及 CC放大器自然容易理解，而 CS 、 CG 及 CD放大器也是它們的自然衍生，當然不難領會。

77

22 88 66 55 331111 4444

IC放大器 1. 在現代積體電路 (Integrated Circ

uit, IC) 製作中，由於大電阻所佔的面積遠比電晶體大，所以設計上會儘量利用電晶體取代電阻的功能。

2. 左圖是一個積體電路 CS 放大器的簡化電路圖，它利用一個電流源取代放大器的 RD 。因為電流源的輸出電流很穩定，故可以直接將 S 極接地以省略 RS 及 CS 。另外由於電流源的輸出電阻很大( 等於很大的 RD) ，故能獲致非常高的增益。

VDD

I

Vo

Vi

77

22 88 66 55 331111 4444

小信號分析小信號模型在小信號情況下，

因此

2 ( ) 2D DGS t D m

GS GS

I dIk V V kI g

V dV

2m Dg kI

D m GS d m gsI g V i g v

77

22 88 66 55 331111 4444

在 saturation mode 中，通常假定 ID 與 VDS 無關，但實際上 ID仍受 VDS影響，只是影響很小故予以忽略。這個特性與 BJT 的 Early effect 類似，稱為 channel modulation effect ；所以 ID在 saturation mode

的完整表示式為：

其中 VA是一個大電壓，是由元件結構所決定的參數。由於 VA很大，所以通常忽略 channel modulatio

n effect 。 [註：有些教科書以 = 1/VA 描述這個效應。 ]

)V

V1()V(kI

A

DS2eff,GSD

77

22 88 66 55 331111 4444

將 channel modulation effect 考慮之後：

因此

表示 vds和 id 類似一顆為 ro電阻的關係。

2,( ) 1GS effD D D

DS DS A A o

k VI I I

V V V V r

Ao

D

Vr

I

DS o D ds o dV r I v r i

77

22 88 66 55 331111 4444

FET 小信號等效模型 1. 輸入端為斷路 (open) 狀態，

電流源表示 id 與 vgs 的關係，而 ro 則是由 channel modul

ation effect 造成的。

2. 在相同的偏壓電流下， FET 的 gm 遠比 BJT 小，此為BJT 優於 FET 之處，但 FET 輸入電阻趨近於無窮大的特性卻是 BJT 所不及。

3. ro 通常很大，在簡化的分析裡常忽略不計。

G D

rogmvgsvgs

+

S

77

22 88 66 55 331111 4444

CS放大器小信號等效電路

R1 R2vgs

+

gmvgs ro RD

+

Rin vin Avovin

Ro

+

1. 左上圖為 CS 放大器的小信號等效電路 ( 不含信號源及負載 ) ，其中所有電容皆視為短路。

2. 左下圖為 CS 放大器等效電路，其中 Rin 為放大器的輸入電阻， Avo 為開路增益( 即輸出端不接任何負載時的增益 ) ， Ro 為輸出電阻。

77

22 88 66 55 331111 4444

CS放大器小信號等效電路：輸入電阻 Rin

開路增益 Avo

輸出電阻 Ro

1 21 2

1 2

//in

R RR R R

R R

( // )vo m D oA g R r

//o D oR R r

77

22 88 66 55 331111 4444

CS放大器小信號等效電路：在 Rin 方面，由於 CS 放大器的 R1 、 R2 通常很大 (M

級 ) ， 因此它的 Rin遠大於 CE放大器 (K 級 ) ，這是CS放大器的優點。

在增益方面，由於相同偏壓電流下 FET 的 gm 比 BJT 小，所以 CS放大器的 Avo 小於 CE放大器，這是 CS放大器的缺點

在 Ro方面， CS 和 CE放大器大致相同。

77

22 88 66 55 331111 4444

有了等效電路之後，在實際信號源及負載的分析就變得很簡單。

+

Avovin

Ro vo

RLvinRin

Ra

va

+

其中 Ra 為信號源電阻，RL 為負載。由於 Ra 導致放大器「真正看到」的信號不是 va 而是 vin 。

77

22 88 66 55 331111 4444

放大器等效電路加上信號源及負載：

Vin

輸出端 VO

整體增益 Av

inin a

a in

Rv v

R R

Lo vo in

o L

Rv A v

R R

o in Lv vo

a a in o L

v R RA A

v R R R R

77

22 88 66 55 331111 4444

VDD

RDR1

CD Vo

CG

Vi R2 RS CS

RL

1 2

1 2

1 2

1 2

( // )( 1)( // // )

( // )

( // )( )( // )

( // ) ( // )

gso d ov

i i gs d

m o D Li

Lm o D

i o D L

vv i vA

v v v i

R Rg r R R

R R R

R R Rg r R

R R R r R R

R1 R2vgs

+

gmvgs ro RD RLVi

Ri

idVo

77

22 88 66 55 331111 4444

CG放大器

CG放大器和 CS放大器主要差別在於 Rin大幅降低，因此造成增益下降。不過由於 CG放大器的高頻響應比 CS放大器好，所以常用在高頻放大器。

CG放大器很少單獨使用，通常都搭配 CS放大器形成著名的 cascode放大器，以得到高增益及良好的高頻響應。

77

22 88 66 55 331111 4444

CG

VDD

RDR1

Vo

R2 RS

CS RL

Vi

CD

Neglect

1//

( // )

o

O D

i Sm

vo m D

gso d ov m D L

i i gs d

r

Z R

Z Rg

A g R

vv i vA g R R

v v v i

R1 R2vgs

+

gmvgs ro RD RL

Vi

Void

Zo

RS

Zi

77

22 88 66 55 331111 4444

VDD

R1

Vo

CG

R2 RS

CS

RLVi

CD放大器

ViR1 R2

vgs

+

gmvgs ro

RS RL

Ri

id

Vo

Zi

Zo

77

22 88 66 55 331111 4444

1 2

1 2

1 2

1 2

1 2

1// // , //

( // )1

1 ( // )

( // )//1( // ) 1 ( // ) // //

// 1 ( // // // )

( // )

O o S im

m S ovo

m S o

o m S o Lv

i i m S oo S L

m

m o S Li m

Z r R Z R Rg

g R rA

g R r

v g R rR R RA

v R R R g R r r R Rg

R Rg r R R

R R R g

ViR1 R2

vgs

+

gmvgs ro

RS RL

Ri

id

Vo

Zi

Zo

77

22 88 66 55 331111 4444

FET類比開關

理想的類比開關 (Analog Switch, AS)

Vi Vo

Vcontrol

AS

RL

1. 當控制電壓 Vcontrol = VL( 低電位 )

時，開關 open ，完全將輸入信號和輸出端隔絕，此時：

2. 當 Vcontrol = VH( 高電位 ) 時，開關close ， AS 像一條金屬導線 ( 阻抗為零 ) 將輸入信號引導至輸出端使得：

0oV

o iV V

77

22 88 66 55 331111 4444

BJT vs. FET BJT 利用 VBE可以控制 IC，是一個電壓控制電流元件

ViVo

Vcontrol

RL

1. 當 Vcontrol = 0V 時， BJT 在 cutof

f mode ， IE = 0 ， Vo = 0 ，和理想 AS 在 “ open” 時的特性相同。

2. 當 Vcontrol = VH ( 例： VH = 5V) ，BJT 處於導通狀態，此時視 Vi

的大小，可能工作在 active mode 或 saturation mode 。但不管工作在哪一個 mode ，其 VBE

幾乎等於定值，即： )(3.4

)(7.0

)(

)(

VVVV

VV

ONBEHo

ONBE

77

22 88 66 55 331111 4444

BJT vs. FET由於 AS 在 close 的狀態下，必須 Vo Vi 。但由於 BJT 的元件特性使然， Vo卻只和 Vcontrol 有關，所以 BJT 只好淘汰出局了。

77

22 88 66 55 331111 4444

BJT vs. FET以 n-channel MOSFET 為例，以 G 極作為控制端，將信號由 D 極送入，而負載接於 S 極

Vi Vo

RL

Vcontrol

1. 當 Vcontrol = VL 時， FET 處於cutoff mode ， ID = 0 ， Vo = 0 ，和理想的 AS 在 “ open” 時的特性相同。

2. 當 Vcontrol = VH ，且 VH > Vt

(臨界電壓 ) ， FET 處於導通狀態。我們知道 FET 在導通狀態時可能工作在 triode

或 saturation mode 。

77

22 88 66 55 331111 4444

當 FET工作在 saturation mode 時，其 V-I 關係為：

即 ID不隨輸入電壓 (Vi = VD) 而改變。則

故 Vo與 Vi無關，不能作為 AS 。

ID = k(VGS Vt )2

o D LV I R

77

22 88 66 55 331111 4444

FET工作於 triode mode ，其 V-I 關係為：

ID 隨 VDS 上升而增加， FET 等效上近似一顆電阻 (RON) ：

當 (VG Vt)>> VD， RON的電阻值很小，則

2[2( ) ]D GS t DS DSI k V V V V

1 1( )

2 [ ]D

ONDS G t D

dIR

dV k V V V

ifLo i i L ON

L ON

RV V V R R

R R

　

77

22 88 66 55 331111 4444

FET工作於 triode mode

RON

VoVi

RL

在 (VG Vt)>> VD 的情況下，RON 的電阻值很小。由等效電路得知，

ifLo i i L ON

L ON

RV V V R R

R R

　

由於 RL >> RON 的情況很容易成立，使得 FET

近似理想 AS 的特性。所以在 (VG Vt)>> VD 的條件下， triode mode 是適合 AS 的工作模式。

77

22 88 66 55 331111 4444

NMOS 類比開關

Vi Vo

RL

Vcontrol

1. 當 VG = VL ， FET 處於 cutoff

mode ，若輸入信號電壓太低，使得 VGS > Vt ，則 FET 會導通，造成 Vo 隨 Vi 變動。故使用時必須確定 Vi 的最小值 (Vmin) ：

2. 當 VG =VH ， FET 處於 triode

mode ，必須確定 Vi 的最大值(Vmax)仍不會使 FET進入 cutof

f mode ，即：

mint LV V V

maxGS H tV V V V

77

22 88 66 55 331111 4444

例題 6.

Vi Vo

RL

Vcontrol

假設輸入類比信號的振幅在 5V 之內，且所用 n-channel MOSFET的 Vt = 2V 。在此情況下控制電壓的 VH 及 VL

應如何設定？

max

min

7V

3VH t H

L t L

V V V V

V V V V

77

22 88 66 55 331111 4444

CMOS 類比開關

Vn

Vo

RL

Vp

Vi

1. 利用 N-channel 和 P-channel MOSFET互補的特性，以製作一個 RON 幾乎不隨輸入信號改變的 AS 。

2. 控制電壓 Vn 及 Vp分別控制 N-c

hannel 和 P-channel MOSFET ，而兩者永遠處於不同電位，即(Vn = VH ， Vp = VL)或 (Vn = VL ，Vp = VH) 。

3. 假設輸入類比信號的振幅在 5V 之內，且所用的 N-channel MOSFET 的 Vt = 2V 而 P-chann

el MOSFET 的 Vt = 2V 。

77

22 88 66 55 331111 4444

CMOS 類比開關 當 Vn = VL = 5V 且 Vp = VH = 5V ，不管 Vi 的大小 (5V至 5V) 兩顆 FET皆處於截止狀態，對應開關的 “ open” 狀態。

當 Vn = 5V 且 Vp = 5V 時，(1) Vi 在 (5V ， 3V) 之間，只有 N-channel FET 導通；(2) Vi在 (3V ， 3V) 之間，兩顆 FET皆導通；(3) Vi在 (3V ， 5V) 之間，只有 P-channel FET 導通。

77

22 88 66 55 331111 4444

CMOS 類比開關 兩顆 FET 的 RON隨輸入信號電壓而呈現不同的變化

當只有一顆 FET 處於導通狀態，所對應的 RON

很小；而在兩顆 FET 同時導通的情況下，雖然各自對應的 RON較大，但等於兩顆電阻並聯 ) ，所以合成的並聯等效 RON約與上述情況相等。

因此 Vi 在 (5V ， 5V) 之間的 RON幾乎不變，有效降低信號變形。

77

22 88 66 55 331111 4444

Homework

Page 242

8

Page 279

2 ， 5 ， 6 ， 7 ， 9