ホワイトペーパー: zynq ultrascale+ mpsoc …...wp497 (v1.0) 2017 年 10 月 23 日...

© Copyright 2017 Xilinx, Inc. Xilinx、 Xilinx のロゴ、 Artix、 ISE、 Kintex、 Spartan、 Virtex、 Vivado、 Zynq、およびこの文書に含まれるその他の指定されたブランドは、米国およびその他各国のザイリンクス社の商標です。すべてのその他の商標は、それぞれの保有者に帰属します。

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

WP497 (v1.0) 2017 年 10 月 23 日 japan.xilinx.com 1

ザイリンクスが提供する高効率で消費電力が適化された All Programmable システムオンチップマルチメディアソリューションは、 GPU およびコーデックを統合し、 UHD (Ultra High-Definition) 解像度のビデオ向けに設計されており、非常に高い設計上の柔軟性と革新的な製品の差別化を可能にします。

ホワイトペーパー : Zynq UltraScale+ MPSoC

WP497 (v1.0) 2017 年 10 月 23 日

ビデオコーデック/グラフィックスエンジンを使用したザイリンクス拡張マルチメディア

ソリューション著者 : Yashu Gosain、 Alok Gupta

概要

このホワイトペーパーでは、 Zynq® UltraScale+™ MPSoC をマルチメディアの側面から詳しく見ていきます。 Zynq-7000 SoC をベースとする MPSoC にはプログラマブルロジック (PL) に連結されたプロセッシングシステム (PS) が備わっていますが、Zynq UltraScale+ MPSoC がマルチメディアアプリケーションに適である理由は機能追加が可能なその拡張性です。主な特長は次のとおりです。

• UHD-4K ビデオ用の H.264/H.265 をサポートするビデオコーデックユニットが統合されています。監視、ビデオ会議、エンベデッドビジョン、および一部のブロードキャストアプリケーションに適していますが、用途はそれだけに限定されません。エンコードのレイテンシを低く抑えることができる一方で、サーバーまたはプログラマブルロジックよりも消費電力効率は高くなります。

• 消費電力が適化されるグラフィックスサブシステムは、定評があり確立されたアーキテクチャで、 2D および 3D グラフィックスに理想的な ARM® Mali-400 をベースにしています。

• PL のプログラマビリティにより、 (a) Any-to-Any 高速ビデオ/オーディオインターフェイスにおける柔軟性とスケーラビリティ、 (b) マルチメディアパイプライン用のイメージとビデオのカスタマイズ処理を可能にする差別化が実現します。

ここでは、プロセッシングエンジンと Zynq UltraScale+ MPSoC 固有の構成の組み合わせが、どのように次世代のマルチメディアニーズをターゲットにしているかについても説明しています。

https://japan.xilinx.com

https://japan.xilinx.com/about/feedback.html?docType=White_Papers&docId=WP497&Title=%26%2312499%3B%26%2312487%3B%26%2312458%3B%20%26%2312467%3B%26%2312540%3B%26%2312487%3B%26%2312483%3B%26%2312463%3B%2F%26%2312464%3B%26%2312521%3B%26%2312501%3B%26%2312451%3B%26%2312483%3B%26%2312463%3B%26%2312473%3B%20%26%2312456%3B%26%2312531%3B%26%2312472%3B%26%2312531%3B%26%2312434%3B%26%2320351%3B%26%2329992%3B%26%2312375%3B%26%2312383%3B%26%2312470%3B%26%2312452%3B%26%2312522%3B%26%2312531%3B%26%2312463%3B%26%2312473%3B%26%2325313%3B%26%2324373%3B%26%2312510%3B%26%2312523%3B%26%2312481%3B%26%2312513%3B%26%2312487%3B%26%2312451%3B%26%2312450%3B%20%26%2312477%3B%26%2312522%3B%26%2312517%3B%26%2312540%3B%26%2312471%3B%26%2312519%3B%26%2312531%3B&releaseVersion=1.0&docPage=1


ビデオコーデック/ グラフィックスエンジンを使用したザイリンクス拡張マルチメディアソリューション

はじめにGlass-to-Glass のメディアネットワークには、コンテンツがキャプチャまたは作成される獲得側と、増大するデバイスでコンテンツが視聴または消費される消費側があります。獲得側での 4K (およびそれを超える ) 解像度に対応する高性能センサーの急増と、消費側での 4K 対応 (3840x2160) 民生品ディスプレイの採用増加により、高解像度のコンテンツが利用可能になるだけでなく、 360 度ビデオや VR (仮想現実) などの刺激的なイノベーションも実現可能になっています。魅力的なコンテンツを実現するその他のテクノロジには、 HD と UHD 解像度の HDR (高ダイナミックレンジ)、および深みのある色調を実現する WCG (広色域) があります。

センサー、ディスプレイ、解像度が向上し、そこに HDR、 WCG、および高フレームレートが組み合わされることにより、白はより白く、黒はより黒く、色精度の幅と質をさらに向上させた、モーションアーチファクトの少ないより高いビデオ品質が可能になります。

圧縮はデータの帯域幅とストレージサイズを削減するための標準的な技法です。さらに、さまざまなユースケースに対応する多数のコーデックがあり、出力品質、レイテンシ、サイズ、消費電力、コストなどの鍵となるパラメーターがトレードオフされます。コーデック規格の進化は、あらゆる画面で高品質な HD または UHD の体験を求める消費者願望に後押しされています。このような高い期待は、アクセスが制限され、再生機能が遅く、接続が信頼できない低帯域幅ネットワークで大数の消費者への配信を確保するという課題と密接に関連しています。

現時点で高解像度コンテンツの圧縮と配信用にオンラインおよびブロードキャストドメインでも幅広く受け入れられ採用されているフォーマットは、 H.264 (MPEG-4、 AVC (Part 10)) です。さらに高品質のビデオを求める消費者の要望により、高解像度コンテンツは 4 倍のストレージまたは伝送帯域幅が必要になる UHD ビデオコンテンツへと移行しつつあります。すでに配備済みのインフラストラクチャでこのようなビデオコンテンツを配信することが大きな課題です。結果、既存のコーデック規格に関して、品質に影響を与えずに圧縮率を高める必要が生じています。

ビデオ圧縮テクノロジの進化により、システムの帯域幅とストレージの観点で飛躍的な効率向上が成し遂げられました。 High Efficiency Video Coding (HEVC) とも呼ばれる H.265 圧縮は、 UHD 実現の鍵となりつつあります。これは現在導入されている H.264 圧縮規格に比較すると、大で 50% の帯域幅増大とストレージ節約が見込まれています。 HEVC の採用により得られる帯域幅効率で、帯域幅に制約があるネットワークでの高品質、高解像度ビデオの配信が大幅に拡大されます。例として、異なる複数のソースから複数のビデオを取り出し、単一の 4K 出力モニターで表示するためにリアルタイムビデオ処理 (スケーリング、結合、オーバーレイなど) によってそれらをつなぎ合わせる、マルチビューアプリケーションについて考えてみます (図 1 参照)。





ビデオソースインターフェイスとビデオ処理をリアルタイムで実行して、未圧縮の出力を生成できます。マルチビュー出力はコーデックを使用して大幅に圧縮可能であるため、イーサネット経由で伝送できます。今日、 IP を介したビデオの伝送では、セキュリティやプライバシーの問題に大きな関心が寄せられています。

デジタルコンテンツを保護するために、コーデック出力はトランスポートストリーム内で暗号化およびパケット化されるため、コンテンツは世界中のリモートモニター端末やデジタルサイネージにストリーミングできます。

リモートモニター端末側でリアルタイムで受信した複数の圧縮ビデオストリームは、デパケット化されて復号化され、ビデオコンテンツが抽出されます。復号化されたビデオ出力は、特定のコーデックを使用して伸張されます。ビデオストリーム(コーデックからの伸張された出力) は次にポストビデオ処理ブロックに渡され、単一または複数の 4K ディスプレイ用にオーバーレイ、ノイズキャンセリング、合成などが実行されます。リモートモニターアプリケーションは複数のビデオソースを取り込むためのリターンチャネルを備えることもでき、ストリームを圧縮、暗号化、およびパケット化してネットワーク経由で伝送できます。

このような拡張トポロジを実現するために、システムは多様なコーデックとグラフィックスエンジンをサポートするだけでなく、マルチメディアコネクティビティインターフェイスとの緊密な統合、リアルタイムビデオ処理パイプライン、および IP ネットワーク機能を提供する必要があります。

こういった複雑なトポロジは、マルチコアプロセッササブシステム、グラフィックスプロセッシングユニット、 HEVC/AVC 準拠ビデオコーデックユニット、およびプログラマブルロジック (PL) に緊密に結合された幅広いオンチップペリフェラルを統合した Zynq® UltraScale+™ MPSoC をプラットフォームとして採用することで単純化できます。

このホワイトペーパーでは、 Zynq UltraScale+ MPSoC EV デバイスをマルチメディアの側面から詳しく説明し、プロセッシングエンジンとデバイス固有の構成が次世代のマルチメディアニーズにどのように対応するかを示します。

X-Ref Target - Figure 1

図 1: リアルタイム処理を実行するマルチビューアプリケーション

WP497_01_063017T

oD

ispl

ay

Unc

ompr

esse

dV

ideo

and

Aud

io fr

om M

ultip

le S

ourc

es

Com

pres

sed

AV

Str

eam

s

Pre

/Pos

tP

roce

ssin

g

Unc

ompr

esse

dV

ideo

/Aud

io

Com

pres

sed

Vid

eo/A

udio

Str

eam

s

Mul

tiple

Dis

play

Network

Remote Multiview

Local Multiview

MP

EG

-TS

Pac

ketiz

er/

De-

Pac

ketiz

er

Str

eam

ing

Sin

k

Enc

rypt

ion/

Dec

rypt

ion

Cod

ecs

Sou

rce

MP

EG

-TS

Pac

ketiz

er/

De-

Pac

ketiz

er

Enc

rypt

ion/

Dec

rypt

ion

Cod

ec

Pre

/Pos

tP

roce

ssin

g Sin

kS

ourc

eStr

eam

ing





ZYNQ ULTRASCALE+ MPSOC マルチメディアソリューションZynq UltraScale+ MPSoC は、複数のプロセッシングエンジン、一連の高速ペリフェラル、拡張 I/O 機能、および PL で構成されるヘテロジニアス SoC です (図 2 参照)。プロセッシングエンジンは、クアッドコア ARM® Cortex™ A53 ベース APU、デュアルコア ARM Cortex R5 ベース RPU、 Mali グラフィックスプロセッシングユニット、プラットフォーム管理ユニット、およびビデオコーデックユニット (VCU) などです。グラフィックスやビデオパイプラインなどのクリティカルなアプリケーションでは専用のプロセッシングブロックを使用して負荷を軽減できるだけでなく、効率的な電源ドメインやゲート制御される電源アイランドを使用して特定ブロックの電源をオン/オフ制御できます。 Zynq UltraScale+ MPSoC は、さまざまなインターコネクトオプション、 DSP ブロック、およびプログラマブルロジック (PL) の選択が可能なため、ユーザーアプリケーションの多くの要件に柔軟に対応できます。

1 つのプラットフォームと業界標準ツールで設計できるこの製品ファミリは、コストと同時に高性能を重視するアプリケーションに適です。

高い性能を実現するために、先進的なマルチメディアシステムには適正なプロセッシングエンジンと、差別化のためのカスタムロジックの追加機能が必要です。また、現在利用できる幅広いマルチメディアデバイスに必要な Any-to-Any コネクティビティをサポートする必要もあります。従来であれば、これらの要件を満たすためにマルチチップソリューションが提案されますが、このソリューションは必要なマルチメディア機能とコネクティビティ機能を提供できる一方で消費電力が高くなる可能性もあります。 Zynq UltraScale+ MPSoC などのシングルチップソリューションであれば、この問題は解決されます。同じデバイス上にハードウェアアクセラレーションまたは Any-to-Any コネクティビティ用のカスタムロジックがあれば、消費電力をかなり削減できます。プロセッシングエンジン、独自の電力管理機能を備えたハードウェアコーデック、およびカスタムロジックのサポートに加え、 Zynq UltraScale+ MPSoC ではこれらのコンポーネントが独立した電源レールを持つ別々の電力ドメインに属します。この構成は、システム全体で適化された電力管理スキームを設計するために使用できます。 TSMC 社の 16nm FinFET プロセスノードで構築された Zynq UltraScale+ MPSoC は性能の向上と消費電力の削減を実現し、電力効率が高い次世代マルチメディアシステムの設計を可能にします。


図 2: ブロック図

WP470_01_051016

Zynq UltraScale+ MPSoC Processing System

Application Processing Unit Memory High-SpeedConnectivity

GIC-400 SCU CCI/SMMU 1MB L2 w/ECC

ARM®

Cortex™-A53

NEON™

Floating PointUnit

32KBI-Cachew/Parity

32KBD-Cachew/ECC

MemoryMgmtUnit

TraceMacroCell

Real-Time Processing Unit

213 4

Graphics Processing UnitARM Mali™-400 MP2

GeometryProcessor

Two PixelProcessors

Memory Management Unit

64KB L2 Cache

DDR4/3/3L, LPDDR4/3ECC Support

256KB OCMwith ECC

DisplayPort

USB 3.0

SATA 3.1

PCIe Gen2

PS-GTR

2

GIC

ARMCortex-R5 Memory Protection Unit

Vector Floating Point Unit

128KBTCM

w/ECC

32KBD-Cachew/ECC

32KBI-Cachew/ECC

TraceMacroCell 1

Configuration & Security Unit

Config AESDecryption,

Authentication,Secure Boot

DMA, Timers,WDT, Resets,

Clocking, and DebugTrustZone

Voltage/TempMonitor

PlatformManagement Unit

SystemControl

SystemManagement

Power

SD/eMMCNAND

Quad SPI NORSPI

UARTCANGigE

Zynq UltraScale+ MPSoC Programmable Logic

Storage & Signal Processing

Block RAM

UltraRAM

DSP

General-Purpose I/O

High-Performance HP I/O

High-Density HD I/O

High-Speed Connectivity

GTH

GTY

Interlaken

100G EMAC

PCIe Gen4

Video CodecH.265/H.264

System Monitor

GeneralConnectivity





統合されたビデオコーデックユニット (VCU)ビデオコーデックのソフトウェア実装にはいくつかありますが、すべてのソフトウェアは実際にはハードウェア上で実行されます。ソフトウェアベースのコーデックソリューションで、高い圧縮率と優れたビデオ品質 (VQ) を妥当なフレームレートで実現するには、クラウド内に配置されることがほとんどの、消費電力が高いサーバークラスの CPU が複数必要になります。

リアルタイム圧縮はデバイスから必ずリモートでなければならないため、通常は実装できません。ただし、ソフトウェアでの実装は非常に柔軟性が高いため、システムは適化しやすくなります。代替ソリューションとしては、 PL に実装されたソフト IP ブロックが考えられます。このような実装は、オフラインソフトウェアモデルに比べて性能の点で劣る場合がありますが、低レイテンシな圧縮を実現できます。消費電力はサーバークラスの CPU を使用する場合よりも改善されますが、完全に統合されたソリューションで達成されるほどではありません。通常、高度なコーデックは比較的大規模なプログラマブルロジックデバイスを必要とします。ただし、デプロイ後のプログラマビリティにより、ソリューションの柔軟性は非常に高くなります。

Zynq UltraScale+ MPSoC は、ハード化された専用ビデオコーデックブロックを備える代替方法を採っています。ハード化された VCU が組み込まれたモノリシックダイにより、 Zynq UltraScale+ MPSoC は、ほかのストラテジと比較して低レイテンシのパスと少ない消費電力でリアルタイム圧縮を実行します。 VCU は専用コーデックエンジンであるため、アプリケーションプロセッシングユニット (APU) または PL (あるいはその両方) をほかの計算に使用できます。

VCU は、 AVC/H.264 規格と HEVC/H.265 規格を含むマルチ規格エンコードおよびデコードを提供します。これにはエンコード (圧縮) およびデコード (伸張) の両方の機能が含まれており、大 4K UHD (60Hz) のレートでのエンコードおよびデコードを同時に実行できます。 4K 以上での DCI などのより高い解像度を、より低いフレームレートでサポートします。また、同時に大 8 つの異なるビデオストリームをサポートします。複数のストリームを同時に処理する総帯域幅要件は、 4K UHD (60fps) の大 VCU 処理スループットを超えてはなりません。図 3 は、ビデオコーデックの実装方法と各効果を示しています。





VCU は、H.265 (HEVC) および H.264 (AVC) 規格をサポートする統合ブロックで、 PL 内にあります。プロセッシングシステム (PS) への直接 (ハードワイヤ) 接続はありません。これは、ザイリンクスの Vivado® IP インテグレーターを使用して、 PS のアプリケーションプロセッシングユニット (APU) およびメモリサブシステムまたは PL (あるいはその両方) 経由で接続します。図 4 を参照してください。


図 3: ビデオコーデックの実装方法と各効果


図 4: ビデオコーデックブロック

WP497_03_101317

Per

form

ance

Pow

er C

onsu

mpt

ion

Per

form

ance

Pow

er C

onsu

mpt

ion

Per

form

ance

Pow

er C

onsu

mpt

ion

Software Solution

Cost EffectivePhysically LargeFlexible

Soft IP Solution

Cost EffectiveLarge Fabric FootprintFlexible

Dedicated Video Codec

Cost EffectiveHighly IntegratedFlexible

Server Class

CPU / Cloud

BasedProgrammable

Logic Video

Codec

WP497_04_063017

Application Processing

Safety & Security

Power Management

General & High-Speed Connectivity

Real-Time Processing

Memory

Graphics Processing

Processing System

Programmable Logic

UltraRAM

Video Codec

AMS Integrated Blocks(PCIe®, ILKN, MAC)

High SpeedTransceivers

H.265HEVCHigh EfficiencyVideo Coding

H.264MPEG-4/AVC





VCU の機能は次のとおりです。

• 次のものを含むマルチ規格エンコード /デコードをサポート

o ISO MPEG-4 Part 10: Advanced Video Coding (AVC)/ITU H.264

o ISO MPEG-H Part 2: High Efficiency Video Coding (HEVC)/ITU H.265

o HEVC: Main、 Main Intra、 Main10、 Main10 Intra、 Main 4:2:2 10、 Main 4:2:2 10 Intra ( 大レベルは 5.1 High ティア)。

o AVC: Baseline、 Main、 High、 High10、 High 4:2:2 ( 大 5.2 レベル)。

• 大で 8 つのエンコードストリームと 8 つのデコードストリームを同時にサポート

• 複数のエンコードパラメーターのオンザフライ変更

• 柔軟なレート制御: CBR、 VBR、および定数 QP

• 大 4K UHD 解像度 (60Hz) の同時エンコードおよびデコードをサポート

• 削減されたフレームレート (~15Hz) で 8K UHD をサポート

• H.264/H.265 規格ではプログレッシブのみサポート

• ビデオ入力

o YCbCr 4:2:2、 YCbCr 4:2:0、および Y のみ

o 8 ビットおよび 10 ビット /コンポーネント

• 柔軟な Group Of Picture (GOP) 設定

• 低レイテンシモード

• 消費電力管理

o アイドル時のアクティブクロックゲーティングの有効化

• パフォーマンスモニター

o タスク実行時間の計測

o 帯域幅および AXI トランザクション数の計測

o 小、大、および平均レイテンシの計測

ソフトウェアコーデックとは異なり、Zynq UltraScale+ MPSoC EV デバイスの VCU による H.264/H.265 ビデオデータの圧縮と伸張は低消費電力で高性能です。つまり、この機能により、大量のストレージとネットワーク帯域幅を節約できるため、ネットワーク上での UHD ビデオのリアルタイムストリーミングに使用するには理想的です。また、 VCU は H.264 と H.265 の両方の規格をサポートするため、現在の市場ニーズ (H.264) および次世代の要件 (H.265) を満たすソリューション開発に十分に対応します。エンコードとデコードを低レイテンシで同時に実行できるため、ビデオ会議や H.264 から H.265 への (またはその逆方向の) トランスコードに適です。マルチストリームでマルチコーデックのエンコードとデコードは、 DVR、ビデオサーバー、マルチストリーム IP カメラヘッドエンドなどのビデオ監視アプリケーションの要件に適しています。 VCU は大で 4:2:2 10 ビットの UHD-4K ビデオフォーマットをサポートするため、プロおよびプロシューマーによるプロダクションやポストプロダクションソリューションに適しています。統合 VCU の仕様を備えた All Programmable Zynq UltraScale+ MPSoC EV デバイスは、多くのマルチメディア市場にとって非常に魅力的でコスト効果の高いシングルチップソリューションです。





VCU ソフトウェアスタック

ハードウェアアクセラレーションを利用するマルチメディアアプリケーションは、 Zynq UltraScale+ MPSoC 上で、 GStreamer という一般的なマルチメディアフレームワークを使用して開発できます。 GStreamer は、ソース、フィルター、およびシンクプラグインという 3 つの機能に分類されるプラグインモデルに基づいています。このようなプラグイン/要素をチェーン接続することで、メディアの再生やキャプチャなどの特定タスクを実行するパイプラインを作成できます。 GStreamer は gst-omx プラグインを提供しており、これは Zynq UltraScale+ MPSoC 上でハードウェアアクセラレーションによるビデオのエンコードとデコードを実行できます。 GStreamer アプリケーションは、 gst-omx プラグインを介して OpenMAX 統合層とやり取りします。 OMX IL は、ハードウェアに実装されている VCU と通信するための標準化されたメディアコンポーネントインターフェイスを定義します。この層は制御ソフトウェア (ユーザー空間ドライバー ) API とやり取りし、 API がカーネル空間ドライバーを呼び出します。

カーネルドライバーは、 VCU 内のエンコーダーエンジンとデコーダーエンジンの両方に統合された内蔵マイクロコントローラーユニット (MCU) と通信します。エンコーダー /デコーダーエンジンを制御するために、低レベルのファームウェアが MCU 上で実行されます。カーネルドライバーはフレームレベルのコマンドを MCU に送信し、 MCU の応答を待機します。カーネルドライバーからのコマンドを受信すると、 MCU はエンコーダー /デコーダーエンジンに対するタスクをスケジュールし、ステータスをカーネルドライバーに返します。

VCU ソフトウェアスタックは、ユーザーアプリケーションの要件に応じて、どのレベルでも使用できる柔軟性があります。開発者は制御ソフトウェア API、 OMX IL、または GStreamer フレームワークを使用して VCU ハードウェアとやり取りするマルチメディアパイプラインを開発できます。

図 5 に、 VCU Linux ソフトウェアスタックのフローを示します。


図 5: VCU ソフトウェアアーキテクチャ

WP497_05_092117

Application

OpenMAX Integration Layer(OMX IL)

Kernel Driver(ioctl)

GStreamer

GStreamer OMX IL plugin

Control Software APIs

Decoder IP

+ Decoder CoreMCU

Encoder IP

+ Encoder CoreMCU

VCU Hardware

User space

Kernel space

Hardware





開発するマルチメディアアプリケーションの複雑さに基づいて、開発者は特定の VCU フレームワーク層の使用を選択できます。 GStreamer は、クロスプラットフォームフィルターやコーデックサポート、およびビデオエディター、トランスコーダー、ストリーミングメディアブロードキャスター、メディアプレイヤーなどのアプリケーション作成で発揮するその使いやすさから、一般によく選択されています。このフレームワークでは、プラグアンドプレイモデルを使用して特定フォーマットのファイルをシステムが読み取り、処理し、別のフォーマットでエクスポートします。 GStreamer には任意のパイプラインにうまく組み合わせることができるプラグ可能コンポーネントを統合する柔軟性があるため、本格的なマルチメディアアプリケーションを作成することが可能になります。あるいは、シンプルで軽量なデザインによりカスタマイズマルチメディアアプリケーション/フレームワークを開発する場合は、アプリケーションで制御ソフトウェア API の使用を選択できます。

統合されたグラフィックスプロセッシングユニット (GPU)

Zynq UltraScale+ MPSoC プロセッシングシステム (PS) の GPU は、 APU に直接結合される ARM Mali-400 MP2 であり、オプションで、ディスプレイ出力用のフレームバッファーのビデオイメージのレンダリング処理を高速化できます (図 6 を参照)。

CPU に依存したグラフィックス処理を行う ASSP と比較すると、 GPU は専用のパラレルエンジンを使用することで、より高速にピクセルレンダリングを実行できます。またチップ外部に GPU エンジンを追加するソリューションよりも低コストで低消費電力となります。

GPU は、シェーダーベースと固定関数の両方のグラフィックス API に対応する完全プログラマブルなアーキテクチャによって、 2D および 3D のグラフィックス処理を高速化します。また、アンチエイリアス機能を備え、性能オーバーヘッドなしに適な画像品質を実現します。 Linux 用の検証およびテスト済みドライバーセットが含まれ、 APU から CPU へのグラフィッ

クスコマンドの自動オフローディングを管理できます。


図 6: Mali-400 MP2 アーキテクチャデザイン

WP497_07_063017

VertexProcessor

FragmentProcessor

MMU

L2 Cache

Graphic Processing Unit

FragmentProcessor





Zynq UltraScale+ MPSoC GPU の機能は次のとおりです。

• ARM Mali-400 MP2

• 高スピードグレードで大 667MHz 性能

• ジオメトリプロセッサ (x1)、ピクセルプロセッサ (x2)

• 専用の共有 L2 キャッシュ (64KB)

• 専用のメモリ管理ユニット (MMU)

• OpenGL ES 2.0 および OpenGL ES 1.1 対応

• OpenVG 1.1 API 対応

• 3 つのエンジンに個別のパワーゲーティング機能

• 1334M ピクセル/秒のピクセルフィルレート

• 72.6M トライアングル/秒

• 12Gflops 浮動小数点シェーディング

上記の性能を示す数値は、大 GPU クロックレート 667MHz に基づいています。

GPU ソフトウェアスタック

Zynq Ultra Scale+ MPSoC グラフィックスソフトウェアスタックは、カーネル空間、ユーザー空間、およびアプリケーション空間の 3 つの主要な層に分割されます。図 7 を参照してください。

カーネル空間

カーネル空間ドライバーは GPU ハードウェアとやり取りして、統合ハードウェアシェーダーにタスクをオフロードするために必要な情報を提供します。また、低レベルの割り込み処理とメモリ管理も実行します。


図 7: グラフィックスソフトウェアスタック

WP497_08_092717

OpenGLES Application

Mali Kernel Driver

MMU PMUGP PP L2 Cache

User Application

User Space

Mali-400MP2 Hardware

GP0 PP0 PP1

MMU MMU MMU PMUL2 Cache

Mali Common User Library

X11 fbdevEGL

OpenGLES1 OpenGLES2

Kernel Space

Hardware

Surface Flinger





ユーザー空間

ユーザー空間ドライバーには次のコンポーネントがあります。

• Mali 共通ユーザーライブラリ : この層は、 GPU ジョブ作成と、グラフィックスレンダリングパイプライン用のタスクのスケジュールを受け持ちます。

• 拡張グラフィックスライブラリ (EGL): この層は、ディスプレイドライバーとのやり取りに使用される、その下のウィンドウ層とやり取りするために使用されます。また、ウィンドウ作成などのリソース管理を処理し、さらにグラフィックスコンテキスト管理、サーフェス /バッファーのバインディング、レンダリング同期などを実行します。

• OpenGL ES: この層は、アプリケーションが使用できる標準化された抽象化 API を提供します。

アプリケーション空間

GPU で使用できるソフトウェアパッケージには、 OpenGL ES 1.1 および OpenGL ES 2.0、低レベルグラフィックスライブラリ、および ARM 提供のツール (Streamliner と Graphics Debugger) が含まれています。 Open GL ES は OS に依存せず、アプリケーションの高い移植性を可能にします。ほかのソフトウェアコンポーネントは、要望に応じて利用可能になる予定です。

ディスプレイコントローラー

Zynq UltraScale+ MPSoC には、使用可能な高速コネクティビティペリフェラルの一部として、 DisplayPort インターフェイスモジュールが統合されています。 DisplayPort インターフェイスは PS に配置され、大 6Gb/s で動作する 4 つの専用高速シリアルトランシーバーのうちの 2 つへマルチプレクス可能です。これによって、ディスプレイチップを追加する必要がなくなり、システム BOM コストがさらに削減されます。

DisplayPort インターフェイスは VESA DisplayPort Standard Version 1、 Revision 2a に準拠しており、 PS または PL から送信されるライブオーディオ/ビデオを処理したり、メモリフレームバッファーに格納されているオーディオ/ビデオを処理したりするためのさまざまなインターフェイスを提供します。同時に 2 つのオーディオ/ビデオパイプラインをサポートし、アルファブレンディング、クロマリサンプリング、色空間変換、オーディオミキシングなどのレンダリング処理をオンザフライで可能にします。 DisplayPort は、 PS PLL の 1 つまたは PL からのクロックを使用してピクセルクロックを生成できます。

統合されたプログラマブルロジック (PL)ビデオコーデックおよびグラフィックス処理に加え、すべてのマルチメディアアプリケーションには、ビデオデータの入出力管理や高速ビデオデータの処理機能など、その他の重要なコンポーネント要件があります。 ARM Cortex-A53 コアは、 Zynq UltraScale+ MPSoC 上のメモリユニットおよび多くのペリフェラルと共に、多様なソースからのデータをキャプチャおよび管理して VCU が利用できるようにするという大きな役割を果たしています。 USB やイーサネットなどの PS ペリフェラルは、ビデオカメラ、ネットワークカメラ、ウェブカムなどのストリーミングビデオデバイスに使用できます。ライブソースからのビデオをキャプチャするカスタムロジックは PL で設計できます。たとえば、 SDI RX、 HDMI RX、 MIPI CSI IP などを使用して、さまざまなソースからの未加工ビデオをキャプチャできます。次に VCU により、未加工ビデオを AVC または HEVC 圧縮ビットストリームフォーマットにエンコードします。同様に、デコードされた未加工ビデオを外部ディスプレイユニットに伝送します。次にそれを、 PS 内の DisplayPort コントローラー (DP コントローラー ) を使用するか、または HDMI TX、SDI TX MIPI DSI などのほかのプロトコルを使用する関連 IP を作成することにより表示できます。





ザイリンクスは、ユーザーがライセンスにより PL でディスプレイインターフェイスを実装できる一連のディスプレイインターフェイス IP を Vivado IP カタログで提供しています。

• HDMI 1.4/2.0 Transmitter Subsystem および HDMI 1.4/2.0 Receiver Subsystem

• MIPI CSI-2 Receiver Subsystem

• MIPI DSI Transmitter Subsystem

• UHD-SDI Transmitter Subsystem および UHD-SDI Receiver Subsystem

ビジョンアルゴリズムは、たとえば運転支援のための道路標識の識別や動き検出、監視業務での人物の顔の識別、高度な写真撮影での物体識別や動き検出など、生データから重要な情報を収集するために使用できます。データの収集に加え、それらのアルゴリズムを使用して、オーディオ/ビデオブロードキャストやビデオ会議ユースケースでの生データの処理および操作も可能です。今後数年でビデオの解像度がさらに高くなることが必然であると考えると、アルゴリズムの実行速度は極めて高速である必要があります。 PL はこのようなアルゴリズムに必要なハードウェアアクセラレーションを提供し、次世代のテクノロジに適した性能面での改善に大きく貢献しています。

Vivado ツールと SDK ツールを使用する Any-to-Any コネクティビティ

ハードウェアを差別化するために、多くのプラットフォーム開発者は Any-to-Any コネクティビティにプログラマブルロジックを使用しています。 Vivado Design Suite が提供する次のデザインスイートにより、システム開発者はシステムを簡単に設計できます。

• IP インテグレーターツール

o ブロック図アプローチを使用し、複数の IP を統合してシステム全体を作成します。

• PS コンフィギュレーションウィザード (PCW)

o ユーザーは PS ペリフェラルを設定、有効化、または無効化したり、クロックやメモリの設定を実装したりできます。

• IP カタログ

o IP インテグレーターを使用して、 IP をインスタンシエートし、大規模なシステムに統合できます。さらに、ユーザー独自のカスタム IP リポジトリを IP カタログに統合できます。

Vivado Design Suite にはさらに、ターゲットデバイスの IP シミュレーション、合成、配置配線、コンフィギュレーションの各機能と、ハードウェアコンフィギュレーション情報をソフトウェア開発ツールに提供するハードウェアへのエクスポート機能があります。このツールはザイリンクスソフトウェア開発キット (SDK) で使用され、ブートローダーを生成したり、実行時にハードウェア固有の情報をソフトウェアに渡したりします。

SDK は C/C++ エンベデッドソフトウェアの開発およびデバッグに使用されます。これは Eclipse オープンソースフレームワークをベースに構築されており、ユーザーが実行時にシステムの性能をモニターできるようにシステムパフォーマンスモニターを提供します。

Linux OS ユーザー向けに、ザイリンクスは組み込み Linux SDK である PetaLinux を提供します。これにより多面的な Linux OS ツールフローが提供され、完全なコンフィギュレーション、ビルド、および導入環境が実現します。





ハードウェアリソースが制限されているかまたはまったくないために、これまでプログラマブルデバイスのメリットを享受するのに必要な RTL (VHDL または Verilog) 開発専門知識を確保することが課題であったチームにとって Zynq UltraScale+ MPSoC は適なソリューションです。ザイリンクスより近リリースされた SDSoC™ ツールは、使いやすい Eclipse IDE やヘテロジニアス Zynq UltraScale+ MPSoC のための総合デザイン環境など、よく利用されているエンベデッド C/C++/OpenCL アプリケーション開発環境を提供しています。プログラミングの時間を短縮するために、 SDSoC ツールは、システムレベルプロファイリング、ソフトウェアアクセラレーションの自動化、システムコネクティビティの自動生成を実行し、さらにライブラリを提供しています。また、 SDSoC により、エンドユーザー開発者はシステムレベルのソリューションを迅速に定義、統合、および検証でき、エンドカスタマーにはカスタマイズされたプログラミング環境が提供されます。高レベルソフトウェアで作成されたビデオデータ解析および処理用の複合アルゴリズムは、 PL で SDSoC ツールを使用したアクセラレーションが可能です。これは開発サイクルを短縮すると同時に、性能を向上させます。

アプリケーション例Zynq UltraScale+ MPSoC は、拡張性のある電源、高い性能、および専用エンジンが備わっているため、さまざまなアプリケーションに適しています。

ビデオ会議アプリケーション

Zynq UltraScale+ MPSoC は、高度なビデオ会議エンドポイントをサポートします。ビデオ会議エンドポイントは、ポイントツーポイントのビデオ対応通話に使用される端末です。完全な双方向ビデオ会議システムは、各ロケーションのビデオカメラとビデオディスプレイに接続された基本ユニットで構成されます。 2 つの基本ユニットは IP ネットワークを介して通信します。ビデオ基本ユニットは、オンチップビデオポートを備えた DSP で構成され、オーディオとビデオのエンコード /デコードを処理します。

ロジックリソースとトランシーバーを使用して UHD-4Kビデオカメラを接続し、未加工ビデオを接続されているメモリにキャプチャしたり送信したりできます。 DSP ブロックリソースでキャプチャされたデータの画像処理が実行され、処理されたデータは統合 VCU に転送されて圧縮が実行されます。圧縮されたデータは、 APU サブシステム上で実行するアプリケーションソフトウェアによってパケット化され、イーサネット経由でリモートエンドポイントにストリーミングされます。

端末エンドポイントもリモートエンドポイントから圧縮データを受け取り、それを VCU でデコードし、接続されているメモリに保存できます。 PL で動作するソフトビデオプロセッシングブロック IP は、カメラからキャプチャした元の未加工データをスケールダウンして、デコードされたデータとミックスし、それを PS または PL のソフト IP のいずれかに実装されているディスプレイコントローラーに渡すことができます。

GPU を使用してオンスクリーンディスプレイ (OSD) を作成できます。その出力はビデオプロセッシングユニット (VPU) からのビデオ出力とブレンドして、ディスプレイコントーラーに送信し、そこからモニターに表示できます。図 8 および図 9 を参照してください。






図 8: ビデオ会議アプリケーション


図 9: Zynq UltraScale+ MPSoC の利用

WP497_10_092117

DDRFrame Buffer,

Video Memory,Encoder Region,Decoder Region,Graphics Memory

APUAudio Codec,

MultimediaApplication,

A/V Mux/De-mux

ImageProcessorImage Sensor

Pipeline,Accelerated

Analytics

DPSubsystem

DisplaySubsystem

AudioProcessor

AudioInterface

Ethernet

Capture Encoder

VCU Modules

Decoder

USB

GPU

Compressed A/VStream In/Out

Memory Controller

VideoProcessor

Scaling,Overlay,

Wrapping,Stitching

Processing System

Programmable Logic

Camera In

Audio InMIG

DDR

Decoder RegionPost Processing

Display

WP497_11_063017

32

Neon™

FloatingPoint Unit

MemoryMgmtUnit 1

32KB D-Cachew/ECC

32KB I-Cachew/Party

ARMCortex™-A53

Application Processor Unit GraphicProcessor Unit

MemoryMgmt Unit

64KB L2 Cache

ARMMali™-400 MP

2

GeometryProcessor

PixelProcessor

1

2

ARMCortex™-R5

Vector LoatingPoint Unit

128KBTCM

w/ECC

32KBI-Cachew/Party

MemoryProtection Unit

32KD-Cachew/Party

1

Real-time Processor Unit

Programmable Logic

Security

Encription &Authentication

ConfigurationSecurity Unit

SecureBoot

Trust Zone

Voltage/TempMonitor

Power

Full PowerDomain

PowerMgmt Unit

Low PowerDomain

Sleep Mode

Battery PowerDomain

DDRController

COR4/3/3L

LPDDR4/3

ECC Support

Boot

Quad-SPI NOR

NAND 3.1

SD 3.0 (2)eMMC

AMSA to D

Converter

TemperatureMonitor

PowerMonitor

ConnectivityGeneral

CAN (2)

I2C (2)

UART (2)

USB2

SPI (2)

HighSpeed

GigE (2) 1588

PCIe Gen2

SATA 3

USB 3.0

Display Port

SGMI

SERDES

SystemControl

DMA (2)

RTC

Clocking/PLL

ITAG

Reset System

Coresight

WatchdogTimer

Timers

System MPU

Customizable Logic

Block RAM

UltraRAM

DSP

PCIe Gen4

High Performance HPIO

General Purpose IO

High Density HPIO

CMAC GTH GTYILKN

High SpeedSERDES

H.265/H.264

Video Codec

4K2Kp60

GIC 256KB OCM w/ECC

GICSCU CCI/SMMU 1MB L2 w/ECC

VCU for VideoConferencing

DP forMotherboard to

Panel Conncetion

Programmable Logicfor Advanced Video

Processing ARM forRunning Apps

GPU for OSDGeneration

Processing System





データセンターおよびクラウドコンピューティングでのビデオトランスコーディング

ビデオトランスコーディングは、さまざまなプラットフォームとデバイスでビデオを表示できるようにするために、メディア資産のフォーマットを変換するプロセスです。これはほとんどの場合、次のいずれか、または複数に該当するために実行されます。

• ターゲットデバイスが元のデータのフォーマットをサポートしない。

• ターゲットデバイスの容量が限られており、元のファイルのサイズを縮小する必要がある。

• 互換性がない古いファイルタイプを、新しいデバイスがサポートする現行フォーマットに変換する必要がある。

ビデオトランスコーディングのプロセスは、通常は 2 段階で構成されます。初は、元のデータを非圧縮フォーマットに変換するデコードです。 2 番目はデータの再エンコードです。これにより目的のフォーマットで新しいデバイスにデータを転送できます。

Netflix や YouTube などの人気あるウェブサイトで視聴されるインターネット上のビデオストリーミングの増大と、市場で優勢になりつつある UHD 4K カメラにより、かなりの量のストレージと帯域幅が必要になっています。サービスの多様化、 HD ビデオの人気の上昇、 HD を超えるフォーマット (UHD など) の登場により、 H.264/AVC などの既存のコーデックの性能を上回るコーディング効率の必要性が高まっています。この必要性は、より高い解像度にステレオやマルチビューのキャプチャとディスプレイが加わることでさらに高くなります。 H.265/HEVC コーデックは UHD4K と UHD8K をサポートするように設計されており、並列処理アーキテクチャを活用するツールが用意されています。 HEVC 規格を使用すると、同等品質の H.264 エンコードコンテンツよりも帯域幅が約 50% 節約されます。

ほとんどのデータセンターではビデオをさまざまな圧縮フォーマットで保存しており、レシーバーがサポートするフォーマットに基づいたビデオのストリーミングが必要な場合もあります。このトポロジをサポートするために、データセンターではターゲットがサポートするフォーマットに基づいてビデオフォーマットをトランスコードする必要があります。

このようなトポロジでは、現在展開されているテクノロジ (H.264/AVC) と次世代のコーデック規格 (HEVC) をサポートする Zynq UltraScale+ MPSoC が、高性能トランスコーディングに適したデバイスです。さらに Zynq UltraScale+ MPSoC には、プログラマブルロジックでさまざまなハードウェアコーデックをプログラムして多様なコーデック規格をサポートできる柔軟性があります。 Zynq UltraScale+ MPSoC 上の VCU は、データセンターまたはクラウドコンピューティングシステム内でアクセラレータとして導入された場合、トランスコーディングプロセスを加速できます。たとえば、モバイルユーザーがライブビデオを H.264 フォーマットで記録し、後で再生するためにそのビデオをクラウドサーバーにアップロードするとします。クラウドに保存されているそのビデオを HEVC フォーマットのみサポートするワークステーション上で再生する場合、ワークステーションはサーバーに対してコンテンツをトランスコードし、ビデオを HEVC フォーマットで送信することを要求できます。ワークステーションからの要求を受け取ると、サーバーはその統合 VCU をコーデックアクセラレータとして使用し、H.264 から HEVC へトランスコードしてビデオをワークステーションにストリーミングします。図 10 を参照してください。





ライブトランスコーディングの別のアプリケーション例として、 H.264 圧縮をサポートするものの、再生デバイスでは HEVC コーデックをサポートする監視カメラがあります。このシナリオでは、 Zynq UltraScale+ MPSoC VCU は、 H.264 圧縮データを監視ネットワーク IP カメラから受け取り、それを H.265 にトランスコードし、さらに表示するためにターゲット再生デバイスにストリーミングできるため、要件を完全に満たします。

自動車のサラウンドビューシステム

自動車のサラウンドビューによってドライブ体験は様変わりしており、 GPU はそのテクノロジを培う重要な要素です。サラウンドビューカメラシステムは、ドライバーが車の周囲を上方から 360 度見渡せるようにすることで、安全な駐車を支援する、新しい先進運転支援システム (ADAS) テクノロジの 1 つです。

サラウンドビジョンイメージをベースとするソリューションのリアルタイムレンダリングは、 GPU を使用し、仮想カメラを用いて詳細なビジュアルの走行路を再構築します。ここでは仮想カメラパラメーターが実カメラから複製されて GPU 上で実装され、リアルタイムで変化するパラメーターによって仮想シーンのイメージを生成します。 Zynq UltraScale+ MPSoC は、GPU に非常に効率的な固定された機能ユニットがあるため、この分野での利用に適しています。

GPU の処理能力を使用して、複合ビューを描画するための合成が実行され、出力ピクセルが生成されます。生成されるピクセルは、 2 つのピクセルの組み合わせ (重なる領域内に出力がある場合) または単一のピクセル (重ならない領域内に出力がある場合) のいずれかになり、幾何的なルックアップテーブル (LUT) を使用して入力フレームからフェッチされます。 LUT の各エントリは、現在の位置で出力ピクセルを生成するためのカメラ ID と入力フレームの座標を指定します。次に、メッシュテーブルプロシージャによって出力フレームを生成します。具体的な出力解像度が指定されるため、入力画像内の位置への投影変換およびレンズ変換により、各出力位置を入力画像にバックマップできます。メッシュテーブルは自動車周辺の位置の 3 次元座標と、特定位置のシーンを表示する隣接カメラからのテクスチャマッピングの関連入力位置で構成されます。出力は、自動車の中心からの距離の写像として高さが変化する、球状で表現されます。出力メッシュと関連テクスチャマッピングを含むメッシュテーブルは、さらにレンダリングするためにグラフィックスプロセッサにまとめて渡されます。アプリケーションでは、メッシュテーブルに加えて、各位置で受け取った画像強度情報の線形結合の重みをエンコードするブレンド LUT を生成できます。GL_OES_EGL_image_external 拡張を使用して、カメラ YUV 画像はレンダリングのテクスチャとして GPU に渡されます。図 11 を参照してください。


図 10: ビデオトランスコーディング

VCU Modules

Zynq UltraScale+ MPSoC

PCIe Interface

DecoderH.264

EncoderH.265

Cloud Server

WP497_12_063017





サラウンドビジョンシステムは入力ビデオストリームを 4 つの魚眼レンズカメラから受け取り、複合サラウンドビューを作成します。このシステムは、幾何的な LUT でエンコードされたマッピングを使用して、つなぎ合わされた出力イメージを作成します。図 12 を参照してください。


図 11: サラウンドビュー


図 12: 複合ビューの合成

Typical Configuration

Left Camera

Front Camera

Right Camera

Rear Camera

WP497_13_063017

Vehicle Sensors• Velocity• Steering Angle

Overlap(4,1) Overlap(1,2)

Overlap(3,4) Overlap(2,3)

WP497_14_101317

To Mali 400 GPUfor rendering in 3D

Mesh ZLocation

[CamID, x, y][CamID, x, y]

Mesh X,YLocations

Bowl ShapeGenerator

Lens DistortionCorrection

3D-to2D ProjectiveTransform

Input FrameBufferCam 0




3D MeshTable

Cam0

Cam2

Cam1

Cam3

Output Frame





ZYNQ ULTRASCALE+ MPSOC のアドバンテージ Zynq UltraScale+ MPSoC の柔軟性は、演算量の多いアプリケーションの GPU、 CPU、および PL 間でのワークロードの共有を加速します。複雑な算術演算を PL でハードウェアアクセラレーション用にオフロードしたり、 OpenGL Shading Language (GLSL) uniform を APU 上で事前計算したりできます。 GPU シェーダーコア上での計算は、頂点とフラグメント間で変化する値に対してのみ有効です。一群の頂点全体の中で一定であるすべてのデータは、 CPU でも効率的に処理されます。

非常に大規模なデータセットでも、タスクによっては CPU の性能が GPU を簡単に上回る場合があります。あるいは、プラットフォーム上には、複雑な 3D モデルの OpenGL 行列計算および光源強度計算用のハードウェアアクセラレーションを提供できるプログラマブルロジックがあります。グラフィックスシステムは、パイプライン処理を含む一連の操作で画像を生成しますが、そのも低速なステージはよくパイプラインボトルネックと呼ばれます。たとえば三角形などの単一のグラフィックスプリミティブには、グラフィックのパイプラインボトルネックが 1 つあります。ただし、このボトルネックは複数のプリミティブが含まれるグラフィックスフレームのレンダリング時に変化することがあります。たとえば、アプリケーションが初に線のグループをレンダリングし、次に光が当たっている部分と影の部分がある三角形のグループをレンダリングすると、ボトルネックは変化すると考えられます。一部のパイプラインステージは CPU 上で実行され、ほかのステージは GPU 上で実行されるために、ボトルネックは変化し続けます。複数のプロセッシングエンジンと PL をカプセル化する Zynq UltraScale+ MPSoC は、 GPU、 PL、および CPU の間で演算処理を分散する柔軟性を提供することで、 GPU が 2D および 3D グラフィックスの両方を加速できるようにし、性能のボトルネックを解決してスループット全体を向上させます。

まとめZynq UltraScale+ MPSoC は、プログラマブルロジックに高性能 64 ビットプロセッサを統合させただけではない、真のヘテロジニアスマルチプロセッサ SoC プラットフォームです。 Zynq UltraScale+ MPSoC にはリアルタイム処理、グラフィックス処理、そしてビデオエンコードとデコードそれぞれに専用エンジンがあります。このため、設計者はアルゴリズムを実装する場所を選択し、システムの性能と消費電力を適化できます。 Zynq UltraScale+ MPSoC はソフトウェアとハードウェアの両方のレベルで十分な柔軟性を備えており、一方でエンベデッド市場においてこれまででも多様な専用エンジンを統合しています。





改訂履歴次の表に、この文書の改訂履歴を示します。

免責事項本通知に基づいて貴殿または貴社 (本通知の被通知者が個人の場合には「貴殿」、法人その他の団体の場合には「貴社」。以下同じ ) に開示され

る情報 (以下「本情報」といいます) は、ザイリンクスの製品を選択および使用することのためにのみ提供されます。適用される法律が許容す

る大限の範囲で、 (1) 本情報は「現状有姿」、およびすべて受領者の責任で (with all faults) という状態で提供され、ザイリンクスは、本通知

をもって、明示、黙示、法定を問わず (商品性、非侵害、特定目的適合性の保証を含みますがこれらに限られません)、すべての保証および条

件を負わない (否認する ) ものとします。また、 (2) ザイリンクスは、本情報 (貴殿または貴社による本情報の使用を含む) に関係し、起因し、関

連する、いかなる種類・性質の損失または損害についても、責任を負わない (契約上、不法行為上 (過失の場合を含む)、その他のいかなる責任

の法理によるかを問わない) ものとし、当該損失または損害には、直接、間接、特別、付随的、結果的な損失または損害 (第三者が起こした行

為の結果被った、データ、利益、業務上の信用の損失、その他あらゆる種類の損失や損害を含みます) が含まれるものとし、それは、たとえ

当該損害や損失が合理的に予見可能であったり、ザイリンクスがそれらの可能性について助言を受けていた場合であったとしても同様です。

ザイリンクスは、本情報に含まれるいかなる誤りも訂正する義務を負わず、本情報または製品仕様のアップデートを貴殿または貴社に知らせ

る義務も負いません。事前の書面による同意のない限り、貴殿または貴社は本情報を再生産、変更、頒布、または公に展示してはなりません。

一定の製品は、ザイリンクスの限定的保証の諸条件に従うこととなるので、https://japan.xilinx.com/legal.htm#tos で見られるザイリンクスの販売

条件を参照してください。 IP コアは、ザイリンクスが貴殿または貴社に付与したライセンスに含まれる保証と補助的条件に従うことになりま

す。ザイリンクスの製品は、フェイルセーフとして、または、フェイルセーフの動作を要求するアプリケーションに使用するために、設計さ

れたり意図されたりしていません。そのような重大なアプリケーションにザイリンクスの製品を使用する場合のリスクと責任は、貴殿または

貴社が単独で負うものです。 https://japan.xilinx.com/legal.htm#tos で見られるザイリンクスの販売条件を参照してください。

自動車用のアプリケーションの免責条項オートモーティブ製品 (製品番号に「XA」が含まれる ) は、 ISO 26262 自動車用機能安全規格に従った安全コンセプトまたは余剰性の機能

( 「セーフティ設計」 ) がない限り、エアバッグの展開における使用または車両の制御に影響するアプリケーション ( 「セーフティアプリケー

ション」 ) における使用は保証されていません。顧客は、製品を組み込むすべてのシステムについて、その使用前または提供前に安全を目的

として十分なテストを行うものとします。セーフティ設計なしにセーフティアプリケーションで製品を使用するリスクはすべて顧客が負い、

製品の責任の制限を規定する適用法令および規則にのみ従うものとします。

この資料に関するフィードバックおよびリンクなどの問題につきましては、 [email protected] まで、または各ページの右下にある

[フィードバック送信] ボタンをクリックすると表示されるフォームからお知らせください。いただきましたご意見を参考に早急に対応させて

いただきます。なお、このメールアドレスへのお問い合わせは受け付けておりません。あらかじめご了承ください。

日付バージョン内容

2017 年 10 月 23 日 1.0 初版

https://japan.xilinx.com/legal.htm#tos

https://japan.xilinx.com/legal.htm#tos

mailto:[email protected]



ホワイト ペーパー: zynq ultrascale+ mpsoc …...wp497 (v1.0) 2017 年 10 月 23 日...

Documents

ホワイトペーパー: zynq ultrascale+ mpsoc …...wp497 (v1.0) 2017 年 10 月 23 日...