アルテラsocにより開かれる未来...アルテラsocは、arm ® cortextm-a9...
TRANSCRIPT
22 ARM PARTNERS SUCCESS ARM PARTNERS SUCCESS 23
AlteraUSB-BlasterTM
Connection
図2:アルテラSoC EDS(DS-5 Altera Edition 含)による開発環境
ARM Cortex-A9NEON/FPU L1キャッシュ
L2 キャッシュ
USB OTG(2個)(1)
イーサネット(2個)(1)
GPIO I2C(2個)
SPI(2個)QSPIフラッシュ・コントローラ CAN(2個)
DMA(8チャネル)
タイマ(11個)
JTAGデバッグ/トレース(1)
64-KBRAM
SD/SDIO/MMC(1)
NANDフラッシュ(1)(2)
共有マルチポートDDRSDRAMコントローラ(2)
ハード・マルチポートDDRSDRAMコントローラ(2) ハードPCle 3G、5G、6G、10Gトランシーバ
HPS I/O
FPGA汎用I/O
FPGA
ハード・プロセッサ・システム(HPS)
FPGA-HPS
・28LPプロセス ・8入力ALM ・可変精度DSP・M10Kメモリおよび640ビットMLAB ・fPLL
HPS-FPGA FPGAコンフィギュレーション
UART(2個)
ARM Cortex-A9NEON/FPU L1キャッシュ
図1:HPS=機能固定のARMチップと考えることができる
テクニカル・ノート
Technical NOTE
ソフトウェア・エンジニアのための「アルテラSoC デバイス」の概要
アルテラSoCは、ARM® CortexTM-A9 MPCoreTM とアルテラ社のFPGAをシングル・チップに搭載したデバイスです。FPGAの部分は、低コストと低消費電力向けのCyclone® V(サイクロン・ファイブ)と、回路規模と性能で上位となるArria® V(アリア・ファイブ)の2種類のファミリに大別でき、それぞれをCyclone V SoC、Arria V SoCと呼びます。プロセッサ・コアはデュアルで搭載していますが、Cyclone V SoCの小規模デバイスはシングル・コアも選択でき、そのぶん低価格になります。 Cortex-A9 MPCore以外にさまざまなペリフェラルがあらかじめ搭載されており、その全体をHPS(Hardware Processor Subsystem)と呼びます。 HPS部分は一般のSoCと同じように考えることができます。言い換えるとFPGA部分を気にしなくてもHPSだけをSoCデバイスと考えてファームウェアを開発できます。アルテラから販売されるSoC開発キットの開発ボード上ではLinuxもブートする状態になっており、イーサネット接続も用意されていますので、すぐにLinuxアプリケーションの開発にも着手できます。 FPGA部分の利用方法としては、ひとつのケースは前述のHPSに内蔵されているペリフェラルに不足する部分がある場合、FPGA内に同様の回路や異なる機能を追加することが挙げられます。他のケースは、プロセッサに頼るよりハードウェアの方が高性能化や低消費電力化が期待できる場合で、映像データの加工や出力、ビデオ・コーデック、浮動小数点演算による信号処理などが挙げられます。多くの場合、あらかじめ設計済のIPコアを利用することができます。
アルテラが提供するソフトウェア開発環境
ソフトウェア開発環境はアルテラSoC EDS(Embedded Design Suites)として、まもなく一般に提供開始されます。アルテラのWebサイトからダウンロードしてフリーで使用できる基本機能版と、デバッグ機能を拡張した有償版の2種類があります。
たとえばLinuxベースのアプリケーションの場合はフリーの基本機能版で十分に開発を行うことができます。基本機能版には、ベアメタル向けコンパイラ・ツール、Linux向けのLinaroコンパイラ・ツール・チェイン、およびイーサネット経由でのgdbserverベースのデバッグ環境が含まれています。
ボード立ち上げやデバイス・ドライバ開発、OS移植、ベアメタル・プログラミング、RTOSベースのアプリケーション開発、マルチコア・アプリケーションのデバッグ、システム・デバッグなどを目的とする場合は有償版が有効です。有償版にはARM社と共同開発した「ARM®
Development Studio(DS-5TM)Altera Editionツールキット(DS-5AE)」が含まれています。DS-5AEは他に類をみない、アルテラの FPGAに最適に作りこまれたデバッグ環境で、以下のメリットがあります。
• マルチコア用のデバッグ環境
• 1つのJTAG接続でソフトとハードの両方をデバッグ
• HPS内蔵ペリフェラルのレジスタ・ビュー
• FPGA側に作成したペリフェラルのレジスタ・ビューを自動生成
• アプリケーションのイベントとFPGAハードウェアのイベントに関連したトレース機能
• CPU側とFPGA側のクロストリガ機能による、ソフトとハードの協調デバッグ
• DS-5のSteamline機能の拡張で、FPGA側を含めたバス・トラフィックの性能解析
アイデア次第で組込みシステムの可能性が無限に広がる
アルテラSoCにより開かれる未来
22 ARM PARTNERS SUCCESS ARM PARTNERS SUCCESS 23
パートナー OSJTAG デバッガ
ARM 開発ツール
システムインテグレータ
ウインドリバー
イーソル
富士ソフト
イー・フォース
TOPPERS プロジェクト
横河ディジタルコンピュータ
京都マイクロコンピュータ
ローターバッハ
VxWorks
eT-Kernel
Android
μITRON
TOPPERS/ASP
●
●
●
●
●
●
●
図4:日本国内のアルテラSoC組込みパートナー・エコシステム
ソフトウェア・トリガーまたはブレークポイント・トリガー
ハードウェアトリガー !
実行ストップ
ソフトウェア側からハードウェア側へ
ハードウェア側からソフトウェア側へ
ソフトウェアトレース・トリガー!
ハードウェアトリガー
図3:アルテラSoC EDSによるクロス・ドメイン・デバック
日本アルテラ株式会社
アルテラSoCをサポートする組込み開発エコシステム
アルテラから提供される開発キットも、まもなく一般への販売が開始されます。開発キットにはアルテラSoCデバイスが搭載され、開発ボードとソフトウェア開発環境が含まれています。
アルテラのSoC開発ボードはソフトウェア開発者と、FPGAを含むハードウェア開発者の両方に対応しています。ソフトウェア開発者もFPGAを意識せず、簡単な手順ですぐにアクセスしソフトウェア開発に着手できます。
アルテラの開発キット上で動作するリファレンス・システムとして Linuxが標準で提供されます。Linuxは、アルテラSoCハード・プロセッサ・システムに実装されているペリフェラル用のドライバを完備し、またYoctoビルド環境に対応しているため、開発者の環境構築の生産性を飛躍的に向上させます。
また、アルテラの日本国内のパートナーである富士ソフト社は、グラフィックIPを含めたAndroidの環境を提供しサポートを行います。
商用OSは、以下の対応が確定しています。• ウインドリバー社より、VxWorks用のアルテラ開発キット対応
BSPが標準サポートされます。 • 日本の組込みシステムに多数採用されているμITRONベースOS
への対応として、イーソル社のeT-Kernel(マルチコアSMP対応)がサポートされます。また、ToppersプロジェクトのToppers/ASPカーネル(SMP対応)、およびイー・フォース社からもサポートが予定されています。
ソフトウェア開発に不可欠なJTAGデバッグツールは、海外のローターバッハ社に加え、日本国内のサポート充実のために、京都マイクロコンピュータ社と横河ディジタルコンピュータ社のツールによりサポートされます。
すべての疑問はここで解決!「アルテラSoCシンポジウム」を開催
アルテラは来る5月15日(水)、東京コンファレンスセンター・品川において「アルテラSoCシンポジウム」を開催します。 午前の部では、外部からお招きした講師による基調講演をはじめ、アルテラの最新ソリューションの全体像をご紹介いたします。 そして午後の部では、ソフトウェア・デザイン・トラックとハードウェア・デザイン・トラックの2つに分け、ソフト、ハードのそれぞれのエンジニアが今後ますます直面するであろう課題を、アルテラSoCがどのように解決できるのかを解説します。 パートナーである、ARM社、ウインドリバー社、ローターバッハ社、イーソル社、横河ディジタルコンピュータ社、京都マイクロコンピュータ社、富士ソフト社の各社も一堂に会す「アルテラSoCシンポジウム」は、SoCに対するすべての疑問を解決するチャンス。 参加は登録制で無料でご聴講いただけます。このチャンスをお聴き逃しのないよう、お早めにお席を確保ください。 詳細およびお申込みは以下のページをご覧ください。www.altera.co.jp/soc_sympo
お問い合わせ先
日本アルテラ株式会社〒163-1332 東京都新宿区西新宿 6-5-1 新宿アイランドタワー32階 私書箱 1594 号
TEL:03-3340-9480 FAX:03-3340-9487Web:http://www.altera.co.jp E-mail:[email protected]