© 2019 FUJITSU

富士通フォーラム 2019ポスト「京」コンピュータの開発

2019年5月

富士通株式会社

© 2019 FUJITSU

© RIKEN

先端研究からものづくりまで様々な分野で、実アプリ性能は世界トップ

「京」 2021～2022年頃の共用開始を目指して理化学研究所様と共同で開発し、製造を開始

ポスト「京」

幅広いアプリケーションソフトウェアを高い実効性能で

利用できる世界最高水準のスーパーコンピュータ

ポスト「京」コンピュータ

Finalist2016

No.12017

No.12018

PRIMEHPC FX10

PRIMEHPC FX100

PRIMEHPC FX100後継機

© 2019 FUJITSU

© 2019 FUJITSU

総合力で卓越するシステム・消費電力性能

・計算能力

・ユーザーの利便・使い勝手の良さ

・画期的な成果の創出

最大で「京」の100倍のアプリケーション実行性能

30-40 MWの消費電力（参考：「京」12.7MW）

Deep Learning等のAIへの応用にも適した設計

システムの特徴 System Characteristics

ポスト「京」コンピュータ

© 2019 FUJITSU

© 2019 FUJITSU

富士通の取組み Fujitsu’s Efforts

最先端テクノロジーを結集し、プロセッサーから

ソフトウェアまでシステム全体を開発

プロセッサーは最新の高性能サーバ向けの

命令セット Armv8.2-A SVE に準拠

「京」開発 「京」運用

2011 2012 2013 2014 2015 2016 2017 2018 2020 2021 2022

基本

設計試作・詳細設計

製造

（量産）運用

設置

調整

2019

ポスト「京」

2019年8月16日運用終了

2019

5月

ポスト「京」コンピュータ

© 2019 FUJITSU

© 2019 FUJITSU

プロセッサーはArm SVE命令セットアーキテクチャを採用（FP16対応等）

「京」のアーキテクチャーを継続・強化し、プログラム資産の継承と

高い実行性能を保証

機能 & アーキテクチャー ポスト「京」 「京」

プロセッサー

Base ISA + SIMD Extensions Armv8.2-A SVE SPARC-V9+HPC-ACE

SIMD幅 512 bits 128 bits

FMA: Floating-point Multiply and Add ✔ ✔

ハードウェアバリア ✔ ✔

セクタキャッシュ ✔ 強化 ✔

ハードウェアプリフェッチアシスト ✔ 強化 ✔

インターコネクト Tofu ✔ 強化 ✔

ポスト「京」コンピュータ

© 2019 FUJITSU

大項目 小項目 内容

プロセッサー

命令セットアーキテクチャー Armv8.2-A SVE （512bit）

コア数計算ノード 48コア＋2アシスタントコア

IO&計算ノード 48コア＋4アシスタントコア

ノード CPU数 1CPU / ノード

インターコネクト Tofu Interconnect D 6D Mesh / Torus トポロジー

ソフトウェア

OS Linux （RHEL系）+ McKernel （Lightweight Kernel）

HPCミドルウェア FUJITSU Software Technical Computing Suite 後継

グローバルファイルシステム FEFS （Lustreベース）

言語FUJITSU Software Technical Computing Language 後継（Fortran/C/C++, OpenMP, MPI）, XcalableMP

ポスト「京」コンピュータ

© 2019 FUJITSU

A64FX Chip 概要

基本仕様・命令セット Armv8.2-A (AArch64 only)

SVE 512-bit wide SIMD

・コア数 計算コア: 48

アシスタントコア: 4

・メモリ HBM2 (32GiB)

・インタコネクト TofuD (6D mesh/torus)

28Gbps x 2 lanes x 10 ports

・I/O PCIe Gen3 (16 lanes)

7nm FinFET・87億8,600万トランジスタ

・信号ピン数 594

ピーク性能・演算性能 >2.7TFLOPS (>90%@DGEMM)

・メモリバンド幅 1,024GB/s (>80%@Stream Triad)

HBM2

HBM2

HBM2

HBM2

TofuDController

PCIeController

Net

wor

k on

Ch

ip

CMG specification13 coresL2$ 8MiBMem 8GiB, 256GB/s

TofuD28 Gbps 2 lanes 10 ports

I/OPCIe Gen3 16 lanes

© 2019 FUJITSU

基本仕様・命令セット Armv8.2-A (AArch64 only)

SVE 512-bit wide SIMD

・コア数 計算コア: 48

アシスタントコア: 4

・メモリ HBM2 (32GiB)

・インタコネクト TofuD (6D mesh/torus)

28Gbps x 2 lanes x 10 ports

・I/O PCIe Gen3 (16 lanes)

7nm FinFET・87億8,600万トランジスタ

・信号ピン数 594

ピーク性能・演算性能 >2.7TFLOPS (>90%@DGEMM)

・メモリバンド幅 1,024GB/s (>80%@Stream Triad)

HB

M In

terface

HB

M In

terface

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core

Core Core Core Core

TofuDControlle

r

TofuD Interface PCIe InterfaceTofuDControlle

r

HB

M I

nte

rfa

ceH

BM

In

terf

ace

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

L2 Cache

HB

M In

terface

HB

M In

terface

A64FX Chip 概要

HB

M In

terface

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core

Core Core Core Core

TofuD Interface PCIe Interface

HB

M2

Inte

rfa

ceH

BM

2 In

terf

ace

L2$D

HB

M2 In

terface

HB

M2 In

terface

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$D

L2$Control

L2$Control

L2$Control

L2$Control

MA

CM

AC

MA

CM

AC

IntControl

RIN

G B

us

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core Core

Core Core Core Core

Core Core Core Core Core Core Core

Core Core Core Core Core Core Core Core Core Core Core Core

Core Core Core Core Core Core Core Core Core Core

Core Core Core Core

L2$D L2$DL2$

ControlL2$D L2$D

L2$

Control

L2$D L2$DL2$

ControlL2$D L2$D

L2$

Control

HB

M2

Interface

HB

M2 In

terface

HB

M2

inte

rfac

eH

BM

2 In

terf

ace

MA

C

MA

C

MA

C

MA

C

PCIe InterfaceTofuD Interface

Int

Control

RIN

G-B

us

© 2019 FUJITSU

A64FX Chip 概要

© 2019 FUJITSU

HBM2

HBM2

HBM2

HBM2

A64FXChip

A64FX Chip 概要

SCAsia2019, 12 March11