제품개발을 위한 연구계획

수립 및 연구진행 방법 경북대학교 이정현

1

Contents

제품개발과 연구 계획 1

TRL의 정의 2

TRL에 따른 연구계획 수립 3

연구계획서 작성 방법 4

2

제품개발과 연구

제품개발을 위한 연구란? 연구의 목적이 제품 개발인 경우

공정의 개선을 위한 연구

제품 우위 확보를 위한 연구

3

연구와 제품

연구성공과 제품개발 성공의 관계

필요조건?

충분조건?

연구성공

4

연구결과의 제품화

연구결과의 제품화

합리적인 연구계획의 수립이 필요

제품화 가능한 연구계획의 수립

최종 제품에 대한 명확한 목표가 필요

제품 생산에 대한 폭넓은 이해가 필요

경쟁력 있는 연구 결과의 도출

연구 진행 관리가 필요

연구노트 등 연구결과의 문서화

지적재산권 확보: 논문, 특허 등

5

리버스 엔지니어링과 도용

리버스 엔지니어링(reverse engineering)

장치 또는 시스템의 기술적인 원리를 구조분석을 통해 발견하는 과정

연구나 제품개발을 위해 상대의 연구 및 기술을 확인하는 과정

도용(Plagiraize)

타인의 기술 혹은 창작물을 무단으로 사용하는것

둘 사이의 경계는 매우 모호함

6

TRL의 정의

TRL(Technology Readiness Level, 기술성숙도)은 특정기술(재료, 부품, 소자, 시스템 등)의 성숙도 평가, 이종기술간의 성숙도 비교를 위한 체계적인 미터법

미국 NASA에서 우주산업의 기술투자 위험도 관리의 목적으로 1989년 Sadin 등이 처음 TRL 도입

현재, 미국의 NASA, DoD, 영국의 MoD 등에서 활용 중

7

민간 분야의 TRL

NASA에서 정의한 TRL은 항공·우주 및 국방 분야의 연구개발 프로그램에 적용하기위해 정의되었으므로 국내 민간 연구개발 프로그램에 맞게 재정의가 수행됨(국가주도)

국가연구개발사업의 계획수립 및 평가를 위해 활용됨

각 단계별 프로세서는 반드시 준수되어야 하지는 않으나 생산활동을 위해서 필요한 연구개발단계가 명시되어 있음

8

TRL의 단계

9단계로 나누어짐

7~8 단계

5~6 단계

3~4단계

1~2 단계

제품화 단계

시제품 단계

실험단계

기초연구단계

사업화 (9단계)

9

TRL 단계별 정의 및 요구사항

10

TRL 단계별 정의 및 세부 내용 (1)

구분 단계 정 의1) 세부 설명

기초

연구

단계

1 기초 이론/실험 o 기초이론 정립 단계

2 실용 목적의 아이디어,

특허 등 개념 정립 o 기술개발 개념 정립 및 아이디어에 대한 특허 출원 단계

실험

단계

3 실험실 규모의 기본성능

검증

o 실험실 환경에서 실험 또는 전산 시뮬레이션을 통해 기본

성능이 검증될 수 있는 단계

o 개발하려는 부품/시스템의 기본 설계도면을 확보하는 단계

4

실험실 규모의

소재/부품/시스템 핵심성능

평가

o 시험샘플을 제작하여 핵심성능에 대한 평가가 완료된 단계

o 3단계에서 도출된 다양한 결과 중에서 최적의 결과를 선택하

려는 단계

o 컴퓨터 모사가 가능한 경우 최적화를 완료하는 단계

o 의약품 등 바이오 분야의 경우 목표 물질이 도출된 것을 의미

주1) TRL 단계별 정의는 기술 분야에 따라 달라질 수 있음

11

TRL 단계별 정의 및 세부 내용 (2)

구분 단계 정 의 세부 설명

시작품

단계

5

확정된

소재/부품/시

스템

시작품 제작

및 성능 평가

o 확정된 소재/부품/시스템의 실험실 시작품 제작 및 성능 평가가 완료된

단계

o 개발 대상의 생산을 고려하여 설계하나 실제 제작한 시작품 샘플은 1~수

개 미만인 단계

o 경제성을 고려하지 않고 기술의 핵심성능으로만 볼 때, 실제로 판매가 될

수 있는 정도로 목표 성능을 달성한 단계

o 의약품은 GMP(Good Manufacturing Practice, 제조품질관리기준) 파일

럿 설비를 구축

6

파일롯 규모

시작품 제작

및 성능 평가

o 파일롯 규모(복수 개 ~ 양산규모의 1/10 정도)의 시작품 제작 및 평가

가 완료된 단계

o 파일롯 규모 생산품에 대해 생산량, 생산용량, 수율, 불량률 등 제시

o 파일롯 생산을 위한 대규모 투자가 동반되는 단계

o 생산기업이 수요기업 적용환경에 유사하게 자체 현장테스트를 실시하

여 목표 성능을 만족시킨 단계

o 성능 평가 결과에 대해 가능하면 공인인증 기관의 성적서를 확보

o 의약품의 경우 비임상 시험기준인 GLP(Good Laboratory Practice, 동물실험규

범)기관에서 전임상시험을 완료하는 단계

12

TRL 단계별 정의 및 세부 내용 (3)

구분 단계 정 의 세부 설명

제품화

단계

7 신뢰성평가 및

수요기업 평가

o 실제 환경에서 성능 검증이 이루어지는 단계

o 부품 및 소재개발의 경우 수요업체에서 직접 파일롯 시작품을 현장 평

가(성능 뿐만 아니라 신뢰성에 대해서도 평가)

o 의약품의 경우 임상 2상 및 3상 시험 승인

o 가능하면 KOLAS 인증기관 등의 신뢰성 평가 결과 제출

8 시제품 인증 및

표준화

o 표준화 및 인허가 취득 단계

o 조선 기자재의 경우 선급기관 인증, 의약품의 경우 식약청의 품목허

가

사업화 9 사업화 o 본격적인 양산 및 사업화 단계

o 6-시그마 등 품질관리가 중요한 단계

13

TRL의 평가 지표

TRL 각 수준을 4W(Who(시험평가 주체), What(시험평가 항목), Where(시험평가 환경), When(개발연차)), 1H(How(시작품(산출물) 생산규모))의 5가지 관점에 의해 정의

하나의 기술 분야도 부품/시스템과 소재, H/W와 S/W 등 개발제품 및 기술성격에 따라 평가지표가 상이한 경우에는 각기 다른 평가지표 적용

14

국가 전략기술별 TRL 평가지표 요약

15

대분류 중분류 세부기술 특징 TRL 평가지표 Code

구분 Code

바이오․의

료기기

차세대

의료기기

영상 및 신호처리 기기, e-Health 지

원용 의료기기, 고령친화형 재활치

료,한방진단/치료 기기, 기타 의료기

기 관련 기술 등

- 개별 평가지표 적

용 -

TRL0402

01

전자정보디

바이스 LED/광

LED에피/칩/패키지, LED소재/모듈,

LED응용/융합, LED조명기술, LED특

성 /신뢰성평가기술 등

- 기술 성격상 부품

/시스템, 소재로 구

분

부품/

시스템

TRL0801

01

소재 TRL0801

02

산업융합기

술 IT융합

IT자동차, IT조선, IT건설, IT의료, IT섬유, IT

기계, 기타(IT+주력산업 융합) 분야 등

- IT와 융합하는 분

야(자동차 등)의 평

가지표 적용

- -

차세대 의료기기 분야 TRL 평가 지표

16

구분 단계 TRL 정의

TRL 평가지표의 4W-1H

시험평가 주체

(Who)

시험평가 항목

(What)

생산수준 또는 결

과물(How)

시험평가 환경

(Where)

개발연차

(When)

기초

연구

단계

1 기초이론/실험 - - - - -

2

실용목적

아이디어·특허 등

개념정립

- - - - -

실험

단계

3 실험실 규모의

기본성능 검증 주관기관

선택적 사양

/기본 사양

시험샘플/

개념설계

실험실 평가

/전산모사 O차년도

4

실험실 규모의

소재/부품/시스템

핵심성능 평가

주관기관 핵심 사양 시작샘플/

기본설계 실험실 평가 O차년도

시작품

단계

5

확정된

소재/부품/시스템

의 시작품 제작 및

성능 평가

주관기관 생산기업

공급 사양

실험실 시작품/

상세설계 실험실 평가 O차년도

6

파일롯 규모

시작품 제작 및

성능 평가

주관기관 또는

공인시험기관

생산기업

공급 사양

준양산

시작품

실험실 평가/

현장 평가 O차년도

실용화

단계

7 신뢰성 평가 및

수요기업 평가 수요기관

수요기관

지정 사양

준양산

시작품 현장 평가 O차년도

8 시제품 인증 및

표준화

인증기관 또는 표

준제정 기관

인증/

표준 항목 상용가능 시제품 KFDA 승인 -

사업화 9 사업화 - - - - -

전자정보디바이스 부품/시스템 TRL 평가지표

17

구분 단계 TRL 정의

TRL 평가지표의 4W-1H

시험평가 주체

(Who)

시험평가 항목

(What)

생산수준 또는 결

과물(How)

시험평가 환경

(Where)

개발연차

(When)

기초

연구

단계

1 기초이론/실험 - - - - -

2

실용목적

아이디어·특허 등

개념정립

- - - - -

실험

단계

3 실험실 규모의

기본성능 검증 주관기관

선택적 사양/

기본 사양 -

실험실 평가/

전산모사 O차년도

4

실험실 규모의

부품/시스템

핵심성능 평가

주관기관 또는

공인시험기관 핵심 사양

시작샘플/

브레드보드 모델 실험실 평가 O차년도

시작품

단계

5

확정된

부품/시스템의

시작품 제작 및

성능 평가

주관기관 또는

공인시험기관

생산기업

공급 사양 실험실 시작품 실험실 평가 O차년도

6

파일롯 규모

시작품 제작 및

성능 평가

주관기관 또는

공인시험기관

생산기업

공급 사양 및

수요기업

지정 사양

준양산

시작품

실험실 평가/

현장 평가 O차년도

실용화

단계

7 신뢰성 평가 및

수요기업 평가

주관기관 또는

공인시험기관

또는 수요기업

수요기업

지정 사양

준양산

시작품 현장 평가 O차년도

8 시제품 인증 및

표준화

인증기관 또는 표

준제정 기관 ISO, IEC 등 상용가능 시제품

현장 평가/

공인시험기관평

가

-

사업화 9 사업화 - - - - -

전자정보디바이스 소재기술 TRL 평가지표

18

구분 단계 TRL 정의

TRL 평가지표의 4W-1H

시험평가 주체

(Who)

시험평가 항목

(What)

생산수준 또는 결

과물(How)

시험평가 환경

(Where)

개발연차

(When)

기초

연구

단계

1 기초이론/실험 - - - - -

2

실용목적 아이디

어·특허 등 개념정

립

- - - - -

실험

단계

3 실험실 규모의 기

본성능 검증 주관기관

선택적 사양/

기본 사양 실험 재료

실험실 평가/

전산모사 O차년도

4 실험실 규모의 핵

심성능 평가

주관기관 또는

공인시험기관 핵심 사양

시작 샘플/

시편 실험실 평가 O차년도

시작품

단계

5

확정된 소재의 시작

품 제작 및 성능 평

가

주관기관 또는

공인시험기관

생산기업

공급 사양

실험실

시작품 실험실 평가 O차년도

6

파일롯 규모 시작

품 제작 및 성능

평가

주관기관 또는

공인시험기관

생산기업

공급 사양 및

수요기업

지정 사양

준양산

시작품

실험실 평가/

현장 평가 O차년도

실용화

단계

7 신뢰성 평가 및 수

요기업 평가

주관기관 또는

공인시험기관

또는 수요기업

수요기업

지정 사양

준양산

시작품 현장 평가 O차년도

8 시제품 인증 및 표

준화

인증기관 또는 표

준제정 기관

인증/

표준 항목 상용가능 시제품

현장 평가/

공인시험기관

평가

-

사업화 9 사업화 - - - - -

연구계획서

연구의 최종 목표, 연구개발방법, 일정 및 절차에 대해 작성된 하나의 문서

연구계획서의 필요성

연구 설정 목표의 유지

연구 정도 관리

연구자 간의 동일 연구 컨셉 공유

연구 중간 결과 물의 평가 및 사후관리

연구 예산 투입의 정당성 확보

생산 및 투자 계획 수립

19

연구계획서 작성 기준

논리성

모든 과정이 논리적이고 체계적인 순서로 상세하게 기록되어야 함

정확성

연구결과 해석을 위해 가장 중요한 기준

정확성 결정요소: 수집자료의 정확성, 자료처리의 정확성, 분석 과정의 적절성 등

간결성 및 명확성

표현이 간결하고 명확하여야 함

모호한 단어 문장 등이 없어야 함

20

연구계획서 작성 순서

21

주제선정

선행 연구 분석(자료,문헌)

연구 목표 설정 (최종 목표)

목표에 따른 연구방법 수립

연구 계획 요약서 작성

연구 계획서 작성

연구계획서 세부내용 (1)

연구요약서: 1~2페이지 정도의 분량으로 연구목표, 내용 및 관련사항을 간략하게 기술

연구의 필요성: 개발 대상 기술(제품)의 개요 및 중요성과 필요성에 대한 기술

관련현황: 국내외 경쟁사 및 경쟁기관의 기술 분석

기술분석 위주로 작성이 필요하나 제품에 따라서는 시장분석까지 필요

22

연구계획서 세부내용 (2)

연구개발의 목표 및 방법

최종목표 및 평가방법: 연구개발의 최종 결과물과 결과물의 성공 여부를 판단하기 위한 평가방법

단계별 개발 목표: 연구개발 진행 단계 설정 및 단계별 목표 제시

단계: 개발기간별, 결과물별, 공정별 등

1차년도, ¼분기 등

케이스, 내부 장치 등

트레드 소재 합성 공정, 비드 와이어 제조 공정 등

목표: 정성적 목표, 정량적 목표

23

연구계획서 세부내용 (3)

연구개발의 목표 및 방법(계속)

단계별 세부 연구 방법

단계별 목표에 따른 수행방법

예상되는 문제점 정의, 해결방법 사전 검토

세부 연구 방법에 따른 확보 필요 기자재

단계별로 연구에 필요한 기자재 및 재료의 수급 계획

연구에 활용 가능한 기자재의 사용일정 확보

재료 수급 가능 여부

24

연구계획서 세부내용 (4)

연구개발 추진 방법, 전략 및 체계

연구개발 추진 방법

인력, 조직, 필요지원 내용

연구개발 전략 (아이디어, 신공정 적용, 새로운 해석방법 등)

연구개발 일정

일별, 주별, 월별 일정

투입 가능 리소스를 고려하여 실현가능한 일정으로 설정

연구개발 비용

합리적이고 객관적인 기준을 제시

25

연구 요약서 작성 방법

연구제목

연구 목표를 잘 표현할 수 있는 간결하고 핵심적인 내용으로 설정

연구목표

최종 목표와 단계별 목표를 구분하여 서술

연구내용

핵심 연구내용을 간략하게 기술

기대효과

연구 개발 완료 시 활용방안 및 기대효과

중심어(Keyword)

관련 연구 핵심 단어, 분석 및 자료수집 keyword

26

연구 요약서(예시)

27

연구제목 환경 적응 기능을 갖는 무선제어 기반 보청기

연구목표_국문

○ Multi-core 저전력 청각 프로세서 개발 - DSP core 설계: Quad core DSP, core 당 100MIPS(400MIPS) - 전력소모량: 1mW/1V이하 전원, 40nm이하 반도체 공정 이용 - ADC spec: Dual ADCs, 20bits 이상, 60uW전력소모, 100MSPS - EEPROM 집적도: 256Kbyte, 10MHz bus speed - Digital Class D: 90uW 전력소모, 120dB출력

연구내용

○ Part별 저전력 설계 원천 기술 확보 - 40nm 이하 공정설계 환경 구축 - 1V이하 전원의 저전력 설계 기술 확보 - 저전력 Multi-core DSP 설계 기술 확보 - dual ADCs, Digital Class D 설계 기술 확보 - Part 별 설계 시 전력소모량을 spec의 60% 수준으로 확보 ○ Multi-core 저전력 SoC의 개발 - Dual-core DSP(200MIPS) - 전력소모량: 5mW/1.4V이하, 40nm이하 반도체 공정 - EEPROM 집적도: 64Kbyte - ADC spec: Dual ADCs, 20bits 이상, 60uW, 100MSPS - Digital Class D: 90uW, 120dB 출력 ○ 저전력 청각 SoC의 개발 완료 및 모듈화 - Quad-core DSP(400MIPS) - 전력소모량: 1mW/1V이하, 40nm이하 반도체 공정 - EEPROM 집적도: 256Kbyte - ADC spec: Dual ADCs, 20bits 이상, 60uW, 100MSPS - Digital Class D: 90uW, 120dB 출력 - 완성된 SoC를 이용한 보청기 시스템의 제작 및 검증

기대효과

(응용분야 및 활용범위 포함) - 수입대체효과, 수출증대효과, 관련 산업 활성화(응용분야 포함), 기술적 파급효과(기술의 우수성)

중심어_국문

Keywords_영문

연구 필요성 작성 방법

연구범위

연구가 수행되는 기술적 범위를 한정

주요 연구내용의 요약

연구목적과 연구를 통해 도출되는 결과물에 대한 간략한 소개

연구의 기대효과

연구가 이루어 지지 않아 발생하는 문제점 및 연구를 통해 해결하고자 하는 과제

연구결과를 통한 이점

28

연구필요성(예시)

29

1. 연구의 필요성

고령화 사회로의 진입과 다양한 환경소음의 영향으로

난청자들의 수가 급격히 증가하고 있으며 IT 기기의

사용으로 인한 젊은 층의 난청도 날로 심해지고 있다.

난청을 극복하고 삶의 즐거움을 누릴 수 있도록 하는

장치가 바로 보청기이며 본 연구에서는 국내에 그 기반이

미약한 보청기 칩을 세계최고 수준의 40 nm 공정을

활용하여 소비전력 1mW급의 Quad core DSP로 제작한다.

제작한 보청기 칩은 open platform 으로 설계하여

알고리즘에 따라 다양한 성능을 발휘 할 수 있는 보청칩을

개발한다.

본 연구를 통해 개발되는 청각 프로세서는 알고리즘 성능에

따라 일반 보청기, 인공와우, 휴대전화, MP3 등 다양한

분야에 사용 가능하며 국산화 및 수입대체효과가 클 것으로

기대된다.

연구범위

연구내용

기대효과

관련현황 작성법

자료수집

기존연구, 산업현황, 기술동향 등 다양한 자료수집

기존연구와의 차별성을 통한 연구내용의 가치를 부각

시장상황 기술상황의 종합적 분석을 통해 연구결과물의 상품화 가치를 가늠

30

관련현황(예시)

31

2. 국내외 관련 현황

(1) 세계 및 국내 시장 동향 - Frost & Sullivan의 '2006 U.S. Hearing instrument market' 자료에 따르면 미국의 보

청기 시장 규모는 2001년 29억 달러에서 2007년 현재 47억 달러의 규모로 약 2배 가까이 성장하였고 이는 베이비부머 세대가 노령 인구층에 흡수되면서 지속적으로 확대되고 있으며, 앞으로도 이와 같은 추세는 당분간 지속될 전망임. 또한, Starkey와 Siemens 이 두 회사가 대등한 비율로 미국 보청기 시장의 약 40%를 점유하고 있음.

(2) 보청기 기술개발 동향 - 미국, 독일, 일본, 유럽등의 선진국에서 정부차원의 많은 지원에 힘입어 청력보조장치에 대한 향상된 기술력 확보에 노력 경주 - 세계 유수의 대학 및 주요 연구기관 그리고 산업체에서 활발한 연구 진행 중. - 선진국에서는 청각보조장치 기술뿐만 아니라 청각 관련 기초 지식에 관한 상당한 연구 성과를 보유하고 있음.

(3) 보청기 특허 동향 - 보청기 기술 분야는 각 특허공보에서 매년 증가 추세를 보이고 있으며, 90‘년대 후반부터 본격적인 연구개발 및 특허출원활동을 시작하여 최근 들어 매우 활발하게 출원하고 있는 분야인 것으로 나타남.

연구개발 목표 작성법

연구 주제를 논리적으로 분석

명확한 목표의 제시와 이를 해결하기위한 논리적인 해결방인이 기술되어야 함

정성적 목표

소비전력이 매우 낮은

초소형

정량적 목표

수치적인 목표

ADC 해상도: 20 bits 이상

32

연구개발 목표(예시)-1

연구제목

Multi-core 저전력 청각프로세서의 개발

연구목표(정성적)

40 nm 이하 공정에서의 저전력 설계 원천기술 확보

Multi-core 저전력 DSP의 SoC 설계

고속 ADC, DAC 회로 설계 및 검증

DSP 코어와 아날로그 주변회로가 결합된 Mixed chip의 SoC 설계 및 검증

저전력 청각 프로세서의 해외특허출원

33

연구개발 목표(예시)-2

정량적 목표

34

평가항목(주요성능)

단위

세계최고수준(보유국/보유기업)

당사보유수준

개발 목표치

평가방법

성능수준 성능수준 1차년도

2차 년도

3차 년도

1. SoC 소비전력 mW (독일/Siemens)

1mW이하 - - 5mW 1mW KTL

2. DSP core

Computing

Power

MIPS (미국/Gennum)

Quad, 50 single, 30

single

100

dual

200

Quad

400 자체 시험절차서*

3. EEPROM 용량 KByte (미국/Gennum)

256 2 - 64 256 KTL

4. ADC 해상도 bits (미국/Gennum)

24bits - - 20 20 KTC

5. Digital Class D

출력 dB

(미국/ TI)

100dB - - 120 120 KTC

* 자체시험인 경우 공신력을 확보할 수 있는 근거가 필요

세부 연구 방법 작성법

연구내용

제시된 연구 목표를 달성하기위해 구체적으로 수행할 내용을 기술

실험방법, 조사방법, 제조방법 등

연구 방법

문제점 해결을 위한 방법을 제시하고 방법의 핵심내용을 기술

실험 설계, 측정 방법, 실험 절차 등 설명 기술

필요장비

연구개발과정에 필요한 필수 장비 목록 작성

35

세부연구방법(예시)

1단계 공정 설계환경 구축

범용 80nm공정 및 특화된 40nm공정 설계환경 구축

DSP core 설계 기술 확보

Single core, 100MIPS 급 DSP core 설계 기술 확보

SoC 소비 전력 추정 기법 개발

20비트 ADC설계 기초 기술 확보

90uW 전력소모, 120dB 출력을 가지는 Digital Class D 기초 설계

2단계 Dual core, 200MIPS 급 DSP core 설계

저전력 SoC 기술 확보

전력소모 simulation 과 chip 구현 시 측정 결과를 확인을 통해 저전력 기술 확보

EEPROM 집적도를 64 kByte 이상으로 한 Soc 설계

20 비트 이상의 해상도를 가지는 ADC의 Soc 설계

90uW 전력소모, 120dB 출력을 가지는 Digital Class D 시뮬레이션

3단계 저전력 청각 Soc의 개발 완료 및 모듈화

소비전력 1mW 이하

256 kByte이상의 EEPROM 집적도

해상도 20 비트 이상의 ADC

90 uW이하의 전력소모 및 최대 120 dB이상 출력 가능한 Digital Class D

36

필요연구장비(예시)

기자재/시설/장비명

규격 용도 활용시기 보유현황

Function

Generator HP 3331013 신호발생 1단계 후반 미보유

Power Supply ED-3301 전원공급 연구개발 전기간 타 연구팀보유

Digital

Oscilloscope HP 신호측정용 연구개발 전기간 보유

Laser Vibrometer Polytec 353 측정용 연구개발 전기간 보유

Audio Analyzer AD system 음향분석용 연구개발 전기간 보유

음향 챔버 ASTM 37157-3 음향실험용 연구개발 전기간 미보유

37

연구 추진 계획 작성법

연구개발 추진 방법

연구에 참여하는 인력과 그 인력들을 활용하는 연구조직의 형태를 정의

도표작성을 통해 참여인력별 연구내용의 정의를 통해 커뮤니케이션 효율을 높임

연구개발 일정

연구내용별 일정 및 투입 비용을 계산하여 작성

38

연구개발 추진 방법(예시)

39

DSP 개발 팀

(UUU 팀장)

팀원: A, B, C, K

주요업무

- DSP 코어 설계

- 저전력 코어

기법 개발

- Dual core 제어

기술 개발

- 디지털 Soc 설계

팀원: E, F, G, H

주요업무

- ADC 회로 개발

- DAC 회로 개발

- Class D 회로

개발

- 아날로그 SoC

설계

- 통합 SoC 설계

총괄책임자

(OOO 책임연구원)

아날로그회로 개발팀

(VVV 팀장)

연구 추진 일정(예시)

40

개발내용

월별추진일정

소요예산

(단위:백만원) 1 2 3 4 5 6 7 8 9 10 11 12

DSP core 설계 300

RTL 수준 core 시뮬레이션 200

Layout 시뮬레이션 150

디지털 SoC 설계 100

ADC 기초회로 설계 (시뮬레이션 포함) 200

ADC 회로 SoC 설계 400

연구계획서 작성 주안점

객관적인 입장에서 작성하도록 노력이 필요

확보 기술과 확보해야하는 기술에 대한 냉철한 분석이 필요

회사의 상황과 연구기자재 활용 가능성을 고려한 연구기획

제품화 가능한 정량적 목표치를 제시

연구결과물 보호에 관한 사전 계획이 필요

논문, 특허 등

41

연구진행계획

연구계획

연구의 전체적인 목표 설정

목표에 따른 연구방법 설정

연구진행계획

세부 연구 진행에 따른 절차, 일정, 자원 투입에 대한 계획

연구계획을 근거로 세부 일정과 담당을 정하고 효과적인 자원 투입 계획을 수립

중간 점검 및 진행 상황 점검 계획도 함께 수립

연차, 분기, 반기, 월별, 주별 등 상황에 맞추어 수립

42

마일스톤 수행 체계 및 수행계획

마일스톤

연구 수행 중 어떤 중요한 시점

연구수행 중 중요한 이슈가 있는 시점을 모두 마일스톤으로 지정하여 관리

마일스톤의 실행요소

마일스톤 수행체계 구축

마일스톤 수행계획 수립

마일스톤 관리

43

마일스톤 수행 체계

마일스톤의 설정

연구추진 계획에 따라 중간 점검 및 결과물이 발생하는 시점을 기준으로 업무를 정의

정의된 업무는 세분화 하여 구체적인 계획을 수립

예제

44

Milestone No. Milestone 명

수행기간

책임자

시작일 종료일

1 마일스톤1 2010.03.01 2011.02.28 홍길동

1.1 마일스톤1.1 2010.03.01 2010.08.31 이팀장

1.2 마일스톤1.2 2010.09.01 2011.02.28 이팀장

2 마일스톤2 2010.03.01 2011.02.28 최책임

2.1 마일스톤2.1 2010.03.01 2011.02.28 박선임

2.2 마일스톤2.2 2010.03.01 2011.02.28 임주임

마일스톤 수행 계획

마일스톤의 내용을 정의하고 목표일정 도출, 예상결과물 및 점검방법을 설정

45

Milestone No. 1.1

Milestone 명 마일스톤명

목표 일정 2011.02.28

목 표 마일스톤 목표

주요 결과물

마일스톤 주요결과물

점검항목 점검기준 점검방법

마일스톤점검항목1 점검기준1 점검방법1

마일스톤 수행 체계 및 계획(예시)

수행 체계 예시

수행계획 예시

46

Milestone No. Milestone 명 수행기간

책임자 시작일 종료일

1 1mW 급 ADC 회로의 SoC 개발 2010.03.01 2011.02.28 홍길동

1.1 ADC 회로 설계 및 시뮬레이션 2010.03.01 2010.08.31 이팀장

1.2 ADC 칩 설계 2010.09.01 2011.02.28 이팀장

Milestone No. 1.2

Milestone 명 ADC 칩 설계

목표 일정 2011.02.28

목 표 ADC 회로 설계 및 시뮬레이션 결과를 SoC 제작 가능하도록 LVS, DRC를 만족하는 레이아웃으로 설계

주요 결과물

1 mW급 ADC 제작을 위한 SoC용 거버파일

점검항목 점검기준 점검방법

LVS Samsung N 40 Mentor의 Calibre에서 Samsung N 40 DB로 점검

DRC Samsung N 40 Mentor의 Calibre에서 Samsung N 40 DB로 점검

연구진행계획(예시)

MTA (Milestone Trend Analysis)

47

200

8-1

2-0

1

200

8-1

2-1

5

200

8-1

2-2

9

200

9-0

1-1

2

200

9-0

1-2

6

200

9-0

2-0

9

200

9-0

2-2

3

200

9-0

3-0

9

200

9-0

3-2

3

200

9-0

4-0

6

200

9-0

4-2

0

200

9-0

5-0

4

200

9-0

5-1

8

200

9-0

6-0

1

200

9-0

6-1

5

200

9-0

6-2

9

200

9-0

7-1

3

200

9-0

7-2

7

200

9-0

8-1

0

200

9-0

8-2

4

200

9-0

9-0

7

200

9-0

9-2

1

2/28

3/15

4/30

5/10

자료조사

Chip Spec. 결정

Core Simulation

Development Tool

확보

실험환경Setting

DSP core 확보

1'st Report

8/1

Chip 기술분석

3/30

4/15

8/30

9/15

65nm 설계setting

연구진행계획(예시)

마일스톤 차트

48

연구진행시 주의사항

자료의 문서화

일정관리 자료의 문서화(마일스톤 차트 등)

연구내용의 문서화

연구노트 관리

관련연구개발 동향에 대한 주의

연구내용 보안 유의

연구결과물의 객관화 및 공증화

지적재산권 확보 방안에 대한 노력

49

50