Univerzitet u Nišu

Elektronski fakultet u Nišu

Katedra za ekektroniku

Predmet: Tehnika konverzije

Praktična realizacija DA konvertora na bazi otporne

R-2R mreže i Kelvinovog delitelja

Mentor:Prof.Dr. Branislav Petrović Student: Miloš Lazić

Br.indeksa:13166

2

Sadržaj

1. Uvod ................................................................................................................................... 3.

2. Unarna i binarna prezentacija........................................................................................... 3.

2.1. Digitalna prezentacija .................................................................................................... 5.

2.2 Fizički domen ................................................................................................................... 6.

3. Arhitekture DA konvertora ................................................................................................ 8.

4. Praktična realizacij ............................................................................................................ 12

3

1.Uvod

DA (digital to analog) konvertor ispunjava dve važne uloge u lancu konverzije. DA

konvertor je potreban na kraju lanca da bi konvertovao digitalni signal u fizički domen .

Pored toga svaki AD (analog to digital) konverto zahteva neki vod DA konverzije u svom

radu. Ove dve funkcije direktno utiču na zahteve postavljene DA konverziji. DA konvertori

moraju da isporučuju signal, fizičkom svetu, koji treba da deluje u kontinualnom

vremenskom domenu i signal mora da pokaže visok kvalitet u svakom trenutku. Osim toga

signal mora biti prisutan na nekom energetskom nivou na impedansi opterećenja. U AD

konvetroru , vrednost isporučena od strane DA konvertora je relevantna u nekoliko (možda

samo jednom) trenutku. Performanse u drugim vremenskim intervalima nisu od presudnog

značaja. Na slici 1.1 data je prezentacija mesta i uloge DA konvertora.

Slika 1.1. Mesto i uloga DAC-a u sistemu

2.Unarna i binarna prezentacija

Referentna veličina predstavlja osnovu za DA konverziju. Sledeći korak je podela ove

referentne veličine u delove koji omogućavaju generisanje LSB-a. Naravno moguće je

generisati direktno referentne veličine od LSB-a i množiti ove vrednosti. Međutim, ovo

višestruko povećava šum i smetnje. Referentna puna skala smanjuje osetljivost i rezultira

bolje performanse.

Dve najčešće korišćene tehnike za kombinovenje osnovnih jedinica stvorenih od

referenci su unarna i binarna prezntacija (slika 2.1).

Slika 2.1 Unaran i binarana

prezentacija brojeva

4

Unarna predstava koristi niz od 2N identičnih elemenata. Unarna numerička vrednost

se kreira kao:

2 1

0 1 2 2 10

...

N

N

i

u i

i

B b b b b b

gde je svaki koeficijent bi jednak 0 ili 1. Analogni ekvivalent se dobija formiranjem zbira

kopija fizičkih ekvivalenata ALSB od LSB:

1

0 1 1 2 2 1

0

...i N

i LSB i LSB LSB LSB N MSB

i

A b A b A b A b A b A

Svaka naredna veća vrednost sastoji se od svih predhodnih elemenata plus novi

element. Očigledna prednost ove metode je što daje opsolutne granice monotonosti. Praktična

primena će se sastojati od 2N elemenata (otpornika ili strujnih izvora) priključenih na veliku

matricu prekidača. Konvertori na bazi unarnog kodiranja će eksponencilajno rasti sa N. Do

N=10...12 konvertori sa unarnim kodiranjem će imati dobre rezultate . Ova tehnika se može

primeniti sa otpornim nizom, nizom strujnih izvora nizom kondezatora i u n vremena

(brojačka konverzija).

Da bi izbegli eksponencijalni rast broja komponenata u unarnoj arhitekturi,

eksponencijalo ponašanje mora da bude uključeno u samoj predstavi. U binarnoj strukturi

elementi su tako odabrane da napon ili struja budu oblikovani u eksponencijalnu seriju:

11 2 1

0 1 2 1

0

2 2 2 ... 2i N

i N

b i N

i

B b b b b b

za analognu seriju:

1

0 1 1 2 2 1

0

...i N

i LSB i LSB LSB LSB N MSB

i

A b A b A b A b A b A

Kako prekidači imaju dve pozicije, ovo je praktična tehnika da bismo izabrali 2 za

osnovu.Za konvertore visoke rezolucije, segmentacija omogućava kombinovanje unarne i

binarne tehnike: 16-bitni konvertor može se efikasno izraditi dizajnirnjem 6 MSB-a u 64

element aunarnog niza od kojih svaki 210

ALSB. 10-bitni binarni niz se uparuje sa unarnim

nizom i daje kod za 10LSB-a. Ovo uparivanje je sa predpostavkom da 10-bitna tačnost može

biti postignuta.

5

2.1.Digitalna prezentacija

Unaran i binarna struktura prezentuju pozitivan signal. Naravno, većina sistema

koristi i signal sa negativnom vrednošću. Postoji nekoliko načina za prezentaciju negativnih

signala u procesu konverzije. Izbor načina predstavljanja signala će uticati na nekoliko

aspekata konverzije kao i analogne i digitalne obrade.

Prirodni binarni

kod

Drugi

komplement

Označeni brojevi Gray-ov kod

15 1111 7 0111 7 0111 15 1000

14 1110 6 0110 6 0110 14 1001

13 1101 5 0101 5 0101 13 1011

12 1100 4 0100 4 0100 12 1010

11 1011 3 0011 3 0011 11 1110

10 1010 2 0010 2 0010 10 1111

9 1001 1 0001 1 0001 9 1101

8 1000 0 0000 0 0000 8 1100

7 0111 -1 1111 0 1000 7 0100

6 0110 -2 1110 -1 1001 6 0101

5 0101 -3 1101 -2 1010 5 0111

4 0100 -4 1100 -3 1011 4 0110

3 0011 -5 1011 -4 1100 3 0010

2 0010 -6 1010 -5 1101 2 0011

1 0001 -7 1001 -6 1110 1 0001

0 0000 -8 1000 -7 1111 0 0000

Tabela 2.1.1 Tipovi prezentacije brojeva

Pravi binarni kod u prvo koloni je pogodan za pozitivne signale. Negativni signali se

mogu prezentovati ako se cela skala pomeri na polovinu pune amplitude. U boičnoim

komplementu kod „1000“ je virtalna nula. Sabiranje i oduzimanje sada može da bude

obavljano bez prethodnih znanja o znacima. Množenje digitalnih brojeva zahteva proširenje

formata kako bi se rezultat smestio. Pozitivni brojevi se proširuju nulama a negativni

jedinicama. Direktno prevođenje dvoičnog komplementa u analogni domen zahteva dva

izvora napajanja zbog toga što kod „0000“ u analognom domenu odgovara polovini

referentne vrednosti. Sada se mali signal u analognom domenu kreće oko polovine referentne

vrednosti. To ima za posledicu povećanje snage šuma, polovina referentne vrednosti

pogoršava SNR (Signal Noise Ratio). Npr, u DA konvertoru polovina referentne vrednosti

predstavlja polovinu maksimalne struje. Time će nulta vrednost pokazati termički šum 1/f

koji je dominantan za ovu struju. Dobijanje dobrog SNR-a za nule signala je otežana za

prezentaciju u dvoičnom komplementu. Znak i vrednost koda je povezana sa analognim

hardverom.

Sa tačke gledišta strujnih kola, MSB signal može direktno da se koristi za, na primer,

prebacivanje polariteta u digitalno-analognom konverteru. Komponenta amplitude označenog

koda je binarna. Zbog toga ova vrsta koda omogućava implementaciju koja izbegava

6

probleme sa polu-referentnim vrednostima šuma. U digitalnom domenu, ovaj kod je manje

poželjan: strujno kolo će morati da dekodira signal u formatu koji može biti obrađen.

Ukoliko je signal označenog koda zaokružen ili odsečen u digitalnom domenu

prostim pravilima zaokruživanja i odsecanja, doći će do greške koja je prikazana na slici

2.2.1. Ukoliko je zaokruživanje ili odsecanje za binarni ili dvokomplementni signal

istovremeno odsecanje i pozitivnih i negativnih brojeva, doći će do pomeranja u istom

pravcu. Za signal označenog koda pozitivni i negativni deo signala imaće redukovanu

amplitudu i pomeraće se ka nuli. Direktno zaokruživanje ili odsecanje će imati problem

skretnice blizu nule i komponentu izoblicenja.

Slika 2.2.1 Osnovno odsecanje ili zaokruživanje stvara distorziju blizu nule

2.2 Fizički domen

U fizičkom domenu izlazne vrednosti digitalno-analognog konvertera mogu biti

formirane korišćenjem napona, struje, punjenja kondezatora, ili vremena. U svakom od ovih

fizičkih ili analognih domena mogu se koristiti i unarne i binarne arhitekture, vidi tabelu

2.2.1.

Napon može biti podeljen otpornicima. Gornja leva šema sa slike 2.2.1 pokazuje

koncept: digitalni dekoder selektuje jedan od prekidača koji odredjuje izlazni napon. Na isti

način niz tekućih izvora i prekidača implementira unarni strujni izvor digitalno-analognog

konvertora. Konvertori rade u domenima “punjenja” i koriste zalihe u kapacitivnosti, a

unarne implementacije u vremenskom domenu koriste povorke impulsa, a onda uključuju ili

iskljucuju fizičku jedinicu.

Unarai kod Binarni kod

Napon Otporni niz

Flash AD

R-2R

DAC sa niskim učinkom

Struja Strujna matrica

Širokopropusni DAC

Strujni delitelj

Punjenje/Kondezator Zalihe kapacitivnosti

Low power DAC

Zalihe kapacitivnosti

Vreme PWM, SD mod

Niskopropusni DAC

Ograničeno izobličenjem

Tabela 2.2.1 Analogna prezentacija i fizički domeni

7

Kreiranje eksponencijalnih sekvenci fiziških vrednosti je jos jednostavnije. U

naponskom domenu R-2R strukture su primenjene, dok u strujnom domenu struja sedeli

tranzistroskim parovima. Kondezatorski skup može da koristi R-2R princip, takodje.

Korišćenje impulsa eksponencijalno rastućih dužina u vremeskom domenu je izvodljivo, ali

je nejasno koje prednosti ono donosi.

Odmah pored kombinacije reprezentacije signala i fizickog domena tabela 2.2.1

pokazuje najbitnije polje primene. Osim za binarne vrednosti, svi principi su nasli svoju

upotrebu.

Slika 2.2.1 Unarna (slike a i b) i binaran forma otpornog niza i strujnih izvora DAC-a

Na dalje će bit ilustrovane još dve šeme sa koje se koriste u DA konvertorima. Slika

2.2.2 predstavlja DAC zasnovan na otpornom nizu.

Slika 2.2.2 DAC sa otpornim nizom Slika 2.2.3 Zavisnost impedanse od

položaja otpornika

8

3. Arhitekture DA konvertora

Osnovna struktura DAC-a

Najjednostavniju strukturu čini prekidač (jednopolni, dvopoložajni, SPDT prekidač)

koji vrši prebacivanje između referentnog napona i mase ili između jednakih pozitivnih i

negativnih referentnih napona, kao 1-bitni DAC na slici 3.1. Tako jednostavna struktura je

osnovna komponenta mnogo složenijih DA konvertora i koristi se, uz oversampling, kao

osnovna komponenta u mnogim sigma-delta DA konvertorima.

Slika 3.1 Jednostavni DAC

Kelvinov delitelj (string DAC)

Najjednostavniju struktura DA konvertora, izuzev već pomenutog prekidačkog 1-

bitnog DAC-a, je Kelvinov delitelj ili string DAC prikazana na slici 3.2. N-bitnu verziju

DAC-a čini 2N jednakih otpornika u nizu i 2

N prekidača (obično CMOS), jedan između

svakog čvora lanca i izlaza. Izlaz se uzima iz samo jednog čvora zatvaranjem jednog

prekidača . Poreklo ovog DAC-a datira od Lord Kelvin-a sredinom 1800-tih, i to je bila prva

implementacija pomoću relea, a kasnije i sa vakuumskim cevima 1920-tih.

Ova arhitektura je jednostavna, ima naponski izlaz i inherentnu monotonost, čak i ako

je otpornik kratkospojen izlaz n ne može biti veći od izlaza n+1. Izlaz je linearan ako su svi

otpornici jednaki, ali može biti i nelinearan ako je potreban nelinearni DAC.U toku tranzicije

samo dva prekidača vode pa je zbog toga ova arhitektura sa malim gličevima. Takođe,

prekidački gličevi nisu kodno-zavisni što ga čini idealnim za aplikacije sa malim

izobličenjima. Glič je konstantan bez obzira na broj tranzicija, učestanost gliča utiče na više

više harmonike ali ne i na harmonike osnovne frekvencije izlaza. Veliki nedostatak ovog

DAC-a je veliki broj otpornika i prekidača potrebnih za visoku rezoluciju. Pojava malih IC

pogodovala je za praktičnu realizaciju ovih DAC-ova sa manjom i srednjom rezolucijum.

Danas se ova arhitektura široko koristi u jednostavnim DAC-ovima kao što su digitalni

potenciometri , takođe se koristi u složenijim strukturama visoke rezolucije. Kao sto je već

rečeno, izlaz DAC-a u slučaju svih logičkih 1 je za 1 LSB ispod reference, tako da se string

DAC koristi kao DAC opšte namene sa otpornikom izmedju referentnog priključka i prvog

prekidaža kao što je prikazano na slici 3.2.

9

Slika3.2. Kelvinov delitelj

R-2R otporna mreža

Jedna od najčešćih DAC struktura je R-2R lestvičasta mreža otpornika prikazana na

slici 3.3. Koristi otpornike od samo dve različite vrednosti, a njihov odnos je 2:1. N-bitni

DAC zahteva 2N otpornika, koji su lako podesivi. To je relativno mali broj otpornika za

podešavanje. Postoje dva načina na koje R-2R mreže mogu da se koriste kao DAC, odnosno

sa naponskim ili strujnim režimom rada. Svaki režim ima svoje prednosti i mane.

Slika 3.3 Otporna R-2R mreža

U naponskom režimu R-2R mreža je prikazana na slici 3.4. Krajevi niza otpornika su

priključemi između Vref i mase a izlaz se uzima sa kraja niza. Izlaz može biti uzet kao

naponski, ali izlazna impedansa je nezavisna od koda, tako da se može podjendako dobro

uzeri kao struja sa virtualnom masom. Ovu arhitekturu je predložio D.B Smith 1953 godine.

Pored toga, prekidač prebacuje krajeve otpornika izmedju niske impedanse VREF konekcije i

mase, koje je takodje, na niskoj impedansi, tako da kapacitivni glič teži da ne teče u

opterećenju. Sa druge strane, prekidači moraju da rade i preko širokog naponskog opsega.

Ovo je teško sa tačke gledišta dizajna i proizvodnje, i reference ulazne impedanse koja varira

široko sa kodom, tako da mora biti vođena veoma niskom impedansom. Pored toga, napredak

DAC ne može biti postignut samo sa otpornicima u serijama sa VREF terminalom.

U trenutnom modu R-2R, pokazanom na slici 3.4, možda se može postići napredak

zbog toga sto kraj “lestvice” koji je nezavisan od impedanse, a koristi se u VREF terminalu,

završava se sa invertovanim izlazom na potencijalu mase, a izlazna linija mora biti održavana

na istom. Normalna konekcija između ovog modela jeste operacioni pojačavač konfigurisan

10

kao struja-u-napon konverter, ali stabilizacija ovoga je komplikovana DAC izlaznom

impendansom, tj. njnom varijacijom sa digitalnim kodom.

Slika 3.4 Varijanta R-2R mreže

Strujni mod ima veći prekidački glič nego naponski mod zbog toga što su prekidači

direktno povezani na izlazne linije. Kako god, zbog toga, njihov dizajn je manje zahtevan a

njihov napon ne utiče na referentni. Ukoliko se koriste prekidači sposobni da prenose struju u

svakom pravcu, referentni napon može imati polaritet ili moze cak biti AC. Ovakva struktura

je ona koja je najčešće korišćena kao multiplicirajući DAC (MDAC). Zbog toga što su

prekidači uvek na, ili veoma blizu potencijala mase, maksimalni referentni napon može biti

očekivan kao logični. Nije uobičajeno za CMOS MDAC da prihvataju +-30V referencu dok

rade sa jednim izvorom od 5V.

Druga popularna forma R-2R DAC su prekidači sa istim strujama kao u R-2R, sto je

prikazano na slici 3.5. Ova arhitektura je prvo implementirana od strane Bernard M. Gordon-

a na EPSCO u vakummskim cevima 11-bit, 50kbps, sa sukcesivnom aproksimacijom ADC.

Patentirana aplikacija iz 1955-te opisuje ADC koji je prvi komercijalni ponuđeni kompletni

konvertor. U ovoj arhitekturi izlazna impedansa DAC je jednaka sa R, i ova struktura se često

koristi u videu velike brzine. Izrazita prednost je da se uvek zahteva odnos 2:1 bez obzira na

rezoluciju. U nekim primenama, relativno niska izlazna impedansa može biti i nedostatak.

11

Slika 3.5 Varijanta R-2R mreže sa strujnim izvorima

Slika 3.6 pokazuje DAC koji koristi binarno-težinski struje komutirna ne opterećenje.

Izlazna impedansa je visoka, i ova arhitektura generalno ima naponseke ili sliče izlazne

karakteristike. Glavni problem sa svim binarnim DACovima o kojima smo pričali jeste da

visoka rezolucija zahteva veće odnose otpornika, sto otežava proizvodnju.

Slika 3.6 R-2R mreža sa binarno-težinskim odnosom struja

12

4. Praktična realizacija

Za praktičnu realizaciju predviženo je da konvertor ima 5-bitnu rezoluciju. Za

R-2R mrežu , broj potrebnih otpornika izračunava se kao 2*N (N broj bitova) pa se odavde

vidi da je potrebni broj otpornika za konkretan primer 10. Postavljanje bitova se vrši pomoću

prekidača, mada postoji i mogućnost da se bit generator (npr. mikrokontroler) poveže

paralelno. Kao bafersko kolo iskorišćen je Šmit triger invertor 74HC14. Njegovi izlazi su

direktno povezani na otpornike. Izlazni signal se uzima kraja R-2R mreže koji je priključen

na bafer. Za realizaciju bafera je iskorišćen operacioni pojačavač LM285 u konfiguraciji

jediničnog pojačavača. Na slici 4.1 prikazana je šema realizacije.

Slika 4.1. Šema relizovane R-2R mreže

Kao referentni napon dovodi se Vcc napon od 5V. Za potrebe napajanja

operacionog pojačavača iskorišćen je posebni stabilizatora napona jer ovo kolo zahteva

napon od 5V i više. U konkretnom primeru doveden mu je napon od 8V kako bi pojačavač

imao uslova za stabilan rad. Na slici 4.2 prikazana je šema kola za napajanje. Može se videti

da su kao stabilizatori korišćena kola LM7805, ovo kolo na svom izlazu daje stabilni napon

od 5V. Kako je već rečeno, za potrebe operacionog pojačavača minimalni napon je morao da

bude oko 8V. Ovaj zahtev je realizovan dodavanjem Zener diode probojnog napona 2.7V

prema masi prvog stabilizatora. Ovakvom konfiguracijom je omogućeno da stabilizator daje

napon na izlazu od 7.7V što je dovoljno da napaja pojačavač. Izlaz prvog stabilizatora je

ujedno i ulaz stabilizatora dva tako da je njihovim rednim vezivanjem ispunjena potreba za

dva različita napona napajanja. Kao što se može videti sa slike celo napajanje je izvedeno uz

prateće filtracione kondezatore.

13

Slika 4.2 Realizacija izvora stabilisanog napona

Na slici 4.3 predstavljen je talasni oblik napona koji se dobija za R-2R DAC

sa 5 bitnom rezolucijom. Ovi rezultati su dobijina u fazi projektovanja, na osoni Spice

simulacije.

Slika 4.3 Rezultati Spice simulacije

Za izračunavanje izlazne vrednosti napona u odnosu na binarni kod koristi se sledeća

formula:

*2

out ref N

VALV V

gde je VAL tekuća binarna vrednost. Tako za decimalnu vrednost 3 možemo

očekivati izlazni napon od 15

32outV V

14

Realizacija 5 bitnog konvertora na bazi Kelvinovog delitelja zahteva veliki

broj otornika za veće rezolucije. Za petobinu rezoluciju taj broj je dobijen kao 25 što iznosi 32

otpornika u nizu. Prvi otpornik u niz je povezan na napon Vcc a poslednji na masu. Ovakvom

strukturom dobija se razdelnik napon. Kao demultiplekser korišćeno je kolo 74HC4051, ovo

je analogni multiplekser/demultiplekser. Kolo ima osam ulaza tako da je broj selektorskih

bitova ograničen na 3.

Da bismo ispunili zahtev za 5 bitova struktura je povezana na sledeći način: Niža tri

bita (A, B, C) su slektorski bitovi za demultipleksere U1, U2, U3 i U4. Njihovim

postavljanjem se vrši izbor ulaznog signala koji će biti prosledjen na izlaz. Sa viša dva

bita(D, E) vrši se odabir demultiplekserskog izlaza (U1 do U4) koji će biti prosleđen na izlaz

zavisni od kombinacije dovedenih bitova. Tako imamo da se za kombinaciju 00 na izlaz U5

šalje izlazni isgnal sa U1, za 01 U2 itd. Zbog prilagođenja izlazne impedanse i u ovo struktur

je na izlazu korišćen bafer primenom kola LM258.

Slika 4.4 Kelviniv delitelj