vpe...

VPESYS-01/4C

VPESYS-01/1C

VPESYS-01/4N

VPESYS-01/1N

VPEMAIN-01

VPEOPT-01/4N

VPEOPT-01/1N

VPECLK-01

vPE シリーズユーザーズマニュアル

VPE-001-080530


ADTEK SYSTEM SCIENCE Co.,Ltd. - i -

梱包内容をご確認ください。

このたびは、弊社VPEシリーズ関連製品をお買い求めいただき誠にありがとうございます。

VPEシリーズは、型番により構成品が異なります。

製品をご使用いただく前に、下記の構成品リスト、構成品外観図で構成品がすべて揃っているかご確認ください。

万一、不足の品がございましたらお手数ですがお買上げの販売店もしくは弊社までご連絡ください。

◆構成品リスト

製品型番同梱品

① ② ③ ④ ⑤ ⑥ ⑦ ⑧ ⑨

VPESYS-01/4C 1台 1台 1台－－ 5本 2台 2本 1枚

VPESYS-01/1C 1台－－ 1台 1台 2本 2台 2本 1枚

VPESYS-01/4N 1台 1台 1台－－ 4本－－ 1枚

VPESYS-01/1N 1台－－ 1台 1台 1本－－ 1枚

VPEMAIN-01 1台－－－－－－－ 1枚

VPEOPT-01/4N － 1台 1台－－ 4本－－ 1枚

VPEOPT-01/1N －－－ 1台 1台 1本－－ 1枚

VPECLK-01 －－－－－ 1本 2台 2本 1枚

◆構成品外観図

※１．x4リンク光中継ボードです。②と③はパネル形状が異なります。

※２．x1リンク光中継ボードです。④と⑤はパネル形状が異なります。

①バックプレーンボード（vPEM101）

⑧クロックケーブル ⑥光中継ケーブル

保証書

⑨保証書 ⑦クロックアダプタ

（vPEOC01）

②PCIe 光中継ボード ※１

（vPEA201-X4-PCIe）

③SHB 光中継ボード ※１

（vPEA201-X4-SHB）

④PCIe 光中継ボード ※２

（vPEA201-X1-PCIe）

⑤SHB 光中継ボード ※２

（vPEA201-X1-SHB）


ADTEK SYSTEM SCIENCE Co.,Ltd. - ii -

－目次－

梱包内容をご確認ください。 ..................................................................................................................................................... i

－目次－ ...................................................................................................................................................................................... ii

ご注意 .......................................................................................................................................................................................... 1

保証規定 ...................................................................................................................................................................................... 2

安全上の注意 .............................................................................................................................................................................. 3

本マニュアルの読み方 ............................................................................................................................................................... 5

１．概要 ...................................................................................................................................................................................... 6

１-１．vPEシリーズ構成 ...................................................................................................................................................... 7

１-２．システム構成例 .......................................................................................................................................................... 8

１-２-１．ＰＣスロット拡張構成 ...................................................................................................................................... 8

１-２-２．バックプレーンボード単体構成 ....................................................................................................................... 9

１-２-３．バックプレーンボード間拡張構成 ................................................................................................................. 10

２．vPEM101（バックプレーンボード）............................................................................................................................. 11

２-１．特長 ........................................................................................................................................................................... 12

２-２．概観図 ....................................................................................................................................................................... 13

２-２-１．各部の名称と説明 ............................................................................................................................................ 14

２-３．ブロック図 ................................................................................................................................................................ 17

２-４．ボードセッティング ................................................................................................................................................. 18

２-４-１．電源環境 ........................................................................................................................................................... 18

２-４-１-１．構成図 ...................................................................................................................................................... 18

２-４-２．動作モード ....................................................................................................................................................... 19

２-４-２-１．階層構成 .................................................................................................................................................. 19

２-４-２-２．スイッチ設定 .......................................................................................................................................... 20

２-４-３．クロック環境 ................................................................................................................................................... 22

２-４-３-１．PCIeクロック生成ブロック .................................................................................................................. 22

２-４-３-２．PCI Busクロック生成ブロック ............................................................................................................ 22

２-４-３-３．スイッチ設定 .......................................................................................................................................... 23

２-４-４．Hot-Plug機能.................................................................................................................................................. 24

２-４-４-１カード挿入プロセス ................................................................................................................................... 25

２-４-４-２．カード取外プロセス ............................................................................................................................... 26

２-４-５．SHBコンフィギュレーション設定 ............................................................................................................... 27

２-４-５-１．スイッチ設定 .......................................................................................................................................... 27

２-５．コネクタ信号表 ........................................................................................................................................................ 28

２-５-１．SHB Expressスロット .................................................................................................................................. 28

２-５-２．PCI Expressスロット .................................................................................................................................... 33

２-５-３．PCI Busスロット ........................................................................................................................................... 35

２-５-４．I/Oインターフェイス ..................................................................................................................................... 37

２-５-５．システム･マネジメント .................................................................................................................................. 37

２-５-６．電源関連 ........................................................................................................................................................... 38

２-５-７．リセット ........................................................................................................................................................... 38

２-６．ボード仕様 ................................................................................................................................................................ 39

２-７．外形寸法 .................................................................................................................................................................... 41

３．vPEA201（光中継ボード）............................................................................................................................................. 42

３-１．特長 ........................................................................................................................................................................... 43

３-２．概観図 ....................................................................................................................................................................... 44

３-２-１．各部の名称と説明 ............................................................................................................................................ 44


ADTEK SYSTEM SCIENCE Co.,Ltd. - iii -

３-３．ブロック図 ................................................................................................................................................................ 46

３-４．ボードセッティング ................................................................................................................................................. 47

３-４-１．ボードの実装 ................................................................................................................................................... 47

３-４-２．動作モード ....................................................................................................................................................... 48

３-４-２-１．スイッチ設定（PCIeリンクボード）................................................................................................... 48

３-４-２-２．スイッチ設定（SHBリンクボード） ................................................................................................... 49

３-４-３．クロック環境 ................................................................................................................................................... 51

３-４-３-１．スイッチ設定（PCIeリンクボード）................................................................................................... 52

３-４-３-２．スイッチ設定（SHBリンクボード） ................................................................................................... 52

３-５．コネクタ信号表 ........................................................................................................................................................ 53

３-５-１．PCI Expressエッジコネクタ ......................................................................................................................... 53

３-５-２．SHB Expressエッジコネクタ ....................................................................................................................... 54

３-５-３．電源関連 ........................................................................................................................................................... 57

３-６．ボード仕様 ................................................................................................................................................................ 58

３-７．外形寸法 .................................................................................................................................................................... 59

４．vPEOC01（クロックアダプタ） .................................................................................................................................... 60

４-１．特長 ........................................................................................................................................................................... 61

４-２．概観図 ....................................................................................................................................................................... 62

４-２-１．各部の名称と説明 ............................................................................................................................................ 62

４-３．ブロック図 ................................................................................................................................................................ 63

４-４．アダプタ仕様 ............................................................................................................................................................ 63

４-５．外形寸法 .................................................................................................................................................................... 63

５．使用上の注意事項 ............................................................................................................................................................. 64

５-１．パソコン環境 ............................................................................................................................................................ 65

５-２．電源の投入手順 ........................................................................................................................................................ 65

５-２-１．vPEOC01（クロックアダプタ）使用時 ....................................................................................................... 65

５-２-２．vPEOC01（クロックアダプタ）未使用時 ................................................................................................... 65

６．vPEシステム導入 ............................................................................................................................................................ 66

６-１．設定 ........................................................................................................................................................................... 69

６-１-１．vPEM101（バックプレーンボード）の設定 ................................................................................................ 70

６-１-２．vPEA201-X*-PCIe（PCIe光中継ボード）の設定 ...................................................................................... 74

６-１-３．vPEA201-X*-SHB（SHB光中継ボード）の設定 ....................................................................................... 75

６-１-４．vPEOC01（クロックアダプタ）の設定 ....................................................................................................... 77

６-２．接続 ........................................................................................................................................................................... 78

６-２-１．PCIe光中継ボードをPCへ実装する ............................................................................................................ 79

６-２-２．SHB光中継ボードをバックプレーンへ実装する ......................................................................................... 81

６-２-３．光中継ケーブルを接続する（光中継ボード間） ........................................................................................... 82

６-２-４．クロックアダプタを接続する ......................................................................................................................... 86

６-２-５．PCI／PCIeボードを実装する ....................................................................................................................... 89

６-２-６．ATX電源を接続する ....................................................................................................................................... 91

６-３．システム起動と確認 ................................................................................................................................................. 92

６-３-１．システム起動方法 ............................................................................................................................................ 92

６-３-２．Windows使用時のデバイス認識の確認方法 ................................................................................................ 93

６-４．トラブルシューティング ......................................................................................................................................... 98

６-４-１．事例と対応方法 ............................................................................................................................................... 98

６-４-２．解決できないときは ........................................................................................................................................ 99

７．製品保守に関するご案内 ................................................................................................................................................ 100

７-１．製品のメンテナンスについて ................................................................................................................................ 101

７-２．製品のお問い合わせについて ................................................................................................................................ 102


ADTEK SYSTEM SCIENCE Co.,Ltd. - iv -

８．APPENDIX .................................................................................................................................................................... 108

８-１．PCIe電気的テスト ................................................................................................................................................ 109

８-１-１．vPEM101－SigTest ...................................................................................................................................... 109

８-１-２．vPEA201－SigTest ....................................................................................................................................... 111

改訂履歴 .................................................................................................................................................................................. 113


ADTEK SYSTEM SCIENCE Co.,Ltd. - 1 -

ご注意

本製品の外観や仕様及び取扱説明書に記載されている事項は、将来予告なしに変更することがあります。

取扱説明書に記載のすべての事項について、株式会社アドテックシステムサイエンスから文書による許諾を得ずに行う、

あらゆる複製も転載も禁じます。

この取扱説明書に記載されている会社名及び製品名は、各社の商標又は登録商標です。

取扱説明書の内容を十分に理解しないまま本製品を扱うことは、絶対におやめください。本製品の取扱いについては安

全上細心の注意が必要です。取扱説明を十分に理解してから本製品をご使用ください。

本製品をお使いいただくには、ＰＣや Windows についての一般的な知識が必要です。本書は、お読みになるユーザ

ーがＰＣや Windows の使い方については既にご存知であることを前提に、製品の使いかたを説明しています。もし、

ＰＣや Windows についてご不明な点がありましたら、それらの説明書や関係書籍等を参照してください。



保証規定

１．保証の範囲

１．１この保証規定は、弊社―株式会社アドテックシステムサイエンスが製造・出荷し、お客様にご購入いただい

たハードウェア製品に適用されます。

１．２弊社によって出荷されたソフトウェア製品については、弊社所定のソフトウェア使用許諾契約書の規定が適

用されます。

１．３弊社以外で製造されたハードウェア又はソフトウェア製品については、製造元／供給元が出荷した製品その

ままで提供いたしますが、かかる製品には、その製造元／供給元が独自の保証を規定することがあります。

２．保証条件

弊社は、以下の条項に基づき製品を保証いたします。不慮の製品トラブルを未然に防ぐためにも、あらかじめ各条項

をご理解のうえ製品をご使用ください。

２．１この保証規定は弊社の製品保証の根幹をなすものであり、製品によっては、その取扱説明書や保証書などで

さらに内容が細分化され個別に規定されることがあります。従って、ここに規定する各条項の拡大解釈によ

る取扱いや特定目的への使用に際しては十分にご注意ください。

２．２製品の保証期間は、製品に添付される「保証書」に記載された期間となり、弊社は、保証期間中に発見され

た不具合な製品について保証の責任をもちます。

２．３保証期間中の不具合な製品について、弊社は不具合部品を無償で修理又は交換します。ただし、次に記載す

る事項が原因で不具合が生じた製品は保証の適用外となります。

― 事故、製品の誤用や乱用

― 弊社以外が製造又は販売した部品の使用

― 製品の改造

― 弊社が指定した会社以外での調整や保守、修理など

２．４弊社から出荷された後に災害又は第三者の行為や不注意によってもたらされた不具合及び損害や損失につい

ては、いかなる状況に起因するものであっても弊社はその責任を負いません。

２．５原子力関連、医療関連、鉄道等運輸関連、ビル管理、その他の人命に関わるあらゆる事物の施設・設備・器

機など全般にわたり、製品を部品や機材として使用することはできません。もし、これらへ使用した場合は

保証の適用外となり、いかなる不具合及び損害や損失についても弊社は責任を負いません。



安全上の注意

ここに示す注意事項は、製品を安全に正しくお使いいただき、あなたや他の人々への危害や財産への損害を未然に防ぐ

ためのものです。

注意事項は、誤った取扱いで生じる危害や損害の大きさ、又は切迫の程度によって内容を｢警告｣と｢注意｣の２つに分け

ています。｢警告｣や｢注意｣はそれぞれ次のことを知らせていますので、その内容をよくご理解なさってから本文をお読

みください。

警告：この指示を無視して誤った取扱いをすると、人が死亡したり重傷を負ったりすることがあります。

注意：この指示を無視して誤った取扱いをすると、人が傷害を負ったり、物に損害を受けたりすることがあります。

── 感電や火災の危険があります ――

・湿気や水分の多いところ、風呂場や水を扱うところ、雨のあたるところなどでの使用は絶対におやめください。感電

することがあります。

・ぬれた手で機器を取り扱うことは絶対におやめください。感電することがあります。

・機器を分解したり改造したりしないでください。火災を起こしたり、感電したりすることがあります。

・発熱、発煙、異臭など、もし機器に異常が生じた場合は、すぐにコンピュータおよび機器の電源を切ってください。

そのままで使用すると、火災を起こしたり、感電したりすることがあります。

・金属物やそのカケラ、水やその他の液体など、もし異物が機器の内部に入った場合は、すぐにコンピュータおよび機

器の電源を切ってください。そのままで使用すると、火災を起こしたり、感電したりすることがあります。

・本製品を分解したり、改造したりしないでください。火災や感電の原因となることがあります。万一、発熱、煙が出

ている、異臭がするなどの異常に気がついた場合は速やかに所定の手順にしたがいＰＣの電源スイッチを切り、その

後に本製品を取り外してください。異常状態のまま使用すると火災や感電のおそれがあります。

！警告



取り扱い方によっては

── けがをしたり機器を損傷したりすることがあります ――

・直射日光のあたるところや、極端に高温になるところ、または低温になるところ、湿度の高いところ、強い磁気を帯

びた場所などでは使用しないでください。機器の故障や誤動作の原因になります。

・環境に急激な温度差が生じると結露します。もし結露したときは、必ず時間をおき、結露がなくなってからご使用く

ださい。結露したまま使用すると、機器は誤動作をしたり故障したりすることがあります。

・機器の持ち運びは慎重に行ってください。落としたりすると、けがをしたり、機器の故障の原因になります。

・ケーブルをつないだり外したりするときは、コンピュータおよび接続機器の電源を必ず切ってください。電源を入れ

たままでケーブルの着脱を行うと、過電圧や過電流によって機器をこわすことがあります。

・機器を静電気破壊から守るため、基板上の IC やコネクタの接触部分には手を触れないでください。不用意にさわる

と、からだにもった静電気によって機器をこわすことがあります。

・エッジコネクタには直接、手を触れないでください。接触不良の原因となります。

！注意



本マニュアルの読み方

本マニュアルは、VPEシリーズ製品共通のマニュアルとなっております。従って、製品により関連が深い章が

異なりますので、以下の指示に従ってお読み頂くようにお願いいたします。

◆VPESYS-01/4C をご購入のお客様へ

『６．vPEシステム導入』を中心にお読みください。必要に応じて他章をお読みください。

◆VPESYS-01/1C をご購入のお客様へ


◆VPESYS-01/4N をご購入のお客様へ


◆VPESYS-01/1N をご購入のお客様へ


◆VPEMAIN-01 をご購入のお客様へ

『２．vPEM101（バックプレーンボード）』を中心にお読みください。必要に応じて他章をお読みください。

◆VPEOPT-01/4N をご購入のお客様へ

『３．vPEA201（光中継ボード）』を中心にお読みください。必要に応じて他章をお読みください。

◆VPEOPT-01/1N をご購入のお客様へ

『３．vPEA201（光中継ボード）』を中心にお読みください。必要に応じて他章をお読みください。

◆VPECLK-01 をご購入のお客様へ

『４．vPEOC01（クロックアダプタ）』を中心にお読みください。必要に応じて他章をお読みください。



１．概要

vPE シリーズユーザーズマニュアル１．概要


vPEシリーズは、ＰＣ（パソコン）にPCI Express／PCI Busスロットを追加拡張したり、PICMG1.3準拠のCPU

ボードとPCI Express／PCI Busスロットを使用可能にする製品です。

現在のＰＣでは、PCI Expressベースのプラットフォームへの移行に伴いPCI Busスロットが削減される方向にあり

ます。また、PCI Expressスロット数も十分とはいえません。ＰＣ環境でシステムを構築する際、vPEシリーズを採用

いただくことにより既存資産（PCI Busカード）や産業分野で整いつつあるPCIeカードなどを有効利用でき応用範囲

が広がります。

－産業向け組込システム

－研究開発向け組込システム

－ハードウェア／ソフトウェア試作評価システム

１-１．vPEシリーズ構成

vPEシリーズは以下の３種類のボードで構成されます。

１．vPEM101（バックプレーンボード）

PCI Express Switch／PCI Bus Bridgeを搭載したPICMG 1.3準拠の１３スロットサイズのバックプレーンボー

ドです。本ボードでは、SHB Expressスロット×１およびPCI Expressスロット×７と3.3V／32bit PCI Busスロ

ット×４がサポートされています。

SHBスロットには、関連製品のvPEA201-X*-SHB（光中継ボード）を接続できＰＣとのインターフェイスが可能

です。また、市販のSHB CPUボードが接続できるため、本ボード単体でのシステム構築も可能です。SHB CPUボ

ードを使用する場合はUSBポート×４とLAN（Ethernet）ポート×２が利用できます。

PCIe スロットでは、SHB スロットとダイレクト接続されている×８／×４リンクの２つのスロットと、PCIe

Switch 経由の×８リンク－１スロットと×４リンク－４スロットがサポートされています。×４リンクのスロット

は動作モード設定で×８リンク－２スロットに構成することも可能です。

PCIe Switch経由の×４リンクのスロットはHot-Plug機能がサポートされておりソフトウェアを含めたシステム全

体としての機能評価が可能です。

PCI Busスロットは、3.3V／32bit／33MHz対応で3.3V PCIカード／ユニバーサルPCIカードを利用できます。

２．vPEA201（光中継ボード）

ＰＣとvPEM101（バックプレーンボード）間を接続する光トランシーバ搭載の中継ボードです。

ＰＣのPCIeスロットにvPEA-201-X*-PCIeを実装、バックプレーンボードのSHBスロットにvPEA-201-X*-SHB

を実装し、両者を光中継ケーブルで接続し使用します。PCIeエッジコネクタは×４リンク、SHBエッジコネクタは

×８リンク－１ポート／×４リンク－２ポートで接続されます。中継ボード間は×１リンクまたは×４リンクで接続

します。（vPEA201-X1-*** の場合は１本、vPEA201-X4-*** の場合は４本の光中継ケーブルを使用します。）

また、vPEA-201-X*-SHB のSHBエッジコネクタはPICMG 1.3準拠となっており、市販のSHB バックプレー

ンボードを使用することも可能です。

３．vPEOC01（クロックアダプタ）

vPEA201（光中継ボード）間でクロックの受け渡しを行う光トランシーバ搭載のアダプタボードです。

使用するＰＣによってはSSC（スペクトラム拡散）が固定されている場合があり、ＰＣとバックプレーンボード間で

リンクの同期化に失敗しうまく通信できないときがあります。このようなときに本クロックアダプタを使用しシステ

ム全体のリンクを同期化します。光インターコネクトのメリットである伝送距離特性を最大限に生かしたシステム構

築が可能です。

本アダプタは２台１組で使用します。

※vPEA201-X1-*** は、vPEA201-X1-PCIe および vPEA201-X1-PCIe を指します。

※vPEA201-X4-*** は、vPEA201-X4-PCIe および vPEA201-X4-PCIe を指します。

※vPEA201-X*-PCIe は、vPEA201-X1-PCIe および vPEA201-X4-PCIe を指します。

※vPEA201-X*-SHB は、vPEA201-X1-SHB および vPEA201-X4-SHB を指します。

※使用するＰＣによってはクロックアダプタを使用しないシステムの構成が可能です。



１-２．システム構成例

vPEシリーズを使用したシステム構成例についてまとめます。

－ＰＣスロット拡張構成

－バックプレーンボード単体構成

－バックプレーンボード間拡張構成

１-２-１．ＰＣスロット拡張構成

ＰＣとvPEM101（バックプレーンボード）間をvPEA201（光中継ボード）で接続するスロットの拡張構成です。

Figure １-１：ＰＣスロット拡張構成

PC(PCIe

Side)

PC Slot Expansion

Setup

vPEM101

(Backplane Board)

光中継ボードをバックプレーンボードの SHB Slot#A／Slot#B に接続

vPEA201

(OPT Adapter)

vPEA201

(OPT Adapter)

光中継ボードをＰＣの PCIeスロットに接続

光ケーブル ×１or×４ Link

vPEOC01

※オプション

vP

EO

C01

※オ

プショ

ン

光ケーブル (Reference Clock)

vPE-SYS-001



１-２-２．バックプレーンボード単体構成

市販のPICMG 1.3準拠のSHB CPUボードとvPEM101（バックプレーンボード）単体のシステム構成です。

Figure １-２：バックプレーンボード単体構成

BackplaneBoard Standalone

and Expansion Setup vPEM101

(Backplane Board)

vPE-SYS-002

PICMG 1.3

SHB CPU Board

SHB CPU ボードをメインボードの SHB Slot#A ～Slot#C に接続



１-２-３．バックプレーンボード間拡張構成

市販のPICMG 1.3準拠のSHB CPUボードと２台のvPEM101（バックプレーンボード）、vPEA201（光中継ボー

ド）を使用したスロットの拡張構成です。

Figure １-３：バックプレーンボード間拡張構成

Backplane Board

Standalone

and Expansion Setup vPEM101

(Backplane Board)

光中継ボードをバックプレーンボードの PCIe Slot#2 に接続

vPE-SYS-002

vPEA201

(OPT Adapter)

vPEA201

(OPT Adapter)


PICMG 1.3

SHB CPU Board

SHB CPU ボードをバックプレーンボードの SHB Slot#A～Slot#C に接続

光中継ボードをバックプレーンボードの SHB Slot#A／Slot#B に接続

vPEM101

(Backplane Board)

バックプレーンボードを追加したスロット拡張方法 ※オプション構成



２．vPEM101（バックプレーンボード）

vPE シリーズユーザーズマニュアル２．vPEM101（バックプレーンボード）


本章では、vPEM101（バックプレーンボード）について説明します。

２-１．特長

１．PICMG 1.3準拠１３スロットサイズのバックプレーンボード

マウントホールなどPICMG 1.3メカニカルに対応しています。

２．「インベンチュア社製：ZTRITON PCIe Switch」チップ搭載

PCI Express R1.1準拠のPCI Express Switch、PCI Bus R2.3準拠のPCI Bus Bridge機能を利用することにより

スロット拡張を行っています。

３．豊富なスロット構成

SHB／PCIe／PCI Busスロット共にフルサイズのAdd-Inカードを実装できます。また、PCIeスロットは×１６

リンク形状のコネクタを採用しているためリンク形状に関わらず全てのPCIeカードを実装できます。

－SHB ：１スロット（Slot#A～Slot#C）

－x8 Link PCIe ：１スロット（SHBダイレクト接続）

－x4 Link PCIe ：１スロット（SHBダイレクト接続）

－x8 Link PCIe ：１スロット（PCIe Switch経由接続／PCI Busスロットと排他使用）

－x4 Link PCIe ：４スロット（PCIe Switch経由接続／x8 Link２スロットに構成可能）

－32bit PCI Bus ：４スロット（PCIe Switch経由接続／3.3Vカードまたはユニバーサルカードを実装可能）

４．Hot-Plugスロットのサポート

PCIe Switch経由のx4 Link PCIeスロットは、PCI Express規格スロット制御メカニズムを利用したHot-Plug

に対応しています。ソフトウェアを含めたシステム評価が可能です。

５．選択可能なクロック環境

SHB スロットとの同期クロック環境またはオンボード OSC による非同期クロック環境を選択できます。また、

PCIe Switch経由のx4 Link PCIeスロットには125MHzリファレンスクロックを供給できるためFPGA搭載の特

殊用途向けPCIeカードなどにも対応可能です。これらクロック環境は開発段階のシステム評価に有効です。

６．I/Oインターフェイスのサポート

SHB CPUボードを実装し使用する場合、USBポートおよびLANポートを利用できます。

－USB ：４ポート（USB 2.0対応）

－LAN ：２ポート（Gigabit Ethernet対応）

７．ATX12V v2.2対応電源コネクタを搭載

「24ピンATX電源コネクタ×１」と「４ピン12V ATX電源コネクタ×２」が用意されています。大容量電源の採用

やシステムに最適な電源環境の構築が可能です。

８．電源ラインのフィルタリング

ATX 電源ラインには高周波成分を除去するためのフィルタが挿入されています。また、追加加工でコモンモード･ノ

イズ対策を施すことも可能です。これらはアナログ計測などシステム間でのノイズ帰還対策に有効です。なお、ATX

電源のGNDとボードGNDを共通接続とすることも可能です。

９．絶縁された電源GNDとシャーシGND

電源 GND（FGND）とシャーシ GND（マウントホール）は標準で絶縁されています。必要に応じて追加加工でこ

れらGNDを共通接続とすることも可能です。



２-２．概観図

Figure ２-１：PICMG 1.3 バックプレーンボード概観図

vPEM101-001

281.94

327.6

6

PCIe

Switch

Chip

PCIe-x8 a_PEX[7:0]

Slot#1

PCIe-x8 Port0 Slot#3

PCIe-x4 Port3

Slot#10

PCIe-x4 Port5 Slot#8

PCIe-x8/4 Port4 Slot#9

PCIe-x8/4 Port2

Slot#11

PCI32bit Port0 Slot#4




AT

X M

ain

Pow

er

CN

24

AT

X 1

2V

C

N25

RJ-45 Port2 CN12

PCIe Switch Status LED D1～D12

CN19

SW

17

OPMODE DIP Switch Block

SW

4

SW

1

SW

2

SW

3

SW

5

CN18 CN17 CN16

CN23 CN22 CN21 CN20

CN15 CN13

PW

R S

W

SW

18

PWR

ATN

Clo

se

Op

en

MRL ATN

S#11

S

#10

S

#9

S

#8

PCIe-x4 b_PEX[3:0]

Slot#2

CN14

PCIe-x4/x8 SHB

Slot#A

CN3

PCIe-x8 SHB

Slot#B

CN4

PWR/Option SHB

Slot#C

CN5

RJ-45 Port1 CN11

USB-A Port3/4 CN10

USB-A Port1/2

CN9

Monitor/GPIO

CN1 I2C Header

CN2

AT

X 1

2V

C

N26

FAN Power CN30

PW

R L

ED

C

N28

PW

R S

W

CN

27

FGND TP6

SM

Bu

s C

N7

SY

S J

TA

G

CN

6

PW

RB

T

CN

8

SHB CFG

D15

D16

D19

D20

D23

D24

D27

D28

JP2 JP3 JP4 JP5 SW9～SW16

SW

20

RST SEL

JP7

SYSRST SW19

SY

SR

ST

C

N29

M66CNT JP1

SW7

PECLK

PBCLK SW8

SW

6

PECLK D14

D13

D18

D17

D22

D21

D26

D25

D30

D29

VDD D33



２-２-１．各部の名称と説明

vPEM101（バックプレーンボード）の各部の名称と説明を下表に示します。

項目部品番号名称説明

(1) BGA1 PCI Express Switchチップ ZTRITON チップを搭載。バーチャルブリッジ構造の PCIe

Switch／PCI Bus Bridgeです。

(2) CN1 モニターコネクタ PCIe Switch 内部の動作状態を確認するためのモニタリング用コ

ネクタ。工場出荷時の検査用のため、通常使用時は何も接続しな

いでください。

(3) CN2 I2Cヘッダコネクタ PCIe Switch内部のレジスタへアクセスするための I2C Bus接続

用コネクタ。工場出荷時の検査用のため、通常使用時は何も接続

しないでください。

(4) CN3～CN5 SHB Expressスロット vPEA201（光中継ボード）のSHB側またはSHB CPUボード接

続用コネクタ。

※PCIeスロットとは構造が異なるため通常のPCIeカードは接続

しないでください。接続すると破損の原因となります。

● CN3 ：SHB Slot#A

● CN4 ：SHB Slot#B

● CN5 ：SHB Slot#C

(5) CN6 システムJTAGコネクタ SHB／PCIe／PCI BusスロットのJTAGコネクタ。

(6) CN7 SMBusコネクタ SHB／PCIe／PCI BusスロットのSMBusコネクタ。

(7) CN8 電源制御スイッチ用コネクタ SHB 上でATX電源制御回路がサポートされている場合にモーメ

ンタリ型スイッチを接続して使用します。vPEA201（光中継ボー

ド）では未使用です。

● SHB信号：PWRBT#（Slot#A）

(8) CN9, CN10 USBポートコネクタ USB通信用コネクタ。２ポートのコネクタが２ヶ搭載されていま

す。下段はポート１, ３で上段はポート２, ４です。USB ポート

はSHB CPUボードでサポートされている場合に利用できます。

(9) CN11, CN12 LANポートコネクタ LAN（Ethernet）通信用コネクタ。LANポートはSHB CPUボ

ードでサポートされている場合に利用できます。

(10) CN13, CN14 PCI Expressスロット（SHB） ×１６リンク形状のPCIeスロット。本スロットのPCIeリンクは

SHBスロットに接続されています。

● CN13 ：Slot#1（x8 Link／a_PEX[7:0]）

● CN14 ：Slot#2（x4 Link／b_PEX[3:0]）

(11) CN15 PCI Expressスロット（PCIe Switch） ×１６リンク形状のPCIeスロット。本スロットのPCIeリンクは

PCIe Switchに接続されています。

※PCI Busを使用する構成では、本スロットは利用できません。

● CN15 ：Slot#3（x8 Link／Switch Port0）

(12) CN16～CN19 PCI Bus 32bit／3.3Vスロット PCI Bus のスロットコネクタ。3.3V またはユニバーサル形状の

PCI Add-Inカードを接続します。

※Slot#3（PCIeスロット）を使用する構成では、本スロットは利

用できません。

● CN16～CN19 ：Slot#4～Slot#7（Switch Port0）

(13) CN20～CN23 Hot-Plug対応PCIeスロット（PCIe Switch） ×１６リンク形状のHot-Plug対応PCIeスロット。本スロットの

PCIeリンクはPCIe Switchに接続されています。

※出荷時の設定では、Hot-Plug機能は未使用です。

● CN20 ：Slot#8（x4 Link／Switch Port5） *1

● CN21 ：Slot#9（x8 or x4 Link／Switch Port4） *3

● CN22 ：Slot#10（x4 Link／Switch Port3） *2

● CN23 ：Slot#11（x8 or x4 Link／Switch Port2） *3

補足：

*1 Slot#9がx8 Link構成のときSlot#8は利用できません。

*2 Slot#11がx8 Link構成のときSlot#10は利用できません。

*3 SW3, SW4の設定によりリンク幅を選択します。

(14) CN24 ATXメイン電源コネクタ ATX電源の２４ピン（メイン）コネクタを接続します。ATX電源

には400Wクラス以上を使用してください。

(15) CN25, CN26 ATX 12V電源コネクタ ATX電源の４ピン（12V補助）コネクタを接続します。

(16) CN27 電源制御スイッチ用コネクタシャーシ上にATX電源制御スイッチがある場合に接続します。使

用するスイッチはオルタネート型です。

※SHB 上で同スイッチ制御がサポートされている場合は未接続

としてください。vPEA201（光中継ボード）では未使用です。

● SHB信号：PSON#（Slot#A）

（続く）



（続き）


(17) CN28 電源ステータスLED用コネクタシャーシ上にATX電源のON／OFF表示LEDがある場合に接続

します。

(18) CN29 SHBリセットスイッチ用コネクタシャーシ上にリセットスイッチがある場合に接続します。本リセ

ットはバックプレーンボード全体のリセットを行います。リセッ

ト信号はSHB上のSHB_RST#信号と共有されています。

(19) CN30 FAN電源コネクタ必要な場合、PCIe SwitchチップのヒートシンクFAN電源コネク

タを接続します。本コネクタから 5V／12V を供給可能で最大

200mAまでのFANを使用できます。

※標準製品構成では、ヒートシンクFANは未搭載です。

(20) SW1～SW5 PCIe Switch動作モードスイッチ PCIe Switchの動作モードを選択するスイッチ。詳細は、「ボード

セッティング」項を参照してください。

※SW5は工場出荷時の検査用のため、通常使用時は設定変更は行

わないでください。

● SW1出荷時設定：PCI Bus Bridge Mode

[SW1-1～SW1-4 = ON, OFF, OFF, ON]

● SW2出荷時設定：Slot#3 = x8 Link／SHB Slot#B = x8 Link

[SW2-1～SW2-6 = OFF, OFF, ON, OFF, OFF, ON]

● SW3出荷時設定：Slot#8～Slot#11 = x4 Link

[SW3-1～SW3-8 = 全てON]

● SW4出荷時設定：Slot#9, Slot#11 Max Link Width = x4

[SW4-1～SW4-4 = 全てOFF]

● SW5出荷時設定：コード“０”選択

(21) SW6, SW7 PCIeクロック設定スイッチ PCIe リファレンスクロックを選択します。詳細は、「ボードセッ

ティング」項を参照してください。

● SW6出荷時設定：SHB Slot／No Spread／100MHz

[SW6-1～SW6-6 = OFF, OFF, OFF, OFF, OFF, ON]

● SW7出荷時設定：All Slot 100MHz／BW 1MHz／Bypass

[SW7-1～SW7-6 = OFF, OFF, OFF, OFF, OFF, ON]

(22) SW8 PCI Busクロック設定スイッチ PCI Busのクロックを選択します。詳細は、「ボードセッティング」

項を参照してください。

● 出荷時設定：非同期モード／33MHz

[SW8-1～SW8-2 = ON, ON]

(23) SW9～SW16 Hot-Plug制御スイッチ PCIeスロット８～１１用のHot-Plug制御スイッチ。各スロット

のMRL Sensor／Attention Button信号の操作が可能です。

※出荷時の設定では、Hot-Plug機能は未使用です。

● MRL出荷時設定：Close

(24) SW17 SHB CFG設定スイッチ SHB スロットの PCIe リンク構成を設定します。詳細は、「ボー

ドセッティング」項を参照してください。

※vPEA201（光中継ボード）では、本スイッチ設定は未参照です。

● 出荷時設定：Port A0 = x8／Port A2 = x8／Port B0 = x4

[SW17-1～SW17-4 = ON, OFF, OFF, OFF]

(25) SW18 ATX電源スイッチ ATX電源のON／OFFスイッチ。

※SHB 上でATX 電源制御回路がサポートされている場合、本ス

イッチはOFFの状態で使用してください。

● 出荷時設定：電源OFF

(26) SW19 SHBリセットスイッチバックプレーンボード全体のリセットを行います。リセット信号

はSHB上のSHB_RST#信号と共有されています。

(27) SW20 システムリセット選択スイッチシステムリセットの接続先を選択するスイッチ。工場出荷時の検

査用のため、通常使用時は出荷時設定で使用してください。

● 出荷時設定：[SW20-1～SW20-4 = OFF, ON, OFF, ON]

(28) JP1 M66EN制御ジャンパ PCI BusスロットのM66EN信号によるクロック制御を行う場合

に接続します。なお、PCI Busクロック設定スイッチ（SW8）に

て 33MHz に設定されている場合は本ジャンパ設定に関わらず

M66EN信号はディセーブル状態となります。

● 出荷時設定：Close（M66EN制御有効）

(29) JP2～JP5 Hot-Plugスロット電源制御ジャンパ Hot-Plug スロット（Slot#8～Slot#11）の電源を強制 ON にする

ジャンパです。Hot-Plug機能を使用しない場合、本ジャンパを接

続します。

● JP2 ：Slot#11電源制御




● 出荷時設定：全てClose（Hot-Plug機能は未使用）

（続く）



（続き）


(30) JP6 補助電源制御ジャンパ補助電源（VAUX）のON／OFF制御を行う場合に接続します。

本ジャンパが未接続の場合はATX電源のACラインが切断（スイ

ッチOFF）されるまで補助電源は供給されます。

● 出荷時設定：Open（VAUX制御無効）

(31) JP7 PCIe Switch電源選択ジャンパ PCIe Switchチップの電源生成ブロックで使用する12Vラインを

選択します。12V1DC側を選択した場合はCN24（ATXメイン電

源）から供給されます。12V2DC側を選択した場合はCN25, CN26

（ATX 12V電源）から供給されます。

● 出荷時設定：12V2DC側接続

(32) D1～D12 PCIe SwitchステータスLED PCIe Switch内部の動作状態を表示します。

● D1(緑) ：Slot#3⇔PCIe SwitchがLinkUpのとき点灯

● D2(緑) ：SHB⇔PCIe SwitchがLinkUpのとき点灯





● D7(緑) ：クロックPLLがロック状態のとき点灯

● D8(緑) ：PERST#が解除されたとき点灯

● D9(緑) ：コード･メモリからのブート完了で点灯

● D10(緑) ：PCI CFGのCMDENがセットされたとき点灯

● D11(赤) ：コード･メモリからのブート･エラーで点灯

● D12(赤) ：PHY内部で通信エラーが発生したとき点灯

(33) D13, D14 PCI BusクロックステータスLED PCI Busクロックの動作状態を表示します。

● D13(緑) ：33MHzクロックのとき点灯

● D14(緑) ：非同期クロックモードのとき点灯

(34) D15～D30 Hot-Plug電源ステータスLED Hot-Plug電源制御情報や電源供給状態を表示します。詳細は、「ボ

ードセッティング」項を参照してください。

(35) D31 補助電源ステータスLED 補助電源（VAUX）が各スロットに供給されているとき緑LEDが

点灯します。

(36) D32 ATX電源ステータスLED ATX電源がONのときに緑LEDが点灯します。

(37) D33 PCIe Switch電源ステータス PCIe Switch チップに電源が供給されているとき緑 LED が点灯

します。



２-３．ブロック図

Figure ２-２：PICMG 1.3 バックプレーンボードブロック図

vPEM101-002

ATX Main Power(400W) 24P Header

ATX 12V Power(400W) 4P Header

RJ-45 ×2

Port3

680Pin HSBGA （35mm×35mm）

ZTRITON

PCIe Switch

Port2

Hot-Plug Controller

Hot-Plug Controller

PCIe Link x8 or x4

PCIe Link x4

Port5

Port4

Hot-Plug Controller

Hot-Plug Controller

PCIe Link x8 or x4

PCIe Link x4

Port0

PCI Bridge

Hot-Plug Controller

Port1

Hot-Plug Controller

PCIe Link x8

PCIe Link x8

TRITON CFG I/F

－Operation Mode －Port Config. －BOOT Control －TEST Mode －Monitor(I2C) Sel.

Monitor I/F

－Status LED －GPIO －Monitor Output

TEST I/F

－JTAG Port

I2C I/F

－I2C EEPROM －I2C Slave I/F

System Signals

－Reference Clock －System/PCIe Reset

Core Power：1.0V I/O Power：3.3V

Analog Power：1.0V PHY Core Power：1.0V

Termination Power：1.5V vddA：1.0V

Switching Regulator 3.3V／3.75A +5VAUX(Max2.5A) SHB／PCI／PCIe Slot

・3.3VAUX

Series Regulator 1.5V／2A

+3.3VDC(Max20A)

PCIe Switch ・Termination Power

SHB／PCI／PCIe Slot ・+3.3VDC ・+5VDC ・+12V1DC ・-12VDC

+5VDC(Max15A)

+12V1DC(Max15A)

-12VDC(Max0.5A)

Switching Regulator 3.3V／10A 1.0V／10A +12V2DC(Max15A)

PCIe Switch ・Main Power ・Core Power

PCIe Switch Power

PCIe Switch Status

PCIe Switch Status

I2C Bus 4P Header

I2C Slave I/F

Code Memory

I2C

I2C Master I/F

4P-DIP SW

6P-DIP SW

8P-DIP SW

4P-DIP SW

SP_OPEMOD

SP0/1_LNKCFG

SP23/45_LNKCFG

Other Control

16C-ROT SW

TEST Select

Slot#4 Slot#5 Slot#6 Slot#7

SHB Slot#A PCIe x4/x8

Slot#3 PCIe x8

Slot#8 PCIe x4

Slot#9 PCIe x8/4

Slot#10 PCIe x4

Slot#11 PCIe x8/4

VAUX

3.3V

+12V

Port5 Hot-Plug I/F

Port4 Hot-Plug I/F

Port3 Hot-Plug I/F

Port2 Hot-Plug I/F

Port2 Hot-Plug I/F

Port2 Power

Controller

Port3 PWR Port4 PWR Port5 PWR

3.3V／32bit PCI Bus

x8 Link

x4 Link

PLL

Mu

x PLL

PLL

to Slot#3

to Slot#8

to Slot#9

to Slot#10

to Slot#11

PC

I_C

LK

O

PCI Bus 32bit

REFCLK6P／N

SHB_PERST#

PE0 RX／TX

PE5 RX／TX

PE4 RX／TX

PE3 RX／TX

PE2 RX／TX

PLL

OSC

33MHz

PCI_CLKI

JP

Mu

x

5V

12V

3P Header

FAN Power 5V or 12V

PCIe Switch ・Main Power (3.3V)

+12V1DC

x8 Link

x4 Link

Slot#1 PCIe x8

Slot#2 PCIe x4

SHB Slot#B PCIe x8

SHB Slot#C PWR/Option

PE1 RX／TX

x4 Link

x8 Link

x8 Link

x8 Link

b_PEX[3:0]

a_PEX[7:0]

a_PEX[15:8]

REFCLK0P／N from SHB

REFCLK4P／N from SHB

USB-A ×4

US

B[3

:0]P

/N

x_M

DI[

3:0

]P/N

Splitter Splitter

TEST I/F 20P Header

GPIO

PCIe Switch Monitor

SHB_RST#

from SHB

SHB Slot ・+12V2DC



２-４．ボードセッティング

本ボードの使用前に各設定項目についてご確認ください。ほとんどの場合、出荷時設定でご利用いただけます。

２-４-１．電源環境

本ボードにはATX12V v2.2対応の電源コネクタが搭載されています。市販のATX電源をそのままご利用いただけま

す。ATX電源は、CN24（24Pinメイン電源コネクタ）とCN25／CN26（4Pin 12V電源コネクタ）に接続します。

接続する際は、ATX電源のAC電源ケーブルを取外した状態で行ってください。AC通電状態で作業を

行うと、本ボードの破損、作業者の感電の危険性があります。

本ボードで使用（各スロットの消費分を含め）できる総合的な電流容量は以下のとおりです。使用する ATX 電源は

400W以上を推奨します。

◆ CN24（24Pinメイン電源コネクタ）

・＋3.3VDC ：Max 20A（SHB SlotおよびSlot#1～Slot#11に供給）

・＋5VDC ：Max 15A（SHB SlotおよびSlot#4～Slot#7に供給）

・＋12V1DC ：Max 15A（Slot#1～Slot#11およびボード内部回路に供給）

・－12VDC ：Max 500mA（Slot#4～Slot#7に供給）

・＋5VAUX(3.3VAUX) ：Max 2.5A（SHB Slot／Slot#4～Slot#7およびボード内部回路に供給）

◆ CN25／CN26（4Pin 12V電源コネクタ）

・＋12V2DC ：Max 15A（SHB Slotおよびボード内部回路に供給）

※ボード内部回路で使用する12V電源は、JP7の設定で＋12V1DC または＋12V2DCから選択できます。内部回路

で消費する電流容量はMax 1.5Aです。

２-４-１-１．構成図

電源構成について下図に示します。ボード内部回路の電源は、出荷時設定で“＋12V2DC”側に選択されています。

SHBスロットの12V電流容量を確保したい場合は、JP7を“＋12V1DC”側に変更してください。

Figure ２-３：ボード電源構成図

CN24 ATX Main Power

CN25／CN26 ATX 12V Power

+5VAUX(Max2.5A)

+3.3VDC(Max20A)

+5VDC(Max15A)

+12V1DC(Max15A)

-12VDC(Max0.5A)

Slot#4 ～Slot#7

(PCI Bus)

Slot#A ～Slot#C

(SHB)

Slot#1 ～Slot#3 (PCIe)

Slot#8 ～Slot#11

(PCIe)

+12V2DC(Max15A)

3.3VAUX 生成回路

Hot-Plug 電源回路

JP7

ボード内部電源回路

vPEM101-003

※SHB スロットの 12V 電源は、＋12V2DC ラインから供給されます。

！

注意



２-４-２．動作モード

PCIe Switchチップの動作モードを設定します。各スロットのPCIeリンク幅の変更やPCI Busクロックモードの変

更が可能です。また、目的とするシステム構成に合わせて本ボードの階層構成を選択できます。

２-４-２-１．階層構成

● Standard Switchモード

全てのPCIeスロットを使用できる動作モードです。本モードが選択された場合、Slot#4～7（PCIスロット）は利用

できません。

Figure ２-４：Standard Switchモード階層構成図

● PCI Bus Bridgeモード（出荷時設定）

PCI Bus スロットを使用する動作モードです。本モードが選択された場合、Slot#3（PCIe スロット）は利用できま

せん。

Figure ２-５：PCI Bus Bridgeモード階層構成図

vPEM101-004

Type1 CFG Header

Port1

Host(PC or SHB CPU)

Type1 CFG Header

Port0

Type1 CFG Header

Port5

Type1 CFG Header

Port4

Type1 CFG Header

Port3

Type1 CFG Header

Port2

vPEM101(Backplane Board)

Routing

PCIe Card PCIe Card PCIe Card PCIe Card PCIe Card

SHB Slot

Slot#3 Slot#8 Slot#9 Slot#10 Slot#11

PCIe Card PCIe Card

Slot#1 Slot#2

PCIe Switch device

Standard Switch Mode

SHB Slot SHB Slot

vPEM101-005

Type1 CFG Header

Port1

Host(PC or SHB CPU)

Type1 CFG Header

Port0

Type1 CFG Header

Port5

Type1 CFG Header

Port4

Type1 CFG Header

Port3

Type1 CFG Header

Port2

vPEM101(Backplane Board)

Routing

PCIe Card PCIe Card PCIe Card PCIe Card PCI Bus Card

SHB Slot

Slot#4～7 Slot#8 Slot#9 Slot#10 Slot#11

PCIe Card PCIe Card

Slot#1 Slot#2

PCIe Switch device

PCI Bus Bridge Mode

SHB Slot SHB Slot

Type1 CFG Header

PCI-Bridge



２-４-２-２．スイッチ設定

◆ SW1［PCIe Switch Operation Mode］

設定 PCIe Switchオペレーションモード

SW1-1 SW1-2 SW1-3 SW1-4

ON OFF OFF OFF Standard Switch Mode（Upstream = SHB Slot）

ON OFF OFF ON PCI Bus Bridge Mode／出荷時設定

Other Setting Reserved

◆ SW2［Slot#3～Slot#7(Port0)／SHB Slot#B(Port1) Configuration］

設定スロット３／ＳＨＢスロットＢ構成（Standard Switchモードのとき） *1

SW2-1 SW2-2 SW2-3 SW2-4 SW2-5 SW2-6

OFF OFF OFF ＊＊＊ Slot#3 = Disable *3

ON OFF OFF ＊＊＊ Slot#3 = x1 Link

OFF ON OFF ＊＊＊ Slot#3 = x2 Link

ON ON OFF ＊＊＊ Slot#3 = x4 Link

OFF OFF ON ＊＊＊ Slot#3 = x8 Link／出荷時設定

＊＊＊ OFF OFF OFF SHB Slot#B = Disable（Upstream Port）

＊＊＊ ON OFF OFF SHB Slot#B = x1 Link（Upstream Port）

＊＊＊ OFF ON OFF SHB Slot#B = x2 Link（Upstream Port）

＊＊＊ ON ON OFF SHB Slot#B = x4 Link（Upstream Port）

＊＊＊ OFF OFF ON SHB Slot#B = x8 Link（Upstream Port）／出荷時設定


スイッチ番号スロット４～スロット７構成（PCI Bus Bridgeモードのとき） *2

SW2-1 PCI Bus Clock Mode（OFF = 非同期／ON = 同期）／出荷時設定：OFF

SW2-2 同期モード出力周波数（OFF = 31.25M／ON = 62.5M）／出荷時設定：OFF

SW2-3 Reserved（ON固定）

SW2-4 Reserved（OFF固定）



補足：

*1 リンク幅の選択は評価／実験用途でご使用ください。通常使用時は出荷時設定で問題ありません。

*2 PCI Busのクロック同期モードは評価／実験用途でご使用ください。通常使用時は出荷時設定で問題ありません。

クロック同期モードを使用する際は、「SW8-1 = OFF」に設定する必要があります。

*3 スロット３を使用しない場合はディセーブルとしてください。



◆ SW3［Slot#8～Slot#11(Port2~Port5) Configuration］

設定スロット８～スロット１１構成 *1

SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6 SW3-7 SW3-8

OFF OFF ＊＊＊＊＊＊ Slot#10 = Disable（SW4-1 = OFFのとき） *2

ON OFF ＊＊＊＊＊＊ Slot#10 = x1 Link（SW4-1 = OFFのとき）

OFF ON ＊＊＊＊＊＊ Slot#10 = x2 Link（SW4-1 = OFFのとき）

ON ON ＊＊＊＊＊＊ Slot#10 = x4 Link（SW4-1 = OFFのとき）／出荷時設定

＊＊ OFF OFF ＊＊＊＊ Slot#11 = Disable（SW4-1 = OFFのとき） *2

＊＊ ON OFF ＊＊＊＊ Slot#11 = x1 Link（SW4-1 = OFFのとき）

＊＊ OFF ON ＊＊＊＊ Slot#11 = x2 Link（SW4-1 = OFFのとき）

＊＊ ON ON ＊＊＊＊ Slot#11 = x4 Link（SW4-1 = OFFのとき）／出荷時設定

OFF OFF OFF OFF ＊＊＊＊ Slot#11 = x8 Link／Slot#10 Disable／（SW4-1 = ON）

＊＊＊＊ OFF OFF ＊＊ Slot#8 = Disable（SW4-2 = OFFのとき） *2

＊＊＊＊ ON OFF ＊＊ Slot#8 = x1 Link（SW4-2 = OFFのとき）

＊＊＊＊ OFF ON ＊＊ Slot#8 = x2 Link（SW4-2 = OFFのとき）

＊＊＊＊ ON ON ＊＊ Slot#8 = x4 Link（SW4-2 = OFFのとき）／出荷時設定

＊＊＊＊＊＊ OFF OFF Slot#9 = Disable（SW4-2 = OFFのとき） *2

＊＊＊＊＊＊ ON OFF Slot#9 = x1 Link（SW4-2 = OFFのとき）

＊＊＊＊＊＊ OFF ON Slot#9 = x2 Link（SW4-2 = OFFのとき）

＊＊＊＊＊＊ ON ON Slot#9 = x4 Link（SW4-2 = OFFのとき）／出荷時設定

＊＊＊＊ OFF OFF OFF OFF Slot#9 = x8 Link／Slot#8 Disable／（SW4-2 = ON）

補足：


*2 スロット８～スロット１１で未使用スロットがある場合は対象のスロットをディセーブルとしてください。

◆ SW4［Slot#9, Slot#11 Max Link Width Setting］

スイッチ番号スロット９／スロット１１リンク幅設定

SW4-1 Slot#11 Max Link Width（OFF =×４／ON =×８）／出荷時設定：OFF




補足：

*1 SW4-1 をONにした場合、SW3-1～SW3-4をOFFにしてください。

*2 SW4-2 をONにした場合、SW3-5～SW3-8をOFFにしてください。



２-４-３．クロック環境

本ボードのクロック環境は独立したPCIeクロック生成ブロックとPCI Busクロック生成ブロックで構成されていま

す。

２-４-３-１．PCIeクロック生成ブロック

PCI Expressのクロック生成ブロックでは、PCIe Switchチップ／各PCIeスロットへの供給クロックはSHBスロ

ットからのクロックまたはオンボードOSCから選択できます。

SHBクロックを選択した場合は、ホストシステムとの同期動作となります。出荷時設定ではSHBクロックを使用し

ます。オンボード OSC を選択した場合は、ホストシステムとの非同期動作となります。非同期動作は評価／実験用途

でご使用ください。オンボードOSC源にはPLLを採用しておりSSCの拡散量を設定できます。

Figure ２-６：PCIeクロック生成ブロック

２-４-３-２．PCI Busクロック生成ブロック

PCI Busのクロック生成ブロックでは、各PCI Busスロットへの供給クロックはPCIe Switchチップからの出力（同

期モード）またはオンボードOSC（非同期モード）から選択できます。

オンボードOSC源にはPLLを採用しており33MHzまたは66MHzを生成可能です。また、各スロットへのクロッ

ク分配段ではZero-Delayバッファによりスキュー調整が施されています。

Figure ２-７：PCI Busクロック生成ブロック

to PCIe Switch Chip

CLK Gen. (PLL)

XTAL 25MHz

Mux

Diff. Pair

Diff. Pair

Diff. Pair

Clock Buffer

Diff. Pair

100MHz

vPEM101-008

SW6 （出荷時設定）

ON

1 2 3 4 5 6

Clock Buffer


AC Cap

Diff. Pair

Diff. Pair

REFCLK4

to Slot#8

to Slot#9

to Slot#10

to Slot#11

ON

1 2 3 4 5 6

to Slot#3 Diff. Pair

Diff. Pair to Slot#1

to Slot#2 REFCLK0

REFCLK6

SHB Slot

CLK Gen. (PLL)

x1 or x2

31.25MHz or 62.5MHz

非同期モード･クロック

Mux Clock Buffer

M66EN

vPEM101-009


ON

1 2

JP1 M66CNT

to Slot#4

to Slot#5

to Slot#6

to Slot#7

PCIe Switch Device

PCI_CLKI

PCI_CLKO

OSC

33MHz

Clock Buffer

to Monitor

from PCI Slot

同期モード･クロック



２-４-３-３．スイッチ設定

◆ SW6［PCIe Main Clock Control］

スイッチ番号設定

SW6-1 PCIe Clock Select（OFF = SHB Slot／ON = On-Board OSC）／出荷時設定：OFF *1

SW6-2 On-Board OSC Control（OFF = Clocking／ON = Stop）／出荷時設定：OFF

SSCの設定（オンボードクロック時）逓倍率の設定（オンボードクロック時） *2

SW6-3 SW6-4 拡散量 SW6-5 SW6-6 生成周波数

ON ON ±0.25% ON ON CLK Source×１（25MHz）／設定不可

OFF ON －0.5%（PCIe準拠） OFF ON CLK Source×４（100MHz）／出荷時設定

ON OFF －0.75% ON OFF CLK Source×５（125MHz）／設定不可

OFF OFF ±0%（SSC OFF）／出荷時設定 OFF OFF CLK Source×８（200MHz）／設定不可

補足：

*1 オンボードOSCの選択は評価／実験用途でご使用ください。通常使用時は出荷時設定で問題ありません。

*2 逓倍率の設定は“100MHz”でご使用ください。その他の設定ではボードが破損する場合がありますのでご注意ください。

◆ SW7［PCIe Slot Clock Control］


SW7-1 Slot#11 Frequency（OFF = 100MHz／ON = 125MHz）／出荷時設定：OFF *1




SW7-5 PLL Band Width（OFF = 1MHz／ON = 500KHz）／出荷時設定：OFF

SW7-6 PLL Bypass Mode（OFF = Disable／ON = Enable）／出荷時設定：ON

補足：

*1 周波数“125MHz”はFPGA等が搭載された特殊用途を想定しています。通常使用時は出荷時設定でご使用ください。

◆ SW8［PCI Bus Clock Control］


SW8-1 PCI Bus Clock Mode（OFF = 同期モード／ON = 非同期モード／出荷時設定：ON *1

SW8-2 Clock Frequency（OFF = 66MHz／ON = 33MHz）／出荷時設定：ON ※非同期モード時のみ操作可 *2

補足：

*1 クロック同期モードの選択は評価／実験用途でご使用ください。通常使用時は出荷時設定で問題ありません。

クロック同期モードを使用する場合は、本スイッチと合わせてSW2の設定が必要です。

*2 本ボードのPCI Busスロットは負荷要因として４ヶ搭載されています。66MHz動作は基本的に保証範囲外です。

66MHzを評価／実験用途で使用する場合は２枚程度のPCI Busカード実装に限定してください。



２-４-４．Hot-Plug機能

本ボードの４つのPCIeスロット（Slot#8～Slot#11）にはHot-Plug制御機構が採用されています。Hot-Plugを使用

することによりシステム電源が投入された状態でPCIeスロットのカード挿抜が可能となります。

※Hot-Plugを利用する場合、制御対象のスロットの電源制御ジャンパ（JP2～JP5）を未接続としてください。また、

スロットに未実装の状態からPCIe カードを挿入する場合、あらかじめ MRL センサスイッチはオープン側に設定

してください。その他、Hot-Plug 機能を使用するにはシステムソフトウェア（ＯＳ／ドライバ…etc）による

Hot-Plugサポートが必要です。

Hot-Plug制御スイッチと制御対象スロットの関係およびHot-Plugシステム構成について下図に示します。

Figure ２-８：Hot-Plug制御対象スロット

Figure ２-９：Hot-Plugシステム構成

vPEM101-010

MRL ATN

Clo

se

Op

en

S8

S9

S10

S11

Port5 Slot#8

Port4 Slot#9

Port3 Slot#10

CN22 CN21 CN20

Port2 Slot#11

CN23

PWR

ATN

制御対象スロット

制御スイッチブロック

JP2 JP3 JP4 JP5

CN19 CN18

制御対象スロットのジャンパは未接続

PCIe Switch Chip

HP_PWRLED#

Reset IC

vPEM101

PCIe Main Board

HP_MRL# Vaux GEN

ON#/OFF VAUX

3.3V GEN

ON#/OFF 3.3V

PWRFAULT#

12V GEN

ON#/OFF 12V

PWRFAULT#

Clock GEN

HP_ATNLED#

HP_PWREN#

HP_PWRFLT#

HP_PERST#

HP_PRSNT#

PERST#

PRSNT2#

PWR

Attention Button

MRL Sensor

PC

I E

xp

ress

Slo

t C

on

nect

or

Hot-Plug Controller

vPEM101-011

HP_BUTTON#

HP_CLKEN#

ATN

REFCLKP/N

PWRGOOD#



２-４-４-１カード挿入プロセス

Figure ２-１０：Hot-Plugインサーションタイミング

◆ 信号説明

信号名 Switch入出力説明

HP_PRSNT# in スロットへのカード挿入状態を示すステータス信号。

HP_MRL# in MRLセンサースイッチ入力。「HP_PRSNT#=”0” and HP_MRL#=”0”」が検出されたと

きに補助電源（Vaux）が投入されます。

HP_PWREN# out 3.3V／12V 電源の ON／OFF 制御信号。「HP_BUTTON#=”0”」を検出し５秒間の待機後、システムソフトウェアの指示で電源が投入されます。

PWRGOOD# － Hot-Plugコントローラの電源供給状態を示すステータス信号。

REFCLKP／N － PCIeのリファレンス･クロック。「HP_CLKEN#=”0”」でクロック発振。

HP_CLKEN# out PCIeリファレンス･クロックのON／OFF制御信号。

PERST# － PCIeのリセット信号。「PWRGOOD#=”0”」の検出から100ms以上のウェイト後にディアサートされます。

EP Power Indicator － Endpoint側のパワーインディケータ。表示はシステムソフトウェアの指示によります。

HP_PWRLED# out バックプレーンボード上のパワーインディケータ信号。電源の投入作業中はPWR LED

が点滅し、投入作業完了後にPWR LEDが点灯します。

HP_BUTTON# in バックプレーンボード上のアテンションボタン･スイッチ信号。カード挿入プロセスでは、システムソフトウェアに電源投入を要求する場合にスイッチを押します。

HP_ATNLED# out バックプレーンボード上のアテンションインディケータ信号。アテンションボタンが押されたときATN LEDが約５秒間点滅します。ATN LED点滅中にアテンションボタンを押すとカード挿入プロセスをキャンセルできます。

Hot-Plug State

HP_PRSNT#

HP_MRL#

Vaux Power

3.3V Power

12V Power

HP_PWREN#

PWRGOOD#

REFCLKP／N

HP_CLKEN#

PERST#

EP Power Indicator

HP_PWRLED#

HP_BUTTON#

HP_ATNLED#

LED ”ON”

LED “ON”

LED “OFF”

Open

5秒間の待機

Board Insertion MRL Closed

Close

Power ON

Clock Stopped Clocking

Reset Link Training Link UP Power Blink(Power Budget) Slot Enabled

1Hz～2Hz(1s～500ms)

≧100ms

Power OFF

Power OFF

Power OFF

Power ON

Power ON

Power ON

vPEM101-012

Endpoint側のBlinking処理は、シス

テムソフトウェアの仕様による。



２-４-４-２．カード取外プロセス

Figure ２-１１：Hot-Plugエクストラクションタイミング

◆ 信号説明

信号名 Switch入出力説明

HP_PRSNT# in スロットからのカード取外し状態を示すステータス信号。

HP_MRL# in MRLセンサースイッチ入力。「HP_PRSNT#=”1” or HP_MRL#=”1”」が検出されたときに補助電源（Vaux）が切断されます。

HP_PWREN# out 3.3V／12V 電源の ON／OFF 制御信号。「HP_BUTTON#=”0”」を検出し５秒間の待機後、システムソフトウェアの指示で電源が切断されます。

PWRGOOD# － Hot-Plugコントローラの電源供給状態を示すステータス信号。

REFCLKP／N － PCIeのリファレンス･クロック。「HP_CLKEN#=”1”」でクロック停止。

HP_CLKEN# out PCIeリファレンス･クロックのON／OFF制御信号。

PERST# － PCIe のリセット信号。「PWRGOOD#=”1”」の検出で PCIe リセット信号がアサートされます。

HP_PWRLED# out バックプレーンボード上のパワーインディケータ信号。電源の切断作業中はPWR LED

が点滅し、切断作業完了後にPWR LEDは消灯します。

HP_BUTTON# in バックプレーンボード上のアテンションボタン･スイッチ信号。カード取外プロセスでは、

システムソフトウェアに電源切断を要求する場合にスイッチを押します。

HP_ATNLED# out バックプレーンボード上のアテンションインディケータ信号。アテンションボタンが押さ

れたときATN LEDが約５秒間点滅します。ATN LED点滅中にアテンションボタンを押すとカード取外プロセスをキャンセルできます。

Hot-Plug State

HP_PRSNT#

HP_MRL#

Vaux Power

3.3V Power

12V Power

HP_PWREN#

PWRGOOD#

REFCLKP／N

HP_CLKEN#

PERST#

HP_PWRLED#

HP_BUTTON#

HP_ATNLED#

LED “ON” LED “OFF”

LED “OFF”

5秒間の待機

Slot Enabled Attention Pressed

Close

Power OFF

Clock Stopped Clocking

Reset(L2) PM Process Link L2 MRL OFF Slot Disabled

1Hz～2Hz(1s～500ms)

Power ON

Power ON

Power ON

Software Disabled

Attention_Button_Pressed

メッセージ

Power OFF

Power OFF

Power OFF

ボードの取り外し

Open

Power_Indicator_Blink

メッセージ

vPEM101-013

システム･ソフトウェアとの交渉成立で

“LED=OFF”。問題がある場合は、

“LED=ON”状態となる。



２-４-５．SHBコンフィギュレーション設定

SHBには、バックプレーンとホストボードとの間でリンク構成を設定するためのCFGスイッチ（SW17）の実装が

求められています。出荷時設定では、本ボードで必要なリンク構成が設定されています。使用するSHB CPUボードに

合わせて変更してください。

なお、関連製品のvPEA201（光中継ボード）ではCFGスイッチの設定は参照されません。

Figure ２-１２：SHBリンク構成図

２-４-５-１．スイッチ設定

◆ SW17［SHB CFG Setting］

設定：CFG[0..3] SHBリンク構成

SW17-1 SW17-2 SW17-3 SW17-4

OFF －－＊ SHB Port A0 = x16 Link

ON OFF OFF ＊ SHB Port A0 = x8 Link／Port A2 = x8 Link／出荷時設定 *1

ON ON OFF ＊ SHB Port A0 = x4 Link／Port A1 = x4 Link／Port A2 = x8 Link ※設定不可の場合あり

ON OFF ON ＊ SHB Port A0 = x8 Link／Port A2 = x4 Link／Port A3 = x4 Link

ON ON ON ＊ SHB Port A0 = x4 Link／Port A1 = x4 Link／Port A2 = x4 Link／Port A3 = x4 Link

＊＊＊ OFF SHB Port B0 = x4 Link／出荷時設定

＊＊＊ ON SHB Port B0 = x1 Link／Port B1 = x1 Link／Port B2 = x1 Link／Port B3 = x1 Link


SHB PORT A

vPEM101-014

a_PEXx[15:0] Port A0


a_PEXx[7:0] Port A0



a_PEXx[7:0] Port A0



a_PEXx[7:4] Port A1

a_PEXx[3:0] Port A0

b_PEXx[3] Port B3

b_PEXx[2] Port B2

b_PEXx[1] Port B1

b_PEXx[0] Port B0

SHB PORT B

b_PEXx[3:0] Port B0

SHB スロット A

SHB スロット A

SHB スロット B



２-５．コネクタ信号表

２-５-１．SHB Expressスロット

◆ SHBスロットA

Description Signal Name Dir Pin No Pin No Dir Signal Name Description

SMBus clock SMCLK out B01 A01 i/o SMDAT SMBus data

Ground GND － B02 A02 － GND Ground

JTAG Test data input TDI out B03 A03 out TCK JTAG Test clock

JTAG Test data output TDO in B04 A04 out TMS JTAG Test mode select

JTAG Test reset TRST# out B05 A05 out WAKE# Signal for Link reactivation

Power control button PWRBT# out B06 A06 out PME# Signal for Bus reactivation

Power good PWRGD out B07 A07 in PSON# ATX Power control

SHB Reset SHB_RST# i/o B08 A08 in PERST# Fundamental reset

SHB Configuration strap0 CFG0 out B09 A09 out CFG1 SHB Configuration strap1

SHB Configuration strap2 CFG2 out B10 A10 out CFG3 SHB Configuration strap3

Reserved －－ B11 A11 － GND Ground

Mechanical key

Ground GND － B12 A12 －－ Reserved

TX differential pair

Port B Lane0

b_PETp0 in B13 A13 － GND Ground

b_PETn0 in B14 A14 － GND Ground

Ground GND － B15 A15 out b_PERp0 RX differential pair

Port B Lane0 Ground GND － B16 A16 out b_PERn0


Port B Lane1






Port B Lane2






Port B Lane3





Reference clock0

(Differential pair)

REFCLK0＋ in B29 A29 － GND Ground

REFCLK0－ in B30 A30 － GND Ground

Ground GND － B31 A31 in REFCLK1＋ *1 Reference clock1

(Differential pair) Reserved RSVD-G － B32 A32 in REFCLK1－ *1

Reference clock2

(Differential pair)

REFCLK2＋ *1 in B33 A33 － GND Ground

REFCLK2－ *1 in B34 A34 － GND Ground



Reference clock4

(Differential pair)





Reference clock6

(Differential pair)




(Differential pair) Ground GND － B44 A44 in REFCLK7－ *1

（続く）



SHBスロットにはvPEA201（光中継ボード）のSHBコネクタ、またはSHB CPUボード以外の

ボードは実装しないでください。特に、PCI Expressカードは挿入できてしまう形状であるため

ご注意ください。他のボードを実装した状態で電源が投入されると破損の原因となります。

（続き）



Port A Lane0

a_PETp0 in B45 A45 － GND Ground

a_PETn0 in B46 A46 － GND Ground

Ground GND － B47 A47 out a_PERp0 RX differential pair

Port A Lane0 Ground GND － B48 A48 out a_PERn0


Port A Lane1






Port A Lane2






Port A Lane3






Port A Lane4






Port A Lane5






Port A Lane6






Port A Lane7






3.3V power ＋3.3V out B78 A78 out ＋3.3V 3.3V power




3.3V auxiliary power ＋3.3Vaux out B82 A82 out ＋3.3Vaux 3.3V auxiliary power

補足：

*1 本ボードではグレー表示の端子は未使用です。

！注意



◆ SHBスロットB


5V auxiliary power ＋5Vaux out B01 A01 out ＋5Vaux 5V auxiliary power



Port A Lane8






Port A Lane9






Mechanical key



Port A Lane10






Port A Lane11






Port A Lane12






Port A Lane13






Port A Lane14




Port A Lane14 Reserved RSVD-G － B32 A32 out a_PERn14


Port A Lane15






Reserved －－ B38 A38 －－ Reserved






12V power ＋12V out B44 A44 out ＋12V 12V power






補足：

１．本ボードではグレー表示の端子は未使用です。



◆ SHBスロットC


USB differential pair

Line0(Port1)

USB0P i/o B01 A01 － GND Ground

USB0N i/o B02 A02 － GND Ground

Ground GND － B03 A03 i/o USB1P USB differential pair

Line1(Port2) Ground GND － B04 A04 i/o USB1N

USB differential pair

Line2(Port3)

USB2P i/o B05 A05 － GND Ground

USB2N i/o B06 A06 － GND Ground

Ground GND － B07 A07 i/o USB3P USB differential pair

Line3(Port4) Ground GND － B08 A08 i/o USB3N

USB0 VBUS over current USBOC0# out B09 A09 － GND Ground

Ground GND － B10 A10 out USBOC1# USB1 VBUS over current

USB2 VBUS over current USBOC2# out B11 A11 － GND Ground

Mechanical key

Ground GND － B12 A12 out USBOC3# USB3 VBUS over current

Serial ATA TX differential

pair Line0

SATAHT0P *1 in B13 A13 － GND Ground

SATAHT0N *1 in B14 A14 － GND Ground

Ground GND － B15 A15 out SATAHR0P *1 Serial ATA RX differential

pair Line0 Ground GND － B16 A16 out SATAHR0N *1

Serial ATA TX differential

pair Line1

SATAHT1P *1 in B17 A17 － GND Ground

SATAHT1N *1 in B18 A18 － GND Ground

Ground GND － B19 A19 out SATAHR1P *1 Serial ATA RX differential

pair Line1 Ground GND － B20 A20 out SATAHR1N *1

MDI differential pair

Port A Lane0

a_MDI0p i/o B21 A21 － GND Ground

a_MDI0n i/o B22 A22 － GND Ground

Ground GND － B23 A23 i/o a_MDI1p MDI differential pair

Port A Lane1 Ground GND － B24 A24 i/o a_MDI1n


Port A Lane2

a_MDI2p i/o B25 A25 － GND Ground

a_MDI2n i/o B26 A26 － GND Ground

Ground GND － B27 A27 i/o a_MDI3p MDI differential pair

Port A Lane3 Ground GND － B28 A28 i/o a_MDI3n

IPMB clock IPMB_CL *1 in B29 A29 － GND Ground

IPMB data IPMB_DA *1 i/o B30 A30 － GND Ground

Geographic address bit0 GA0 *1 out B31 A31 out GA1 *1 Geographic address bit1




Port B Lane0

b_MDI0p i/o B34 A34 － GND Ground

b_MDI0n i/o B35 A35 － GND Ground

Ground GND － B36 A36 i/o b_MDI1p MDI differential pair

Port B Lane1 Ground GND － B37 A37 i/o b_MDI1n


Port B Lane2

b_MDI2p i/o B38 A38 － GND Ground

b_MDI2n i/o B39 A39 － GND Ground

Ground GND － B40 A40 i/o b_MDI3p MDI differential pair

Port B Lane3 Ground GND － B41 A41 i/o b_MDI3n

（続く）



（続き）











































補足：




２-５-２．PCI Expressスロット


12V power ＋12V out B01 A01 out PRSNT1# Hot-Plug presence detect


12V power (＋12V) *1 out B03 A03 out ＋12V 12V power


SMBus clock SMCLK out B05 A05 out TCK JTAG Test clock

SMBus data SMDAT i/o B06 A06 out TDI JTAG Test data input

Ground GND － B07 A07 in TDO JTAG Test data output

3.3V power ＋3.3V out B08 A08 out TMS JTAG Test mode select

JTAG Test reset TRST# out B09 A09 out ＋3.3V 3.3V power

3.3V auxiliary power ＋3.3Vaux out B10 A10 out ＋3.3V 3.3V power

Signal for Link reactivation WAKE# in B11 A11 out PERST# Fundamental reset

Mechanical key


Ground GND － B13 A13 out REFCLK＋ Reference clock

(Differential pair) TX differential pair

Lane0

PET0＋ out B14 A14 out REFCLK－

PET0－ out B15 A15 － GND Ground

Ground GND － B16 A16 in PER0＋ RX differential pair

Lane0 Hot-Plug presence detect PRSNT2# in B17 A17 in PER0－


End of ×1 connector


Lane1

PET1＋ out B19 A19 －－ Reserved



Lane1 Ground GND － B22 A22 in PER1－


Lane2

PET2＋ out B23 A23 － GND Ground



Lane2 Ground GND － B26 A26 in PER2－


Lane3

PET3＋ out B27 A27 － GND Ground



Lane3 Reserved －－ B30 A30 in PER3－

Hot-Plug presence detect PRSNT2# in B31 A31 － GND Ground




Lane4

PET4＋ *2 out B33 A33 －－ Reserved

PET4－ *2 out B34 A34 － GND Ground

Ground GND － B35 A35 in PER4＋ *2 RX differential pair

Lane4 Ground GND － B36 A36 in PER4－ *2


Lane5

PET5＋ *2 out B37 A37 － GND Ground





Lane6





（続く）



（続き）



Lane7




Lane7 Hot-Plug presence detect PRSNT2# in B48 A48 in PER7－ *2




Lane8

PET8＋ *3 out B50 A50 －－ Reserved





Lane9






Lane10






Lane11






Lane12






Lane13






Lane14






Lane15




Lane15 Hot-Plug presence detect PRSNT2# in B81 A81 in PER15－ *3


補足：

*1 PCI Express Spec R1.1で新しく追加された＋12V電源です。R1.0aでは予約端子として取扱われています。

*2 ×４リンク専用スロット（Slot#2, Slot#8, Slot#10）では未配線です。




２-５-３．PCI Busスロット


－12V power －12V out B01 A01 out TRST# JTAG Test reset

JTAG Test clock TCK out B02 A02 out ＋12V 12V power

Ground GND － B03 A03 out TMS JTAG Test mode select

JTAG Test data output TDO in B04 A04 out TDI JTAG Test data input


5V power ＋5V out B06 A06 in INTA# Interrupt A

Interrupt B INTB# in B07 A07 in INTC# Interrupt C

Interrupt D INTD# in B08 A08 out ＋5V 5V power

Presence detect PRSNT1# in B09 A09 －－ Reserved

Reserved －－ B10 A10 out VI/O *1 I/O power(3.3V)

Presence detect PRSNT2# in B11 A11 －－ Reserved

Mechanical key（3.3 volt）

Reserved －－ B14 A14 out ＋3.3Vaux 3.3V auxiliary power

Ground GND － B15 A15 out RST# Fundamental reset

Bus clock CLK out B16 A16 out VI/O *1 I/O power(3.3V)

Ground GND － B17 A17 out GNT# Bus grant

Bus request REQ# in B18 A18 － GND Ground

I/O power(3.3V) VI/O *1 out B19 A19 in PME# Signal for Bus reactivation

Address／Data bit31 AD31 i/o B20 A20 i/o AD30 Address／Data bit30

Address／Data bit29 AD29 i/o B21 A21 out ＋3.3V 3.3V power

Ground GND － B22 A22 i/o AD28 Address／Data bit28


Address／Data bit25 AD25 i/o B24 A24 － GND Ground

3.3V power ＋3.3V out B25 A25 i/o AD24 Address／Data bit24

Command／Byte enable[3] C/BE3# i/o B26 A26 out IDSEL Init. device select







Command／Byte enable[2] C/BE2# i/o B33 A33 out ＋3.3V 3.3V power

Ground GND － B34 A34 i/o FRAME# Bus cycle frame

Initiator ready IRDY# i/o B35 A35 － GND Reserved

3.3V power ＋3.3V out B36 A36 i/o TRDY# Target ready

Device select DEVSEL# i/o B37 A37 － GND Ground

Ground GND － B38 A38 i/o STOP# Bus cycle stop

Resource lock LOCK# i/o B39 A39 out ＋3.3V 3.3V power

Data parity error PERR# i/o B40 A40 out SMBCLK SMBus clock

3.3V power ＋3.3V out B41 A41 i/o SMBDAT SMBus data

System error SERR# in B42 A42 － GND Ground

3.3V power ＋3.3V out B43 A43 i/o PAR Parity bit

Command／Byte enable[1] C/BE1# i/o B44 A44 i/o AD15 Address／Data bit15





66MHz clock enable M66EN i/o B49 A49 i/o AD9 Address／Data bit9

（続く）



PCI BusスロットにはPCI Busカード以外のボードは実装しないでください。特に、PCI Express

カードは挿入できてしまう形状であるためご注意ください。

他のボードを実装した状態で電源が投入されると破損の原因となります。

（続き）


Mechanical key（5 volt） *2

Address／Data bit8 AD8 i/o B52 A52 i/o C/BE0# Command／Byte enable[0]







I/O power(3.3V) VI/O *1 out B59 A59 out VI/O *1 I/O power(3.3V)

Acknowledge 64bit transfer ACK64# *3 i/o B60 A60 i/o REQ64# *3 Request 64bit transfer



補足：

*1 本ボードのPCI Busスロットは3.3V専用です。VI/O端子には3.3V電源が供給されています。

*2 本ボードでは5Vメカニカルキーはありません。同端子部分（A/B50, A/B51）はGNDに接続されています。


！注意



２-５-４．I/Oインターフェイス

◆ USBポート（CN9, CN10）

Pin No Dir Signal Name Description

1 out VBUS 5V Bus power

2 i/o D－ USB data－

3 i/o D＋ USB data＋

4 － GND Ground

補足：

１．USBポートは、SHB CPUボードが対応している場合に使用できます。vPEA201（光中継ボード）はUSBポートをサポートしておりません。

◆ LANポート（CN11, CN12）


1 i/o CHA＋ Ethernet Channel A＋

2 i/o CHA－ Ethernet Channel A－

3 i/o CHB＋ Ethernet Channel B＋

4 i/o CHC＋ Ethernet Channel C＋

5 i/o CHC－ Ethernet Channel C－

6 i/o CHB－ Ethernet Channel B－

7 i/o CHD＋ Ethernet Channel D＋

8 i/o CHD－ Ethernet Channel D－

補足：

１．LANポートは、SHB CPUボードが対応している場合に使用できます。vPEA201（光中継ボード）はLANポートをサポートしておりません。

２-５-５．システム･マネジメント

◆ システムJTAG（CN6）


1 out ＋3.3V 3.3V power

2 － GND Ground

3 in TCK JTAG Test clock

4 out TDO JTAG Test data output

5 in TDI JTAG Test data input

6 in TMS JTAG Test mode select

7 －－ Reserved

8 in TRST# JTAG Test reset

補足：

１．JTAGルーティングは以下のとおりです。

CN6(TDI) → SHB Slot → Slot#1 → Slot#2 → ．．． → Slot#10 → Slot#11 → CN6(TDO)

２．グレー表示の端子は未使用です。

◆ SMBus（CN7）


1 out ＋3.3V 3.3V power

2 － GND Ground

3 in SCL SMBus clock

4 i/o SDA SMBus data

補足：

１．SMBus信号は、SHB SlotおよびSlot#1～Slot#11に対し共通で接続されています。



２-５-６．電源関連

◆ 電源制御スイッチ（PWRBT#／CN8）


1 in PWRBT# Power control button

2 － GND Ground

◆ ATXメイン電源（CN24）


3.3V power(Orange) ＋3.3V in 1 13 in ＋3.3V 3.3V power(Orange)

3.3V power(Orange) ＋3.3V in 2 14 in －12V －12V power(Blue)

Frame ground(Black) COM － 3 15 － COM Frame ground(Black)

5V power(Red) ＋5V in 4 16 out PS_ON# Power control(Green)


5V power(Red) ＋5V in 6 18 － COM Frame ground(Black)


Power good(Gray) PWR_OK in 8 20 － NC(－5V) Reserved

5V auxiliary power(Purple) ＋5VSB in 9 21 in ＋5V 5V power(Red)

12V1 power(Yellow) ＋12V1 in 10 22 in ＋5V 5V power(Red)

12V1 power(Yellow) ＋12V1 in 11 23 in ＋5V 5V power(Red)

3.3V power(Orange) ＋3.3V in 12 24 － COM Frame ground(Black)

補足：

１．本ボードではグレー表示の端子は未使用です。

◆ ATX 12V電源（CN25, CN26）


Frame ground(Black) COM － 1 3 in ＋12V2 12V2 power(Yellow)

Frame ground(Black) COM － 2 4 in ＋12V2 12V2 power(Yellow)

◆ 電源制御スイッチ（PSON#／CN27）


1 in PSON# ATX power control

2 － GND Ground

◆ 電源ステータスLED（CN28）


1 out PWR_LED＋ Power status LED＋(Anode)

2 out PWR_LED－ Power status LED－(Cathode)

◆ FAN電源（CN30）


1 out ＋12V 12V power

2 － GND Ground

3 out ＋5V 5V power

２-５-７．リセット

◆ SHBリセット（CN29）


1 in SHB_RST# SHB Reset

2 － GND Ground



２-６．ボード仕様

vPEM101 （バックプレーンボード）の代表的な仕様について下表に示します。

◆ PCI Expressスロット仕様

対応規格 PCI Express Base Specification Revision 1.1

対応スロット７スロット（Slot#1～Slot#3，Slot#8～Slot#11）

対応リンク幅（SHBダイレクト接続スロット）

Slot#1 ：×８レーン（×１～×８）

Slot#2 ：×４レーン（×１～×４）

対応リンク幅（PCIe Switch経由スロット）

Slot#3 ：×８レーン（×１，×２，×４構成可能）

Slot#8 ：×４レーン（×１，×２構成可能） ※Slot#9と共用

Slot#9 ：×８レーン（×１，×２，×４構成可能）

Slot#10 ：×４レーン（×１，×２構成可能） ※Slot#11と共用

Slot#11 ：×８レーン（×１，×２，×４構成可能）

Hot-Plug対応スロット４スロット（Slot#8～Slot#11）

クロック･ソース SHBスロット入力またはオンボードOSC切り替え可能

リンク･スピード 2.5GHz（1st generation）

供給電源 *1

（スロット単位）

＋12V ：Max 5.5A

＋3.3V ：Max 3.0A

＋3.3Vaux ：Max 375mA

コネクタ形状 *2 ×１６リンクコネクタ

◆ PCI Busスロット仕様

対応規格 PCI Local Bus Specification Revision 2.3

対応スロット４スロット

対応バス幅３２ビット

PCIバス･クロック *3 33MHzまたは66MHz選択可能（オンボードOSC使用時）

供給電源 *1

（スロット単位）

＋12V ：Max 500mA

－12V ：Max 100mA

＋5V ：Max 5.0A

＋3.3V ：Max 5.0A

＋3.3Vaux ：Max 375mA

コネクタ形状 *4 ３２ビット／３．３Ｖカード対応コネクタ

◆ SHBスロット仕様

対応規格 PICMG 1.3 R1.0（System Host Board PCI Express Specification）

対応スロット３スロット（Slot#A～Slot#C）

対応リンク幅 *5 SHB Port A ：×８レーンの２分割使用

SHB Port B ：×４レーン固定使用

I/Oインターフェイス USBポート×４／LANポート×２ ※SHB CPUボードが対応しているとき

供給電源 *1 ＋12V ：Max 15.0A

＋5V ：Max 10.0A

＋3.3V ：Max 10.0A

＋5Vaux ：Max 1.0A

＋3.3Vaux ：Max 1.0A

コネクタ形状 Slot#A ：×１６リンクコネクタ

Slot#B ：×８リンクコネクタ

Slot#C ：×１６リンクコネクタ

（続く）



（続き）

◆ 一般仕様

消費電流（SHB／PCIe／PCI Bus

スロットの消費分は除く）

＋12V1 or ＋12V2 ：Max 1.5A

＋5VSB ：TBD

ATX電源コネクタ ATX12V v2.2対応２４ピンコネクタ（4Pin 12Vコネクタ使用可）

動作温度範囲 *6 ＋5℃～＋35℃

保存温度範囲－20℃～＋80℃

湿度範囲 10％～90％（結露なきこと）

ボード寸法幅 281.94mm × 縦 327.66mm（突起部は除く）補足：

*1 全スロットに対する総合的な供給電源容量は、使用するATX電源仕様で決まります。通常は400Wクラス以上のATX電源を使用してください。

また、一部のスロットを限定に記載値の最大電流を超えて使用することも可能です。このような使用方法を検討されている場合はご連絡ください。 *2 ×１６リンク対応のPCIeカードを実装できますが、各スロットが対応する最大リンク幅での動作となります。

*3 PCI Busスロット数の負荷要因により66MHz動作は限定されます。66MHz動作は基本的に保証範囲外です。

*4 3.3V PCI Busカード、またはユニバーサルPCI Busカードを実装できます。

*5 使用するSHB CPUボードにより本ボードのSHBスロットAの構成を利用できない場合があります。特にSHBスロットAにグラフィックポートがアサインされている場合、×１６リンク固定として取り扱われているときがあります。採用するSHB CPUボードのリンク構成について確

認してください。通常、サーバー系のCPU ボードではSHBポートAを分割使用できます。また、関連製品の vPEA201（PCIe 光中継ボード）では問題なくご利用いただけます。

*6 常温環境での動作温度範囲を記載しています。記載温度範囲を超える環境での使用を検討されている場合はご連絡ください。



２-７．外形寸法

Figure ２-１３：vPEM101外形寸法図

Unit：mm

281.94

327.6

6

CN19 Slot#7

CN18 Slot#6

CN17 Slot#5

CN16 Slot#4

CN23 Slot#11

CN22 Slot#10

CN21 Slot#9

CN20 Slot#8

CN15 Slot#3

CN13 Slot#1

CN14 Slot#2

CN3 Slot#A

CN4 Slot#B

CN5 Slot#C

CN12

DATUM(0, 0)

16-φ4.0

17.78 101.60 101.60 40.64 20.32

10.1

6

46.9

3

24.43

45.7

2

46.9

3

65.07 85.39 105.71

166.67 186.99 207.31 227.63

44.75 126.03 146.35

21.4

1

112.9

5

179.1

2

10.16

B1

B2

A1

A2 B1

B2

A1

A2

160.6

5

89.5

4

54.6

1

12.7

0

CN

24

7.62

1 13

12 24

1 3

2 4

C L

10.1

6 10.1

6

CN

25

1 3

2 4

CN

26

10.1

6

7.20

1 1

20.32 17.78

CN11

C L C L

20.32 17.78

CN10 CN9

C L C L

10.28

A1

B1

A1

B1

vPEM101-015



３．vPEA201（光中継ボード）

vPE シリーズユーザーズマニュアル３．vPEA201（光中継ボード）


本章では、vPEA201（光中継ボード）について説明します。

３-１．特長

１．PCI Express準拠のエッジコネクタとPICMG 1.3 SHB準拠のエッジコネクタを持つ光中継ボード

ＰＣ（ホスト）と SHB バックプレーン間の PCIe リンクを光通信にて形成します。中継ボード間は光ケーブルで

接続されるため、伝送距離特性および減衰の少ない伝送路品質が得られます。また、それぞれのシステムの設置場所

に困らない機構的柔軟性があります。

光中継ボードは下記の組み合わせで使用します。

・ vPEA201-X1-PCIe ＋ vPEA201-X1-SHB

・ vPEA201-X4-PCIe ＋ vPEA201-X4-SHB

vPEA201-X*-PCIeがＰＣ側実装ボード、vPEA201-X*-SHBがSHBバックプレーン側実装ボードとして設定され

ています。

２．「インベンチュア社製：ZTRITON PCIe Switch」チップ搭載

PCI Express R1.1準拠のPCI Express Switch機能を利用することによりPCIe／SHBリンク通信および光通信を

１枚のボードで実現しています。

３．×４リンクの高速転送

PCIe および光通信は最大×４リンクまでサポートしています。大容量データ転送に必要な高帯域伝送路を提供し

ます。

４．選択可能なSHBリンク構成

使用する SHB バックプレーンに合わせてリンク構成を設定できます。また、各ポートは評価／実験用途向けにリ

ンク幅をカスタマイズできます。

－SHB PORT A ：「×４リンク－３ポート」または「×４リンク－１ポート／×８リンク－１ポート」

－SHB PORT B ：「×４リンク－１ポート」

５．選択可能なクロック環境

ＰＣとの同期クロック環境またはオンボード OSC による非同期クロック環境を選択できます。同期クロック環境

の場合、オプション製品の vPEOC01（クロックアダプタ）を使用することにより光通信のメリットである伝送距離

特性を損なうことなく機能を提供します。

６．全てのSHBリファレンスクロックを供給

全ラインの SHB リファレンスクロックが供給されているため、使用する SHB バックプレーンの仕様に影響され

ず本ボードをご利用いただけます。



３-２．概観図

Figure ３-１：PCIe光中継ボード概観図

３-２-１．各部の名称と説明

vPEA201（光中継ボード）の各部の名称と説明を下表に示します。


(1) － PCI Expressエッジコネクタ ×４リンクの PCIe カードエッジコネクタ。ＰＣの×４リンク形

状以上のPCIeスロットに接続します。

(2) － SHB Expressエッジコネクタ PICMG 1.3 SHBカードエッジコネクタ。SHBバックプレーンの

SHBスロットA／スロットBに接続します。

(3) BGA1 PCI Express Switchチップ ZTRITON チップを搭載。バーチャルブリッジ構造の PCIe

Switchです。

(4) CN1 PCIeクロック I/Fコネクタ光中継ボード間でリファレンスクロックの送受信を行うためのコ

ネクタ。ＰＣとSHBバックプレーン側との同期動作を行う場合に

オプション製品「vPEOC01（クロックアダプタ）」を接続します。

リファレンスクロックは、ＰＣ（PCIeリンクボード）側から送信

しSHBバックプレーン（SHBリンクボード）側で受信します。

※本コネクタには、USB-MiniAB コネクタを採用しています。

vPEOC01以外のUSB機器等は接続しないでください。

(5) CN2 I2Cヘッダコネクタ PCIe Switch内部のレジスタへアクセスするための I2C Bus接続

用コネクタ。工場出荷時の検査用のため、通常使用時は何も接続

しないでください。

(6) CN3～CN6 SFP光トランシーバコネクタ SFPタイプの光トランシーバ実装用コネクタ。製品タイプが×１

リンクの場合は CN3（Lane0）に、×４リンクの場合は CN3～

CN6（Lane0～Lane3）に搭載されています。

(7) CN7 FAN電源コネクタ必要な場合、PCIe SwitchチップのヒートシンクFAN電源コネク

タを接続します。本コネクタから 5V／12V を供給可能で最大

200mAまでのFANを使用できます。

※標準製品構成では、ヒートシンクFANは未搭載です。

（続く）

vPEA201-001

187.65

PCI Express x4 Link Edge Connector

CN8

99.5

4

104.0

4

PCIe

Switch

Chip

B1 B12 B32

A1 A12 A82 A1 A12 A49

REFCLK I/F CN1

SHB Express x16 Form Edge Connector A（SHB Slot#A）

SHB Express x8 Form Edge Connector B（SHB Slot#B）

FAN PWR CN7

PWR SEL JP1

PCIe Switch Status LED D2～D13

SW1

SW5

SW2

SW3

SW4

I2C I/F CN2

Opt. Transceiver SFP LANE0（CN3）




D15(TX)

D17(TX)

D19(TX)

D21(TX)

D14(RX)

D16(RX)

D18(RX)

D20(RX)

SRST SW6

PWR SW SW7

3.3V D22

PECLK



（続き）


(8) CN8 ATXペリフェラル電源コネクタオプションのATXペリフェラル電源用コネクタ。マザーボードや

バックプレーンの電源容量が不足している場合などに外部 ATX

電源から本ボードに直接供給することが可能です。本コネクタを

使用する場合はJP1の設定変更が必要です。

(9) SW1 PCIeクロック設定スイッチ PCIe リファレンスクロックを選択します。詳細は、「ボードセッ

ティング」項を参照してください。

－PCIeリンクボード

● 出荷時設定：PCIe入力／No Spread／vPEOC01未使用


－SHBリンクボード

● 出荷時設定：On-Board／No Spread／vPEOC01未使用

[SW1-1～SW1-4 = ON, ON, OFF, OFF]

(10) SW2～SW5 PCIe Switch動作モードスイッチ PCIe Switchの動作モードを選択するスイッチ。詳細は、「ボード

セッティング」項を参照してください。

－PCIeリンクボード

● SW2出荷時設定：PCIe Link Setting


● SW3出荷時設定：Opt. = x8 Link／PCIe = x8 Link

[SW3-1～SW3-6 = OFF, OFF, ON, OFF, OFF, ON]

● SW4出荷時設定：Unused SHB Link


● SW5出荷時設定：Unused SHB Link


－SHBリンクボード

● SW2出荷時設定：SHB Link Setting


● SW3出荷時設定：Opt. = x8 Link／PCIe = Disable

[SW3-1～SW3-6 = OFF, OFF, ON, OFF, OFF, OFF]

● SW4出荷時設定：SHB Port A = x4, x8／SHB Port B = x4

[SW4-1～SW4-8 = OFF, OFF, OFF, OFF, ON, ON, ON, ON]

● SW5出荷時設定：SHB Port A2 Max Link Width = x8


(11) SW6 システムリセットスイッチ光中継ボード全体のリセットを行います。リセット信号はSHB上

のSHB_RST#信号と共有されています。

(12) SW7 ボード電源スイッチ光中継ボードの電源ON／OFFスイッチ。通常使用時、電源ON

の状態で使用してください。

● 出荷時設定：電源ON

(13) JP1 ボード電源選択ジャンパ光中継ボードで使用する 12V 電源ラインを選択します。PE12V

側を選択した場合はPCIe／SHB エッジコネクタから供給されま

す。EX12V側を選択した場合はCN8（ATXペリフェラル電源コ

ネクタ）から供給されます。

● 出荷時設定：PE12V側接続

(14) D2～D13 PCIe SwitchステータスLED PCIe Switch内部の動作状態を表示します。

● D2(緑) ：光リンクがLinkUpのとき点灯

● D3(緑) ：PCIeリンクがLinkUpのとき点灯

● D4(緑) ：SHB Port A2がLinkUpのとき点灯



● D7(緑) ：SHB Port B0がLinkUpのとき点灯

● D8(緑) ：クロックPLLがロック状態のとき点灯

● D9(緑) ：PERST#が解除されたとき点灯

● D10(緑) ：コード･メモリからのブート完了で点灯

● D11(緑) ：PCI CFGのCMDENがセットされたとき点灯

● D12(赤) ：コード･メモリからのブート･エラーで点灯

● D13(赤) ：PHY内部で通信エラーが発生したとき点灯

(15) D14～D21 光リンク送受信ステータスLED 光リンクの通信状態を表示します。

● D14, D15(緑) ：Lane0 RX, TX有効信号レベル検出で点灯




(16) D22 ボード電源ステータスLED 光中継ボードの電源がONのときに緑LEDが点灯します。



３-３．ブロック図

Figure ３-２：PCIe光中継ボードブロック図

vPEA201-002

PE_RCLKP/N

b_R

CL

KP

/N

Optical Transceiver SFP Module

PCI Express Edge Connector(×4 Link)

DIP SW

x4 Link

Mu

x

CLK Setting DIP-SW

Mode Setting

Lane0

Lane1

Lane2

Lane3

a_PEX[15:8]

EX12V

System Power （3.3V）

PE12V

ATX PWR Connector 4P Header

JP

Port

0

Port

2／

Port

3

Port1

Port5／Port4

ZTRITON PCIe Switch

Chip

SHB Express Edge Connector A (×4 and×8 Link)

SHB Express Edge Connector B (×8 Link)

x8 Link

x4 Link

x4 Link

a_PEX[3:0] b_PEX[3:0]

REFCLK I/F （USB-MiniAB）

EX_RCLKP/N

PLL

Clock Switch

a_R

CL

KP

/N

Mu

x a／b_RCLKP/N

REFCLKX[7:0]

Switching Regulator 3.3V／10A 1.0V／10A

Series Regulator 1.5V／2A

PCIe Switch ・Termination Power

Core Power （1.0V）

PCIe 12VDC

SHB 12VDC

x4 Link



３-４．ボードセッティング

本ボードの使用前に各設定項目についてご確認ください。ほとんどの場合、出荷時設定でご利用いただけます。

３-４-１．ボードの実装

本ボードは２枚１組で構成されています。１つは PCIe リンクボードで、ＰＣの×４リンク形状以上の PCIe スロッ

トに実装します。もう１つはSHBリンクボードで、関連製品のvPEM101（バックプレーンボード）またはPICMG 1.3

SHB準拠バックプレーンのSHBスロットに実装します。

PCIeリンクボードとSHBリンクボードは、それぞれのボードに取り付けられているブラケット（スロット固定金具）

の向きで識別できます。

スロットへのボード実装後、添付の光ケーブルを接続してください。光ケーブルは２芯LC 型マルチモードの光ファ

イバです。ケーブル極性はコネクタ部分でTX⇒RXとなるようクロス結線で組上げられています。ボード上の光モジュ

ールに対し、ケーブルコネクタをロック音が聞こえるまで静かに挿入してください。

１．ボードを実装する際は、ＰＣおよびSHBバックプレーンのAC電源ケーブルを取外した状態で行

ってください。AC通電状態で作業を行うと、本ボードの破損、作業者の感電の危険性があります。

２．ボードの各エッジコネクタは同じ規格形状のスロットに実装してください。異なるスロットに実装

した状態で電源が投入されるとボードの破損の原因となります。

３．光ケーブルの鋭角な折り曲げ等は行わないでください。ケーブルに無理な力がかかると断線する場

合があります。

Figure ３-３：vPEA201ボードの実装

PC(PCIe

Side)

vPEM101

(SHB Backplane Side)

※光ケーブルコネクタには保護キャップが取り付けられています。接続する際、この保護キャップを取外してください。

vPEA201-003

vPEA201

SHB Link Board

同じレーン番号の光モジュール同士を接続


SHB Slot#A

vPEA201

PCIe Link Board

SHB Slot#B

PCIe Slot

PCIe Edge Connector

SHB Edge Connector

実装

実装

！

注意



３-４-２．動作モード

動作モードは、PCIe リンクボードと SHB リンクボードでそれぞれ設定方法が分けられています。SHB リンクボー

ドでは、SHBリンク構成の変更が可能です。

３-４-２-１．スイッチ設定（PCIeリンクボード）



SW2-1 SW2-2 SW2-3 SW2-4

ON OFF OFF OFF PCIe Link Board／出荷時設定


補足：

１．PCIeリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。

◆ SW3［Optical Link(Port0)／PCIe Link(Port1) Configuration］

設定光リンク／PCIeリンク構成

SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6

OFF OFF OFF ＊＊＊ Optical Link = Disable（Downstream Port）

ON OFF OFF ＊＊＊ Optical Link = x1 Link（Downstream Port）

OFF ON OFF ＊＊＊ Optical Link = x2 Link（Downstream Port）

ON ON OFF ＊＊＊ Optical Link = x4 Link（Downstream Port）

OFF OFF ON ＊＊＊ Optical Link = x8 Link（Downstream Port）／出荷時設定

＊＊＊ OFF OFF OFF PCIe Link = Disable（Upstream Port）

＊＊＊ ON OFF OFF PCIe Link = x1 Link（Upstream Port）

＊＊＊ OFF ON OFF PCIe Link = x2 Link（Upstream Port）

＊＊＊ ON ON OFF PCIe Link = x4 Link（Upstream Port）

＊＊＊ OFF OFF ON PCIe Link = x8 Link（Upstream Port）／出荷時設定


補足：

１．PCIeリンクボードでは出荷時設定固定で使用します。出荷時設定は×８リンクとなっていますが動作上問題はありません。

出荷時以外の設定は行わないでください。

◆ SW4［SHB Link(Port2~Port5) Configuration］

設定 SHBリンク構成


OFF OFF OFF OFF OFF OFF OFF OFF SHB Link = Disable／出荷時設定


補足：

１．PCIeリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。

◆ SW5［SHB Max Link Width Setting］

スイッチ番号 SHBリンク幅設定

SW5-1 SHB Port A2 Max Link Width（OFF =×４／ON =×８）／出荷時設定：OFF




補足：

１．PCIeリンクボードでは出荷時設定固定で使用します。出荷時以外の設定は行わないでください。



３-４-２-２．スイッチ設定（SHBリンクボード）

SHB リンクは、バックプレーン側の伝送路ルーティングに合わせてホストボード（光中継ボード）側のリンク構成

を選択できる必要があります。本ボードの SHB リンクはスイッチ設定により幾つかの構成を選択できます。また、評

価／実験用途向けに各ポートのリンク幅を個別指定することも可能です。

なお、本ボードではPICMG 1.3 SHB規格で定義されているバックプレーン上のCFGスイッチ設定は参照されません。

本ボードで選択できるリンク構成について下図に示します。

Figure ３-４：SHBリンク構成図



SW2-1 SW2-2 SW2-3 SW2-4

OFF OFF OFF OFF SHB Link Board／出荷時設定


補足：

１．SHBリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。



SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6

OFF OFF OFF ＊＊＊ Optical Link = Disable（Upstream Port）

ON OFF OFF ＊＊＊ Optical Link = x1 Link（Upstream Port）

OFF ON OFF ＊＊＊ Optical Link = x2 Link（Upstream Port）

ON ON OFF ＊＊＊ Optical Link = x4 Link（Upstream Port）

OFF OFF ON ＊＊＊ Optical Link = x8 Link（Upstream Port）／出荷時設定

＊＊＊ OFF OFF OFF PCIe Link = Disable／出荷時設定


補足：

１．SHBリンクボードでは出荷時設定固定で使用します。光リンクの出荷時設定は×８リンクとなっていますが動作上問題はありません。

出荷時以外の設定は行わないでください。

b_PEXx[3] Port B3（未対応）




a_PEXx[15:0] Port A0（未対応）

a_PEXx[7:0] Port A0 *1

a_PEXx[7:0] Port A0 *1

a_PEXx[7:4] Port A1（未対応）

SHB PORT A

vPEA201-004






a_PEXx[3:0] Port A0

SHB PORT B

b_PEXx[3:0] Port B0

補足：

*1 ×８リンクの Port A0 を使用することは可能ですが、リンク幅は×４リンクに限定されます。

SHB コネクタ A

SHB コネクタ A

SHB コネクタ B






OFF OFF ＊＊＊＊＊＊ SHB Port A2 = Disable（SW5-1 = OFFのとき） *2

ON OFF ＊＊＊＊＊＊ SHB Port A2 = x1 Link（SW5-1 = OFFのとき）

OFF ON ＊＊＊＊＊＊ SHB Port A2 = x2 Link（SW5-1 = OFFのとき）

ON ON ＊＊＊＊＊＊ SHB Port A2 = x4 Link（SW5-1 = OFFのとき）

＊＊ OFF OFF ＊＊＊＊ SHB Port A3 = Disable（SW5-1 = OFFのとき） *1, *2

＊＊ ON OFF ＊＊＊＊ SHB Port A3 = x1 Link（SW5-1 = OFFのとき） *1

＊＊ OFF ON ＊＊＊＊ SHB Port A3 = x2 Link（SW5-1 = OFFのとき） *1

＊＊ ON ON ＊＊＊＊ SHB Port A3 = x4 Link（SW5-1 = OFFのとき） *1

OFF OFF OFF OFF ＊＊＊＊ SHB Port A2 = x8 Link（SW5-1 = ON）／出荷時設定

＊＊＊＊ OFF OFF ＊＊ SHB Port B0 = Disable *2

＊＊＊＊ ON OFF ＊＊ SHB Port B0 = x1 Link

＊＊＊＊ OFF ON ＊＊ SHB Port B0 = x2 Link

＊＊＊＊ ON ON ＊＊ SHB Port B0 = x4 Link／出荷時設定

＊＊＊＊＊＊ OFF OFF SHB Port A0 = Disable *2

＊＊＊＊＊＊ ON OFF SHB Port A0 = x1 Link

＊＊＊＊＊＊ OFF ON SHB Port A0 = x2 Link

＊＊＊＊＊＊ ON ON SHB Port A0 = x4 Link／出荷時設定

補足：

*1 SHB Port A2を×８リンクで使用する場合、SHB Port A3は利用できません。

*2 未使用のSHBポートがある場合は対象のポートをディセーブルとしてください。



SW5-1 SHB Port A2 Max Link Width（OFF =×４／ON =×８）／出荷時設定：ON






３-４-３．クロック環境

vPE システムでは、ホストＰＣと SHB バックプレーン間でPCIe リファレンスクロックの受け渡しを行う同期クロ

ック環境と完全非同期動作となる非同期クロック環境を選択できます。これらクロック環境は本光中継ボード上のスイ

ッチ設定とオプション製品のvPEOC01（クロックアダプタ）の使用／未使用により選択します。

同期クロック環境の場合、ホストＰＣのリファレンスクロックを光中継ボード（PCIe リンクボード）と vPEOC01

アダプタを経由してSHBバックプレーンに実装されている光中継ボード（SHBリンクボード）に送られます。バック

プレーン側の光中継ボード（SHB リンクボード）では、受け取ったクロックを基に SHB スロットの全てのクロック･

ラインに分配されます。

vPEOC01アダプタはPCIe リンクボードとSHBリンクボードで接続方法が異なります。vPEOC01アダプタには、

本ボードと接続するためのクロック･ケーブル（USB-MiniAB ケーブル）が添付されています。PCIe リンクボード側

では、本ボードのクロック I/Fコネクタにクロック･ケーブルの“Side A”コネクタを接続し、vPEOC01アダプタには

“Side B”コネクタを接続します。SHBリンクボード側では、本ボードのクロック I/Fコネクタにクロック･ケーブル

の“Side B”コネクタを接続し、vPEOC01アダプタには“Side A”コネクタを接続します。vPEOC01アダプタ間は

添付の光ケーブルにて接続してください。

使用するＰＣによってはクロックの SSC（スペクトラム拡散）機能が有効となっている場合があります。SSC 機能

が有効な時、非同期クロック環境ではホストＰＣと SHB バックプレーン間のリンクで同期化に失敗しリンクアップで

きない状態となります。このような場合は同期クロック環境を選択してください。

※BIOS設定でSSC機能をOFFできる場合もあります。OFFできる場合は非同期クロック環境でご使用いただけます。

同期クロック環境のセッティング方法を下図に示します。

Figure ３-５：同期クロック環境のセッティング方法

vPEM101

(SHB Backplane Side) vPEA201-005

vPEA201

SHB Link Board

クロック･ケーブルのSide Aコネクタ側を vPEOC01 に接続

光ケーブル (PCIe Reference Clock)

SHB Slot#A

vPEA201

PCIe Link Board

SHB Slot#B

PCIe Slot

PCIe Edge Connector

SHB Edge Connector

実装

実装

A

A

PC

(PCIe Side)

vPEOC01

vPEOC01

クロック･ケーブルのSide Aコネクタ側をvPEA201に接続

Optical

Transceiver

Optical

Transceiver

Side B

Side B



３-４-３-１．スイッチ設定（PCIeリンクボード）

◆ SW1［PCIe Clock Control Switch］

設定 PCIeクロックモード

SW1-1 SW1-2 SW1-3 SW1-4

OFF OFF OFF OFF クロック非同期モード／出荷時設定

OFF OFF OFF ON クロック同期モード（vPEOC01接続モード）


補足：

１．上記設定以外の変更は行わないでください。

３-４-３-２．スイッチ設定（SHBリンクボード）



SW1-1 SW1-2 SW1-3 SW1-4

ON ON OFF OFF クロック非同期モード／出荷時設定

OFF ON OFF ON クロック同期モード（vPEOC01接続モード）


補足：

１．上記設定以外の変更は行わないでください。



３-５．コネクタ信号表

３-５-１．PCI Expressエッジコネクタ


12V power ＋12V in B01 A01 in PRSNT1# Hot-Plug presence detect

12V power ＋12V in B02 A02 in ＋12V 12V power

12V power (＋12V) *1 in B03 A03 in ＋12V 12V power


SMBus clock SMCLK *3 in B05 A05 in TCK *3 JTAG Test clock

SMBus data SMDAT *3 i/o B06 A06 in TDI *2, *3 JTAG Test data input

Ground GND － B07 A07 out TDO *2, *3 JTAG Test data output

3.3V power ＋3.3V *3 in B08 A08 in TMS *3 JTAG Test mode select

JTAG Test reset TRST# *3 in B09 A09 in ＋3.3V *3 3.3V power

3.3V auxiliary power ＋3.3Vaux *3 in B10 A10 in ＋3.3V *3 3.3V power

Signal for Link reactivation WAKE# *3 out B11 A11 in PERST# Fundamental reset

Mechanical key


Ground GND － B13 A13 in REFCLK＋ Reference clock

(Differential pair) TX differential pair

Lane0

PET0＋ in B14 A14 in REFCLK－

PET0－ in B15 A15 － GND Ground

Ground GND － B16 A16 out PER0＋ RX differential pair

Lane0 Hot-Plug presence detect PRSNT2# *3 out B17 A17 out PER0－




Lane1

PET1＋ in B19 A19 －－ Reserved



Lane1 Ground GND － B22 A22 out PER1－


Lane2

PET2＋ in B23 A23 － GND Ground



Lane2 Ground GND － B26 A26 out PER2－


Lane3

PET3＋ in B27 A27 － GND Ground



Lane3 Reserved －－ B30 A30 out PER3－

Hot-Plug presence detect PRSNT2# out B31 A31 － GND Ground


補足：

*1 PCI Express Spec R1.1で新しく追加された＋12V電源です。R1.0aでは予約端子として取扱われています。

*2 JTAG TDI／TDOラインは本ボード上で接続されています。


ご注意：

１．PCIeエッジコネクタ部は、PCIeスロット以外の他のスロットには実装しないでください。他のスロットに実装した状態で電源が投入されるとボードの破損の原因となります。



３-５-２．SHB Expressエッジコネクタ

◆ SHBコネクタA


SMBus clock SMCLK *2 in B01 A01 i/o SMDAT *2 SMBus data


JTAG Test data input TDI *1, *2 in B03 A03 in TCK *2 JTAG Test clock

JTAG Test data output TDO *1, *2 out B04 A04 in TMS *2 JTAG Test mode select

JTAG Test reset TRST# *2 in B05 A05 in WAKE# *2 Signal for Link reactivation

Power control button PWRBT# *2 in B06 A06 in PME# *2 Signal for Bus reactivation

Power good PWRGD *2 in B07 A07 out PSON# *2 ATX Power control

SHB Reset SHB_RST# i/o B08 A08 out PERST# Fundamental reset

SHB Configuration strap0 CFG0 *2 in B09 A09 in CFG1 *2 SHB Configuration strap1

SHB Configuration strap2 CFG2 *2 in B10 A10 in CFG3 *2 SHB Configuration strap3


Mechanical key



Port B Lane0

b_PETp0 out B13 A13 － GND Ground

b_PETn0 out B14 A14 － GND Ground

Ground GND － B15 A15 in b_PERp0 RX differential pair

Port B Lane0 Ground GND － B16 A16 in b_PERn0


Port B Lane1






Port B Lane2






Port B Lane3





Reference clock0

(Differential pair)

REFCLK0＋ out B29 A29 － GND Ground

REFCLK0－ out B30 A30 － GND Ground

Ground GND － B31 A31 out REFCLK1＋ Reference clock1

(Differential pair) Reserved RSVD-G － B32 A32 out REFCLK1－

Reference clock2

(Differential pair)





Reference clock4

(Differential pair)





Reference clock6

(Differential pair)




(Differential pair) Ground GND － B44 A44 out REFCLK7－

（続く）



（続き）



Port A Lane0

a_PETp0 out B45 A45 － GND Ground

a_PETn0 out B46 A46 － GND Ground

Ground GND － B47 A47 in a_PERp0 RX differential pair

Port A Lane0 Ground GND － B48 A48 in a_PERn0


Port A Lane1






Port A Lane2






Port A Lane3






Port A Lane4

a_PETp4 *2 out B61 A61 － GND Ground

a_PETn4 *2 out B62 A62 － GND Ground

Ground GND － B63 A63 in a_PERp4 *2 RX differential pair

Port A Lane4 Ground GND － B64 A64 in a_PERn4 *2


Port A Lane5






Port A Lane6






Port A Lane7






3.3V power ＋3.3V *3 in B78 A78 in ＋3.3V *3 3.3V power




3.3V auxiliary power ＋3.3Vaux *3 in B82 A82 in ＋3.3Vaux *3 3.3V auxiliary power

補足：

*1 JTAG TDI／TDOラインは本ボード上で接続されています。


*3 ＋3.3Vおよび＋3.3Vaux電源は、本ボード上の未使用端子のプルアップ処理に使用しています。

ご注意：

１．SHBエッジコネクタ部は、SHBスロット以外の他のスロットには実装しないでください。他のスロットに実装した状態で電源が投入されるとボードの破損の原因となります。



◆ SHBコネクタB


5V auxiliary power ＋5Vaux *1 in B01 A01 in ＋5Vaux *1 5V auxiliary power



Port A Lane8






Port A Lane9






Mechanical key



Port A Lane10






Port A Lane11






Port A Lane12






Port A Lane13






Port A Lane14




Port A Lane14 Reserved RSVD-G － B32 A32 in a_PERn14


Port A Lane15






Reserved －－ B38 A38 －－ Reserved












補足：


ご注意：

１．SHBエッジコネクタ部は、SHBスロット以外の他のスロットには実装しないでください。他のスロットに実装した状態で電源が投入されるとボードの破損の原因となります。



３-５-３．電源関連

◆ ATXペリフェラル電源（CN8）


1 in ＋12VDC 12V power（Yellow）

2 － GND Ground（Black）

3 － GND Ground（Black）

4 in ＋5VDC *1 5V power（Red）

補足：

*1 ＋5VDC電源は、本ボードにヒートシンクFANを搭載する際のFAN電源にのみ使用されます。



３-６．ボード仕様

vPEA201（光中継ボード）の代表的な仕様について下表に示します。

◆ PCI Expressリンク仕様

対応規格 PCI Express Base Specification Revision 1.1

対応リンク幅 ×４レーン

クロック･ソース PCIeエッジコネクタ入力またはオンボードOSC切り替え可能


コネクタ形状 ×４リンクエッジコネクタ

◆ 光リンク仕様 *1

通信形式 SFP型光トランシーバによる光通信

対応リンク幅 vPEA201-X1-PCIe／vPEA201-X1-SHB：×１レーン

vPEA201-X4-PCIe／vPEA201-X4-SHB：×４レーン

リンク･スピード 2.5GHz

クロック環境非同期クロック環境および同期クロック環境を構成可能

光リンク･ケーブル Duplex LC型マルチモードケーブル（50/125um or 62.5/125um）

◆ SHBリンク仕様

対応規格 PICMG 1.3 R1.0（System Host Board PCI Express Specification）

対応リンク幅 SHB Port A ：×８レーンまたは×４レーンの分割使用可能

SHB Port B ：×４レーン固定使用

クロック･ソースオンボードOSCまたはREFCLK I/Fコネクタ入力切り替え可能

SHBクロック全てのリファレンスクロックをSHBスロットに供給


コネクタ形状 SHB Connector A ：×１６リンク形状エッジコネクタ

SHB Connector B ：×８リンク形状コネクタ

SHB Connector C ：未使用

◆ 一般仕様

消費電流＋12V ：1.5A以下

＋3.3V（SHB）：10mA以下

＋3.3Vaux（SHB）：10mA以下

電源コネクタ４ピンATXペリフェラル電源コネクタ使用可能

動作温度範囲 *2 ＋5℃～＋35℃



ボード寸法幅 187.65mm × 縦 104.04mm（突起部は除く）

補足：

*1 本ボード間を光接続でリンクを形成しているためPCI Express規格に対する幾つかの制約事項があります。

－レシーバ検出の制約事項：PCI Expressには、接続先のレシーバが存在するかどうかを判断するためのレシーバ検出プロセス（Receiver Detect）があります。本ボードの光リンクの入力段にドライバが配置されているため電気的終端となり接続先レシーバの有無に関わらずレシーバが存在す

るものとして検出されます。この場合、スイッチ設定によりリンク幅を限定するか、または搭載されている全ての光トランシーバにケーブルを接続し光リンクを形成してください。

－リンク･トレーニング時の制約事項：レシーバ検出時の制約事項により、Upstream 側とDownstream 側のリンク幅が異なる場合、リカバリ･コ

ンプライアンス･パターン･ステートに挿入されリンク･アップが行えない状態となります。この場合、スイッチ設定によりリンク幅を限定するか、または搭載されている全ての光トランシーバにケーブルを接続し光リンクを形成してください。

－エレクトリカル･アイドルの制約事項：PCI Express では、パワー･ステート挿入時やホットリセット／ディセーブルなどのステート挿入時に

“E-Idle”（バースト）状態を検出するためのメカニズムが規定されています。光接続の場合、このバースト状態を生成できないため要求されるステートには挿入されずリンクアッププロセスに移行します。




３-７．外形寸法

Figure ３-６：vPEA201外形寸法図

B1 B12 B32

A1 A12 A82 A1 A12 A49

Unit：mm

187.65

PCIe x4 Link Edge Connector PCIe R1.1 規格準拠

99.5

4

104.0

4

9.4

0

SHB Express Edge Connector A／B PICMG 1.3 SHB 規格準拠

57.15 22.15

7.50

12.19

31.50

123.19 39.15

72.15

85.3

9

4.8

5

81.8

9

9.3

0

vPEA201-006

8.4

0



４．vPEOC01（クロックアダプタ）

vPE シリーズユーザーズマニュアル４．vPEOC01（クロックアダプタ）


本章では、vPEシステムのオプション製品vPEOC01（クロックアダプタ）について説明します。

セッティングなど使用方法についての詳細は、「３．vPEA201（光中継ボード）」を参照してください。

４-１．特長

１．光接続によるPCIeリファレンスクロックの送受信

関連製品のvPEA201（光中継ボード）と本クロックアダプタを使用することにより、ホストＰＣとSHBバックプ

レーン側システムとの同期クロック環境を構築できます。光通信のメリットである伝送距離特性を損なうことなく機

能を提供します。

２．外付け電源を必要としない構成

本クロックアダプタの電源は vPEA201（光中継ボード）から供給されるため、特別に外部電源を用意する必要は

ありません。

３．コンパクトな形状

設置場所に困らないコンパクトな形状です。ボードには４箇所の取り付け穴が設けられているためシステム機器へ

の組み込みも可能です。



４-２．概観図

Figure ４-１：PCIeクロックアダプタ概観図

４-２-１．各部の名称と説明

vPEOC01（クロックアダプタ）の各部の名称と説明を下表に示します。


(1) CN1 PCIeクロック I/Fコネクタ vPEA201（光中継ボード）とリファレンスクロックの送受信を行

うためのコネクタ。リファレンスクロックは、ＰＣ（PCIeリンク

ボード）側から送信しSHBバックプレーン（SHBリンクボード）

側で受信します。

※本コネクタには、USB-MiniAB コネクタを採用しています。

vPEA201以外のUSB機器等は接続しないでください。

(2) CN2 SFP光トランシーバコネクタ SFPタイプの光トランシーバコネクタ。本アダプタ同士を光ケー

ブルにて接続します。

(3) SW1 クロック設定スイッチ PLL動作モードの設定スイッチ。工場出荷時の検査用のため、通

常使用時は出荷時設定で使用してください。

● 出荷時設定：[SW1-1～SW1-2 = 全てOFF]

(4) JP1 クロック入出力選択ジャンパクロックの入出力方向を選択するジャンパ。工場出荷時の検査用

のため、通常使用時は出荷時設定で使用してください。

● 出荷時設定：Open（入出力方向はケーブル接続で選択）

(5) D1, D2 クロック送受信ステータスLED リファレンスクロックの光送受信状態を表示します。

● D1(緑) ：受信側クロックの有効信号レベル検出で点灯

● D2(緑) ：送信側クロックの有効信号レベル検出で点灯

(6) D3 アダプタ電源ステータスLED 本アダプタに電源が供給されたとき緑LEDが点灯します。

vPEOC01-001

70.00

Optical Transceiver SFP CN2 4

0.0

0

CKRX D1

REFCLK I/F CN1 CKTX

D2

SW1

3.3V D3

JP1



４-３．ブロック図

Figure ４-２：PCIeクロックアダプタブロック図

４-４．アダプタ仕様

vPEOC01（クロックアダプタ）の代表的な仕様について下表に示します。

◆ クロックI/F仕様

通信形式 CN1 ：銅線差動信号通信

CN2 ：SFP型光トランシーバによる光通信

クロック周波数 100MHz（最大140MHz）

クロック･ケーブル CN1 ：USB-MiniABケーブル

CN2 ：Duplex LC型マルチモードケーブル（50/125um or 62.5/125um）

◆ 一般仕様

使用電源＋3.3V（vPEA201ボードから供給）

消費電流 500mA以下

動作温度範囲 *1 ＋5℃～＋35℃



ボード寸法幅 70.00mm × 縦 40.00mm（突起部は除く）

補足：


４-５．外形寸法

Figure ４-３：vPEOC01外形寸法図

vPEOC01-002

Optical Transceiver SFP Module

REFCLK I/F （USB-MiniAB）

EX_RCLKP/N

Clock Switch

PLL

SFP_RXP/N

SFP_TXP/N

Unit：mm

70.00

40.0

0

32.0

0

62.00

4-φ3.2

vPEOC01-003



５．使用上の注意事項

vPE シリーズユーザーズマニュアル５．使用上の注意事項


５-１．パソコン環境

vPEシステムではPCIe Switchデバイスの採用によりＰＣスロット拡張を行っています。PCIe Switchデバイスは、

各Add-inカードとのリンク（ポート）ごとにデバイス内部でPCI Bridgeを配置するバーチャル･ブリッジ構造が採用

されています。このため、vPEシステムを使用する環境でＰＣを起動すると多くのPCI Bridgeが検出されます。

PCIeスロットが搭載された初期のＰＣ（マザーボード）では、コンフィギュレーションできるPCI Bridgeの数が比

較的少数で制限が加えられているものがあります。ＰＣの電源投入時、BIOSがリソースを要求するAdd-inカードを検

出できなかった場合でも１つのPCI Bridge に対し無条件で I/O 空間やメモリ空間を割り当ててしまうため、システム

全体のリソース不足となりＰＣが正常起動できなくなるときがあります。

このようなＰＣでは、vPEシステム上の未使用のスロット（ポート）をディセーブル設定としていただくことにより正

常起動できるようになる場合があります。

５-２．電源の投入手順

vPEシステムは、ＰＣ本体の電源と連動しておりません。電源ON／OFFは以降の手順で行ってください。

５-２-１．vPEOC01（クロックアダプタ）使用時

vPEシステムを同期クロック環境（vPEOC01クロックアダプタ接続）で使用する場合、ＰＣ側の電源を投入してか

ら SHB バックプレーン側の電源を投入（◆電源ON 手順１）していただくか、またはＰＣ側と SHB バックプレーン

側の電源を同時に投入（◆電源ON 手順２）してください。これは、同期クロック環境において電源投入時のSHB バ

ックプレーン側への安定したクロック供給とリセット起動を行うために必要となります。

ＰＣが SHB バックプレーン側の接続デバイスを検出する前に起動した場合は、電源を切らずに OS の再起動を行って

ください。

なお、ＰＣ側の電源をOFFした場合は、SHBバックプレーン側の電源もOFFしてください。

◆ 電源ON手順１

手順１．ＰＣの電源をONにします。

手順２．バックプレーン用のATX電源をONにします。正常起動した場合は起動完了です。

手順３．ＰＣがSHBバックプレーン側の接続デバイスを検出する前に起動してしまった場合は、電源を切らず

にOSの再起動を行ってください。

◆ 電源ON手順２

手順１．ＰＣの電源とバックプレーン用のATX電源を同時にONにします。正常起動した場合は起動完了です。

手順２．ＰＣがSHBバックプレーン側の接続デバイスを検出する前に起動してしまった場合は、電源を切らず


◆ 電源OFF手順

手順１．ＰＣの電源をOFFにします。

手順２．バックプレーン用のATX電源をOFFにします。

５-２-２．vPEOC01（クロックアダプタ）未使用時

非同期クロック環境（vPEOC01 クロックアダプタ未使用）の場合は電源投入順序に制限はありませんが、安定した

リセット起動を行うことを目的に同期クロック環境と同じ電源投入方法を推奨します。



６．vPE システム導入

vPE シリーズユーザーズマニュアル６．vPE システム導入


vPEM101（バックプレーンボード）、vPEA201（光中継ボード）を使用したシステムをvPEシステムと呼びます。

本章では、下記の構成のvPEシステムの導入方法について説明します。

Figure ６-１：vPEシステム構成例

PC(PCIe

Side)

PC Slot Expansion

Setup

vPEA201

(OPT Adapter)

vPEA201

(OPT Adapter)

光中継ボードをＰＣの PCIe スロットに実装


vPEOC01

vP

EO

C01

光ケーブル (Reference Clock)

※

ATX24Pin コネクタを接続

ATX4Pin コネクタを接続

vPEM101

(Backplane Board)

光中継ボードをバックプレーンボードの SHB Slot#A／Slot#B に実装

PCI ボードおよび PCIe ボードを実装

クロックケーブル



◆使用機材

・PC（×4リンク以上のPCI Express スロットを搭載していること）

・ATX電源（ATX12V Ver.2.2規格 400Wクラス以上）

・バックプレーンボード（vPEM101）

・PCIe光中継ボード（vPEA201-X4-PCIe または vPEA201-X1-PCIe）

・SHB光中継ボード（vPEA201-X4-SHB または vPEA201-X1-SHB）

・クロックアダプタ（vPEOC01）※

※ＰＣによっては、BIOS設定でSSC（Spread Spectrum Clocking）機能をON／OFF設定可能な

場合があります。（Figure６-２はON/OFF可能なＰＣのBIOS設定メニューのイメージ画面の例。

ＰＣによっては、項目名が若干異なる場合があります。）

このようなＰＣの場合に、OFF設定で使用する場合はクロックアダプタを使用しないシステムの構成

が可能です。

Figure ６-２：SSCをON/OFF可能なPCのBIOS設定メニュー

BIOS SETUP

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

PCIE Spread Spectrum [Disabled]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]

- - - - - - - - - - - - - - - - - [ - - - - - - - ]



接続作業は、必ずＰＣのＡＣ電源プラグと、vPEM101（バックプレーンボード）用ATX電源を

コンセントからはずした状態で行ってください。

電源SW が OFFであってもコンセントに接続された状態では待機電流が流れており、この状態

で接続作業を行うと、ＰＣ本体、製品の破損や作業者の感電の危険性があります

６-１．設定

各構成品にはスイッチやジャンパがあります。これらの設定は、固定設定のものと、ご使用になる環境に応じて設定

が必要なものがあります。ここではvPEシステムとして使用する場合の設定例について説明します。詳細については、

下記の各章を参照してください。

『２．vPEM101（バックプレーンボード）』

『３．vPEA201（光中継ボード）』

『４．vPEOC01（クロックアダプタ）』

！注意



６-１-１．vPEM101（バックプレーンボード）の設定



SW1-1 SW1-2 SW1-3 SW1-4

ON OFF OFF OFF Standard Switch Mode（Upstream = SHB Slot）*1

ON OFF OFF ON PCI Bus Bridge Mode／出荷時設定 *2

補足：

*1 全てのPCIeスロットを使用する場合はStandard Switch Mode に設定してください。本設定ではSlot#4～7（PCIスロット）は使用できません。

*2 PCI Busスロットを使用する場合は PCI Bus Bridge Mode に設定してください。本設定ではSlot#3（PCIeスロット）は使用できません。

◆ SW2［Slot#3～Slot#7(Port0)／SHB Slot#B(Port1) Configuration］

設定スロット３／ＳＨＢスロットＢ構成（Standard Switchモードのとき） *1

SW2-1 SW2-2 SW2-3 SW2-4 SW2-5 SW2-6

OFF OFF OFF ＊＊＊ Slot#3 = Disable *3

ON OFF OFF ＊＊＊ Slot#3 = x1 Link

OFF ON OFF ＊＊＊ Slot#3 = x2 Link

ON ON OFF ＊＊＊ Slot#3 = x4 Link

OFF OFF ON ＊＊＊ Slot#3 = x8 Link／出荷時設定

＊＊＊ OFF OFF OFF SHB Slot#B = Disable（Upstream Port）

＊＊＊ ON OFF OFF SHB Slot#B = x1 Link（Upstream Port）

＊＊＊ OFF ON OFF SHB Slot#B = x2 Link（Upstream Port）

＊＊＊ ON ON OFF SHB Slot#B = x4 Link（Upstream Port）

＊＊＊ OFF OFF ON SHB Slot#B = x8 Link（Upstream Port）／出荷時設定

スイッチ番号スロット４～スロット７構成（PCI Bus Bridgeモードのとき） *2

SW2-1 PCI Bus Clock Mode（OFF = 非同期／ON = 同期）／出荷時設定：OFF

SW2-2 同期モード出力周波数（OFF = 31.25M／ON = 62.5M）／出荷時設定：OFF





補足：


*2 PCI Busのクロック同期モードは評価／実験用途でご使用ください。通常使用時は出荷時設定で問題ありません。

クロック同期モードを使用する際は、「SW8-1 = OFF」に設定する必要があります。

*3 スロット３を使用しない場合はディセーブルとしてください。



◆ SW3［Slot#8～Slot#11(Port2~Port5) Configuration］

設定スロット８～スロット１１構成 *1


OFF OFF ＊＊＊＊＊＊ Slot#10 = Disable（SW4-1 = OFFのとき） *2

ON OFF ＊＊＊＊＊＊ Slot#10 = x1 Link（SW4-1 = OFFのとき）

OFF ON ＊＊＊＊＊＊ Slot#10 = x2 Link（SW4-1 = OFFのとき）

ON ON ＊＊＊＊＊＊ Slot#10 = x4 Link（SW4-1 = OFFのとき）／出荷時設定

＊＊ OFF OFF ＊＊＊＊ Slot#11 = Disable（SW4-1 = OFFのとき） *2

＊＊ ON OFF ＊＊＊＊ Slot#11 = x1 Link（SW4-1 = OFFのとき）

＊＊ OFF ON ＊＊＊＊ Slot#11 = x2 Link（SW4-1 = OFFのとき）

＊＊ ON ON ＊＊＊＊ Slot#11 = x4 Link（SW4-1 = OFFのとき）／出荷時設定

OFF OFF OFF OFF ＊＊＊＊ Slot#11 = x8 Link／Slot#10 Disable／（SW4-1 = ON）

＊＊＊＊ OFF OFF ＊＊ Slot#8 = Disable（SW4-2 = OFFのとき） *2

＊＊＊＊ ON OFF ＊＊ Slot#8 = x1 Link（SW4-2 = OFFのとき）

＊＊＊＊ OFF ON ＊＊ Slot#8 = x2 Link（SW4-2 = OFFのとき）

＊＊＊＊ ON ON ＊＊ Slot#8 = x4 Link（SW4-2 = OFFのとき）／出荷時設定

＊＊＊＊＊＊ OFF OFF Slot#9 = Disable（SW4-2 = OFFのとき） *2

＊＊＊＊＊＊ ON OFF Slot#9 = x1 Link（SW4-2 = OFFのとき）

＊＊＊＊＊＊ OFF ON Slot#9 = x2 Link（SW4-2 = OFFのとき）

＊＊＊＊＊＊ ON ON Slot#9 = x4 Link（SW4-2 = OFFのとき）／出荷時設定

＊＊＊＊ OFF OFF OFF OFF Slot#9 = x8 Link／Slot#8 Disable／（SW4-2 = ON）

補足：

*1 リンク幅の選択は評価／実験用途でご使用ください。通常使用時は出荷時設定でご使用ください。

*2 スロット８～スロット１１で未使用スロットがある場合は対象のスロットをディセーブルとしてください。

◆ SW4［Slot#9, Slot#11 Max Link Width Setting］

スイッチ番号スロット９／スロット１１リンク幅設定





◆ SW5［Factory Shipment Inspection］

スイッチ番号工場出荷検査用スイッチ

SW5 [ 0 ] 固定

補足：上記以外の設定は行わないでください。



◆ SW6［PCIe Main Clock Control］


SW6-1 PCIe Clock Select（OFF = SHB Slot／ON = On-Board OSC）／出荷時設定：OFF *1

SW6-2 On-Board OSC Control（OFF = Clocking／ON = Stop）／出荷時設定：OFF

SSCの設定（オンボードクロック時）逓倍率の設定（オンボードクロック時） *2

SW6-3 SW6-4 拡散量 SW6-5 SW6-6 生成周波数

ON ON ±0.25% ON ON CLK Source×１（25MHz）／設定不可

OFF ON －0.5%（PCIe準拠） OFF ON CLK Source×４（100MHz）／出荷時設定

ON OFF －0.75% ON OFF CLK Source×５（125MHz）／設定不可

OFF OFF ±0%（SSC OFF）／出荷時設定 OFF OFF CLK Source×８（200MHz）／設定不可

補足：

*1 オンボードOSCの選択は評価／実験用途でご使用ください。通常使用時は出荷時設定でご使用ください。

*2 逓倍率の設定は“100MHz”でご使用ください。その他の設定ではボードが破損する場合がありますのでご注意ください。

◆ SW7［PCIe Slot Clock Control］






SW7-5 PLL Band Width（OFF = 1MHz／ON = 500KHz）／出荷時設定：OFF

SW7-6 PLL Bypass Mode（OFF = Disable／ON = Enable）／出荷時設定：ON

補足：

*1 周波数“125MHz”はFPGA等が搭載された特殊用途を想定しています。通常使用時は出荷時設定でご使用ください。

◆ SW8［PCI Bus Clock Control］


SW8-1 PCI Bus Clock Mode（OFF = 同期モード／ON = 非同期モード／出荷時設定：ON *1

SW8-2 Clock Frequency（OFF = 66MHz／ON = 33MHz）／出荷時設定：ON ※非同期モード時のみ操作可 *2

補足：

*1 クロック同期モードの選択は評価／実験用途でご使用ください。通常使用時は出荷時設定でご使用ください。

クロック同期モードを使用する場合は、本スイッチと合わせてSW2の設定が必要です。

*2 本ボードのPCI Busスロットは負荷要因として４ヶ搭載されています。66MHz動作は基本的に保証範囲外です。

66MHzを評価／実験用途で使用する場合は２枚程度のPCI Busカード実装に限定してください。

◆ SW9／SW11／SW13／SW15［Hot-Plug Control Jumper］


SW9 Close

SW11 Close

SW13 Close

SW15 Close



◆ SW17［SHB CFG Setting］

設定：CFG[0..3] SHBリンク構成

SW17-1 SW17-2 SW17-3 SW17-4

ON OFF OFF OFF SHB Port A0 = x8 Link *1 ／ Port A2 = x8 Link／SHB Port B0 = x4 Link／出荷時設定 *2

補足：

*1 vPEA201（光中継ボード）使用時は、Port A0はx4 Linkとなります。

*2 vPEA201（光中継ボード）使用時は、上記の設定でご使用ください。

◆ SW18［ATX Power Switch］

スイッチ番号 ATX Power スイッチ

SW18 ON

補足：vPEA201（光中継ボード）使用時は、上記の設定でご使用ください。


設定工場出荷検査用スイッチ

SW20-1 SW20-2 SW20-3 SW20-4

OFF ON OFF ON 出荷時設定


◆ JP1［M66EN Control］

ジャンパ番号 M66EN制御ジャンパ

JP1 M66EN Control（Close = M66EN制御有効／Open = M66EN制御無効）／出荷時設定：Close

◆ JP2～JP5［Hot-Plug Power Control］

ジャンパ番号 Hot-Plug 電源制御ジャンパ

JP2 Close：Slot#11 のHot-Plug機能は未使用／出荷時設定：Close




◆ JP6［Auxiliary Power Control］

JP6設定補助電源制御ジャンパ

Open 出荷時設定

◆ JP7［PCIe-Switch Power Select］

JP7設定 PCIe Switch 用電源選択ジャンパ

12V1DC Short CN24からの電源供給

12V2DC Short CN25,CN26からの電源供給／出荷時設定



６-１-２．vPEA201-X*-PCIe（PCIe光中継ボード）の設定



SW1-1 SW1-2 SW1-3 SW1-4

OFF OFF OFF OFF クロック非同期モード（vPEOC01クロックアダプタを使用しない）／出荷時設定

OFF OFF OFF ON クロック同期モード（vPEOC01クロックアダプタを使用する）




SW2-1 SW2-2 SW2-3 SW2-4

ON OFF OFF OFF PCIe Link Board ／出荷時設定

補足：PCIeリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。



SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6

OFF OFF ON OFF OFF ON Optical Link = x8 Link（Downstream Port）／出荷時設定

PCIe Link = x8 Link（Upstream Port）／出荷時設定





OFF OFF OFF OFF OFF OFF OFF OFF SHB Link = Disable／出荷時設定




SW5-1 SHB Port A2 Max Link Width（OFF =×４／ON =×８）／出荷時設定：OFF




補足：PCIeリンクボードでは出荷時設定固定で使用します。その他の設定は行わないでください。

◆ SW7［Power Switch］

SW7設定電源スイッチ

ON 出荷時設定


◆ JP1［Power Select］

JP1設定電源選択ジャンパ

PE12V Short 出荷時設定




６-１-３．vPEA201-X*-SHB（SHB光中継ボード）の設定



SW1-1 SW1-2 SW1-3 SW1-4

ON ON OFF OFF クロック非同期モード（vPEOC01クロックアダプタを使用しない）／出荷時設定

OFF ON OFF ON クロック同期モード（vPEOC01クロックアダプタを使用する）




SW2-1 SW2-2 SW2-3 SW2-4

OFF OFF OFF OFF SHB Link Board／出荷時設定

補足：SHBリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。



SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6

OFF OFF ON OFF OFF OFF Optical Link = x8 Link（Upstream Port）／出荷時設定

PCIe Link = Disable ／出荷時設定

補足：SHBリンクボードでは上記設定固定で使用します。その他の設定は行わないでください。




OFF OFF ＊＊＊＊＊＊ SHB Port A2 = Disable（SW5-1 = OFFのとき） *2

ON OFF ＊＊＊＊＊＊ SHB Port A2 = x1 Link（SW5-1 = OFFのとき）

OFF ON ＊＊＊＊＊＊ SHB Port A2 = x2 Link（SW5-1 = OFFのとき）

ON ON ＊＊＊＊＊＊ SHB Port A2 = x4 Link（SW5-1 = OFFのとき）

＊＊ OFF OFF ＊＊＊＊ SHB Port A3 = Disable（SW5-1 = OFFのとき） *1, *2

＊＊ ON OFF ＊＊＊＊ SHB Port A3 = x1 Link（SW5-1 = OFFのとき） *1

＊＊ OFF ON ＊＊＊＊ SHB Port A3 = x2 Link（SW5-1 = OFFのとき） *1

＊＊ ON ON ＊＊＊＊ SHB Port A3 = x4 Link（SW5-1 = OFFのとき） *1

OFF OFF OFF OFF ＊＊＊＊ SHB Port A2 = x8 Link（SW5-1 = ON）／出荷時設定

＊＊＊＊ OFF OFF ＊＊ SHB Port B0 = Disable *2

＊＊＊＊ ON OFF ＊＊ SHB Port B0 = x1 Link

＊＊＊＊ OFF ON ＊＊ SHB Port B0 = x2 Link

＊＊＊＊ ON ON ＊＊ SHB Port B0 = x4 Link／出荷時設定

＊＊＊＊＊＊ OFF OFF SHB Port A0 = Disable *2

＊＊＊＊＊＊ ON OFF SHB Port A0 = x1 Link

＊＊＊＊＊＊ OFF ON SHB Port A0 = x2 Link

＊＊＊＊＊＊ ON ON SHB Port A0 = x4 Link／出荷時設定

補足：

*1 SHB Port A2を×８リンクで使用する場合、SHB Port A3は利用できません。

*2 未使用のSHBポートがある場合は対象のポートをディセーブルとしてください。





SW5-1 SHB Port A2 Max Link Width（OFF =×４／ON =×８）／出荷時設定：ON




◆ SW7［Power Switch］

SW7設定電源スイッチ

ON 出荷時設定


◆ JP1［Power Select］

JP1設定電源選択ジャンパ

PE12V Short 出荷時設定




６-１-４．vPEOC01（クロックアダプタ）の設定


設定工場出荷検査用スイッチ

SW1-1 SW1-2

OFF OFF 出荷時設定


◆ JP1［Factory Shipment Inspection］

JP1設定工場出出荷検査用ジャンパ

Open 出荷時設定




接続作業は、必ずＰＣのＡＣ電源プラグと、vPEM101（バックプレーンボード）用ATX電源を

コンセントからはずした状態で行ってください。

電源SW が OFFであってもコンセントに接続された状態では待機電流が流れており、この状態

で接続作業を行うと、ＰＣ本体、製品の破損や作業者の感電の危険性があります

６-２．接続

！注意



６-２-１．PCIe光中継ボードを PCへ実装する

ＰＣはメーカおよび機種により構造が異なりますので、お手持ちのＰＣのマニュアル等も合わせてご覧ください。

PCIe光中継ボードは、x4、x8、x16スロットに実装可能です。

取り付けたいスロットのブラケットを取り外します。

Figure ６-３：ブラケットの取り外し（PC）

PCIe光中継ボードを空きスロットにしっかりと最後まで差し込みます。

Figure ６-４：ＰＣへの実装（PCIe光中継ボード）



ＰＣ本体にPCIe光中継ボードのブラケットをネジ止めし、固定します。

Figure ６-５：ＰＣへの固定（PCIe光中継ボード）



６-２-２．SHB光中継ボードをバックプレーンへ実装する

SHB光中継ボードをバックプレーンボードのSHB Slot#A／Slot#Bにしっかりと最後まで差し込みます。

Figure ６-６：SHB Slot#A／Slot#Bの位置

Figure ６-７：バックプレーンボードへの実装（SHB光中継ボード）

SHB Slot#A／Slot#B



６-２-３．光中継ケーブルを接続する（光中継ボード間）

PCIe光中継ボードの光トラシーバコネクタ（CN3～CN6）の保護キャップを取り外します。

※vPEA201-X1-PCIe をご使用の際は、CN3のみの取り外しとなります。

Figure ６-８：保護キャップの取り外し（PCIe光中継ボード）

SHB光中継ボードの光トラシーバコネクタ（CN3～CN6）の保護キャップを取り外します。

※vPEA201-X1-SHB をご使用の際は、CN3のみの取り外しとなります。

Figure ６-９：保護キャップの取り外し（SHB光中継ボード）



光中継ケーブル両端のコネクタ部分の保護キャップを取り外します。

Figure ６-１０：保護キャップの取り外し（光中継ケーブル）



PCIe光中継ボードのLANE0（CN3）～SHB光中継ボードのLANE0（CN3）間を接続します。

光中継ケーブルのコネクタを各ボードのコネクタに「カチッ」と音がするまで差し込みます。

Figure ６-１１：光中継ケーブルの接続（PCIe光中継ボード側 LANE0）

Figure ６-１２：光中継ケーブルの接続（SHB光中継ボード側 LANE0）

LANE0

LANE0



前述の要領で

PCIe光中継ボードのLANE1（CN4）～SHB光中継ボードのLANE1（CN4）間、

PCIe光中継ボードのLANE2（CN5）～SHB光中継ボードのLANE2（CN5）間、

PCIe光中継ボードのLANE3（CN6）～SHB光中継ボードのLANE3（CN6）間を接続します。

※vPEA201-X1-**** をご使用の際はLANE0のみの接続となります。

Figure ６-１３：光中継ケーブルの接続（PCIe光中継ボード側 LANE1,LANE2,LANE3）

Figure ６-１４：光中継ケーブルの接続（SHB光中継ボード側 LANE1,LANE2,LANE3）

LANE1

LANE2

LANE3

LANE0

LANE2

LANE1

LANE0

LANE3



６-２-４．クロックアダプタを接続する

※ＰＣによっては、クロックアダプタを使用しないシステムの構成が可能です。

（詳細は、『Figure 6-2：SSCをON/OFF可能なPCのBIOS設定メニュー』を参照ください。）

クロックアダプタを使用しない場合は、本項の作業は必要ありません。

光中継ケーブル両端のコネクタ部分の保護キャップを取り外します。

Figure ６-１５：保護キャップの取り外し（光中継ケーブル）

各クロックアダプタの光中継コネクタ（CN2）の保護キャップを取り外します。

Figure ６-１６：保護キャップの取り外し（クロックアダプタ）



クロックアダプタ（CN2）～クロックアダプタ（CN2）間を1本の光中継ケーブルで接続します。

光中継ケーブルのコネクタを各アダプタのコネクタに「カチッ」と音がするまで差し込みます。

Figure ６-１７：光中継ケーブルの接続（クロックアダプタ）

クロックケーブルのAコネクタをクロックアダプタのCN1に接続します。

（反対側のBコネクタはPCIe光中継ボードに接続します。Figure６－２０）

クロックケーブルのBコネクタをクロックアダプタのCN1に接続します。

（反対側のAコネクタはSHB光中継ボードに接続します。Figure６－１９）

Figure ６-１８：クロックケーブルの接続（クロックアダプタ）

Aコネクタ

Bコネクタ

A

B



クロックケーブルの A コネクタ（Figure６－１８で接続した反対側のコネクタ）を PCIe 光中継ボードのコネクタ

（CN1）に接続します。

Figure ６-１９：クロックケーブルの接続（PCIe光中継ボード）

クロックケーブルの B コネクタ（Figure６－１８で接続した反対側のコネクタ）を SHB 光中継ボードのコネクタ

（CN1）に接続します。

Figure ６-２０：クロックケーブルの接続（SHB光中継ボード）

Aコネクタ

Bコネクタ

A

B



６-２-５．PCI／PCIeボードを実装する

PCIボードを使用する場合はSlot#4～7のスロットに実装してください。

Standard Switchモードに設定されている場合はPCIボードを使用できません。

Figure ６-２１：PCIスロットの位置

使用するPCIボードをスロットにしっかりと最後まで差し込みます。

Figure ６-２２：PCIボードの実装

Slot#4

Slot#5

Slot#6

Slot#7



PCIeボードを使用する場合はSlot#1～3、Slot#8～11のスロットに実装してください。

PCI Bus Bridgeモードに設定されている場合はSlot#3を使用できません。

Figure ６-２３：PCIeスロットの位置

使用するPCIeボードをスロットにしっかりと最後まで差し込みます。

Figure ６-２４：PCIeボードの実装

Slot#1

Slot#2

Slot#9

Slot#3

Slot#10

Slot#11

Slot#8



６-２-６．ATX電源を接続する

ATX電源の24ピンコネクタをバックプレーンボードのATXメイン電源コネクタ（CN24）に接続します。

Figure ６-２５：ATXメイン電源コネクタの接続

ATX電源の4ピンコネクタをバックプレーンボードのATX12V電源コネクタ（CN25）に接続します。

Figure ６-２６：ATX12V電源コネクタの接続

以上で接続完了です。



６-３．システム起動と確認

６-３-１．システム起動方法

vPEシステムは、ＰＣ本体の電源と連動しておりません。電源ON／OFFは下記の手順で行ってください。

※電源ON手順を守らない場合、SHBバックプレーン上のデバイスが検出されない場合があります。

◆ 電源ON手順

手順１．ＰＣの電源をONにします。

手順２．バックプレーン用のATX電源をONにします。正常起動した場合は起動完了です。

手順３．ＰＣが SHB バックプレーン上のデバイスを検出する前に起動してしまった場合は、電源を切らず


◆ 電源OFF手順

手順１．ＰＣの電源をOFFにします。

手順２．バックプレーン用のATX電源をOFFにします。



６-３-２．Windows使用時のデバイス認識の確認方法

vPEシステムをＰＣに接続すると、Windows起動時にvPEシステムに搭載されているPCI Bridgeデバイスが検出

され、Windows標準のドライバによって自動的に認識されます。

その後、バックプレーンボードに実装された PCI／PCIe ボード上のデバイスが順次検出されますので、必要に応じて

各ボードのドライバをインストールしてください。

これらのデバイスが正常に検出されないとvPEシステム上のPCI／PCIeボードは正常に動作しません。

以降にWindowsXP使用時の動作確認方法を説明します。

［スタート］ボタンをクリックし、［マイコンピュータ］アイコンを右クリックし、［プロパティ］をクリックします。

Figure ６-２７：WindowsXP使用時のデバイス確認手順１



［システムのプロパティ］画面で、［ハードウェア］タブをクリックし、［デバイスマネージャ］ボタンをクリックしま

す。

Figure ６-２８：WindowsXP使用時のデバイス確認手順2



［デバイスマネージャ］画面で、［表示（V）］ボタンをクリックし、［デバイス（接続別）（V）］ボタンをクリックし、

階層表示にします。

Figure ６-２９：WindowsXP使用時のデバイス確認手順3



［ACPI マルチプロセッサ PC］の項目（PC 環境により名称が異なる場合があります）の左の + をクリックし、

階層下のデバイスを表示します。

Figure ６-３０：WindowsXP使用時のデバイス確認手順4



前述の要領で、階層下のデバイスの + を順次クリックしてください。1 つの［PCI 標準 PCI-to-PCI ブリッジ］の

階層下にバックプレーンボードに実装したデバイスが表示されれば正常にデバイスが認識されています。

バックプレーンボードに実装したデバイスが表示されない場合、何らかの異常が考えられますので、接続等の確認をし

てください。

Figure６-３１の例は、S-ATA コントローラ（①）、aPCI-A57（②）、CardBus コントローラ（③）、USB コントロー

ラ（④）、Ethernetコントローラ（⑤）が正常認識されている状態です。

Figure ６-３１：WindowsXP使用時のデバイス確認手順5

①

②

③

④

⑤



６-４．トラブルシューティング

６-４-１．事例と対応方法

正常に動作しない場合、以下の内容を確認してください。

◆事例1. ＰＣが起動しない。

◇対応1-1. PCIe光中継ボードがしっかりと実装されていることを確認してください。

◇対応1-2. PCがリソース不足になっている可能性があります。Standard Switchモード時にスロット3を使用

しない場合は、バックプレーンボード上のSW2でスロット3をディゼーブルにしてください。

◇対応 1-3. PCがリソース不足になっている可能性があります。未使用のSHBポートがある場合は、SHB光中

継ボード上のSW4、SW5で対象のポートをディゼーブルにしてください。

◇対応 1-4. PC がリソース不足になっている可能性があります。スロット 8～11 で未使用スロットがある場合、

バックプレーンボード上のSW3、SW4で対象のスロットをディゼーブルにしてください。

◆事例2. バックプレーンボード上のD31のみが点灯し、その他の全てのLEDが消灯している。

◇対応2-1. SW18がONになっていることを確認してください。

◆事例3. クロックアダプタを使用している。

◇対応3-1. クロックケーブルにはAコネクタ、Bコネクタの極性があります。ＰＣに近い側にAコネクタ、バッ

クプレーンに近い側にBコネクタが接続されていることを確認してください。

◆事例4. PCIボード、PCIeボードが認識されない。

◇対応 4-1. 光中継ボードとして vPEA201-X4-PCIe を使用している場合、光中継ケーブルが下記のとおり正し

く接続されていることを確認してください。

・PCIe光中継ボードのLANE0（CN3）～ SHB光中継ボードのLANE0（CN3）間




◇対応 4-2. ＰＣとバックプレーンボードの電源投入手順を確認してください。詳細は、『5-2.電源の投入手順』

を参照ください。



◆事例5. PCIボードが認識されない。

◇対応5-1. PCIボードがしっかりと実装されていることを確認してください。

◇対応5-2. Standard Switchモードに設定されている場合はPCIボードを使用できません。

PCI Bus Bridgeモードに設定してください。

◆事例6. Slot#3のPCIeボードが認識されない。

◇対応6-1. PCIeボードがしっかりと実装されていることを確認してください。

◇対応6-2. PCI Bus Bridgeモードに設定されている場合はSlot#3を使用できません。

Standard Switchモードに設定してください。

６-４-２．解決できないときは

正常に動作しない場合、『７．製品保守に関するご案内』をお読みになり、同章の『vPEM101 お問い合わせ用紙』、

『vPEA201 お問い合わせ用紙』にご記入のうえ、弊社までお問い合わせください。


７．製品保守に関するご案内

vPE シリーズユーザーズマニュアル７．製品保守に関するご案内


７-１．製品のメンテナンスについて

◆ハードウェア製品の故障修理やメンテナンスなどについて、弊社―株式会社アドテックシステムサイエンス

では、製品をお送りいただいて修理／メンテナンスを行い、ご返送する、センドバック方式で承っておりま

す。

◆保証書に記載の条件のもとで、保証期間中の製品自体に不具合が認められた場合は、その製品を無償で修理

いたします。保証期間終了後の製品について修理が可能な場合、又は改造など保証の条件から外れたご使用

による故障の場合は、有償修理となりますのであらかじめご了承ください。

◆修理やメンテナンスのご依頼にあたっては、保証書を製品に添え、ご購入時と同程度以上の梱包状態に『精

密部品取扱注意』と表示のうえお送りください。また、ご送付されるときは、製品が迷子にならないよう、

前もって受付担当者をご確認ください。製品が弊社に到着するまでの事故につきましては、弊社は責任を負

いかねますので、どうか安全な輸送方法をお選びください。

◆以上の要項は日本国内で使用される製品に適用いたします。日本の国外で製品を使用される場合の保守サー

ビスや技術サービス等につきましては、弊社の各営業所にご相談ください。

有償メンテナンス

vPEシリーズに関してメンテナンス契約などをご希望の方は、弊社各営業所までお問い合わせください。



７-２．製品のお問い合わせについて

◆お買い求めいただいた製品に対する次のようなお問い合わせは、お求めの販売店又は株式会社アドテックシ

ステムサイエンスの各営業所にご連絡ください。

・お求めの製品にご不審な点や万一欠品があったとき

・製品の修理

・製品の補充品や関連商品について

・本製品を使用した特注製品についてのご相談

◆技術的な内容のお問い合わせは、「FAX」「郵送」「E-mail」のいずれかで、下記までお問い合わせください。

また、お問い合わせの際は、内容をできるだけ詳しく具体的に書かれるようお願いいたします。

技術的な内容のお問い合わせ先

◆下記の弊社ホームページでは各種製品をご紹介しています。また、ソフトウェア、マニュアルの最新版など

をアップロードしておりますので、どうぞご覧ください。

技術的な内容のお問い合わせ先

株式会社アドテックシステムサイエンステクニカルサポート

〒240-0005

神奈川県横浜市保土ヶ谷区神戸町134 YBP ウエストタワー 8F

E-Mail [email protected]

Fax 045-331-7770

株式会社アドテックシステムサイエンスホームページ

http://www.adtek.co.jp/

http://www.adtek.co.jp/



vPEM101 お問い合わせ用紙（1/3）年月日

お名前：会社名（学校名）：

ご連絡先：〒

TEL（）－ FAX（）－

製造番号：

ご購入年月日：年月日ご購入先：

ご使用パソコン：メーカ名（）

機種名（）

■vPEA201（光リンクボード）使用の有無 □有 □無

■vPEOC01（クロックアダプタ）使用の有無 □有 □無

■ジャンパ設定（オープンまたはショートのご記入をお願いします。）

JP1

JP2 JP3 JP4 JP5

JP6

JP7



vPEM101 お問い合わせ用紙（2/3）

■SW設定（ONまたはOFFのご記入をお願いします。）

SW1-1 SW1-2 SW1-3 SW1-4

SW2-1 SW2-2 SW2-3 SW2-4 SW2-5 SW2-6


SW4-1 SW4-2 SW4-3 SW4-4

SW5-1

SW6-1 SW6-2 SW6-3 SW6-4 SW6-5 SW6-6

SW7-1 SW7-2 SW7-3 SW7-4 SW7-5 SW7-6

SW8-1 SW8-2

SW17-1 SW17-2 SW17-3 SW17-4

SW18

SW20-1 SW20-2 SW20-3 SW20-4

■SW設定（OpenまたはCloseのご記入をお願いします。）

SW9 SW11 SW13 SW15



vPEM101 お問い合わせ用紙（3/3）

■SLOT構成

SLOT No. メーカ・型番その他

SHB SLOT

SLOT#1 (PCIe)

SLOT#2 (PCIe)

SLOT#3 (PCIe)

SLOT#4 (PCI)

SLOT#5 (PCI)

SLOT#6 (PCI)

SLOT#7 (PCI)

SLOT#8 (PCIe)

SLOT#9 (PCIe)

SLOT#10 (PCIe)

SLOT#11 (PCIe)

■お問い合わせ内容：

本書送付先：

〒240-0005

横浜市保土ヶ谷区神戸町134 YBPウエストタワー8F

（株）アドテックシステムサイエンス

テクニカルサポート

E-mail [email protected]

FAX (045)331-7770

受付回答承認



vPEA201 お問い合わせ用紙（1/2）年月日

お名前：会社名（学校名）：

ご連絡先：〒

TEL（）－ FAX（）－

製造番号：

ご購入年月日：年月日ご購入先：

ご使用パソコン：メーカ名（）

機種名（）

■vPEM101（バックプレーンボード）使用の有無 □有 □無

■vPEOC01（クロックアダプタ）使用の有無 □有 □無

vPEA201-X*-PCIe 設定


JP1


SW1-1 SW1-2 SW1-3 SW1-4

SW2-1 SW2-2 SW2-3 SW2-4

SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6


SW5-1 SW5-2 SW5-3 SW5-4

SW7



vPEA201 お問い合わせ用紙（2/2）

vPEA201-X*-SHB 設定


JP1


SW1-1 SW1-2 SW1-3 SW1-4

SW2-1 SW2-2 SW2-3 SW2-4

SW3-1 SW3-2 SW3-3 SW3-4 SW3-5 SW3-6


SW5-1 SW5-2 SW5-3 SW5-4

SW7

■お問い合わせ内容：

本書送付先：

〒240-0005

横浜市保土ヶ谷区神戸町134 YBPウエストタワー8F

（株）アドテックシステムサイエンス

テクニカルサポート

E-mail [email protected]

FAX (045)331-7770

受付回答承認



８．APPENDIX

vPE シリーズユーザーズマニュアル８．APPENDIX


８-１．PCIe電気的テスト

vPEシステムは、PCI-SIGが提供するPCI Express送信信号の品質を確認するための「SigTest 2.1」で検証を行っ

ています。「SigTest 2.1」では、Add-inカードやシステムボードの送信信号についてデバイス特性／伝送線路を含めた

振幅／ジッタ等が規格範囲内であることを確認します。

８-１-１．vPEM101－SigTest

対応規格：PCIE_CEM_SYS_1_1

● TX_SYS_CON：

－Bit Rate: 2.5 Gb/s

－Voltage Swing Standard

－Deemphasis Standard

－Sample Size 25000 Unit intervals

－Clock Recovery Window 3500

－Jitter Analysis Window 250 Unit intervals

－Filter (Approximate) High Pass Third Order. 2 Mhz 3DB

－Reference Clock Normal. SSC On or Off.

－Measurement Point System connector (CEM 1.1)



Figure ８-１：vPEM101－Worst Non Transition Signal Eye

Figure ８-２：vPEM101－Worst Transition Signal Eye



８-１-２．vPEA201－SigTest

対応規格：PCIE_CEM_CARD_1_1

● TX_ADD_CON：

－Bit Rate: 2.5 Gb/s

－Voltage Swing Standard

－Deemphasis Standard

－Sample Size 25000 Unit intervals

－Clock Recovery Window All

－Jitter Analysis Window 525 Unit intervals

－Filter (Approximate) High Pass First Order. 1.5 Mhz 3DB

－Reference Clock Clean

－Measurement Point Add in card edge fingers (CEM 1.1)



Figure ８-３：vPEA201－Worst Non Transition Signal Eye

Figure ８-４：vPEA201－Worst Transition Signal Eye



改訂履歴

DATE Revision Notes

2008/05/30 Rev1.00 初版作成

ｖＰＥシリーズユーザーズマニュアル

初版発行 2008 年 5 月３０日

発行所株式会社アドテックシステムサイエンス

〒240-0005 神奈川県横浜市保土ヶ谷区神戸町 134

YBPウエストタワー8Ｆ

TEL 045-331-7575 FAX 045-331-7770

不許複製

VPE-001-080530

○C ADTEK SYSTEM SCIENCE Co.,Ltd.

vpe...

Documents